JPH0472728A - エッチング方法 - Google Patents
エッチング方法Info
- Publication number
- JPH0472728A JPH0472728A JP18625490A JP18625490A JPH0472728A JP H0472728 A JPH0472728 A JP H0472728A JP 18625490 A JP18625490 A JP 18625490A JP 18625490 A JP18625490 A JP 18625490A JP H0472728 A JPH0472728 A JP H0472728A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- etched
- psg
- etched away
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 229920001187 thermosetting polymer Polymers 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 abstract description 4
- 238000005260 corrosion Methods 0.000 abstract description 3
- 230000007797 corrosion Effects 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract 1
- 229910052698 phosphorus Inorganic materials 0.000 abstract 1
- 239000011574 phosphorus Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000576 coating method Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 241000218645 Cedrus Species 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
被膜に開口部を形成するためのエツチング方法に関し。
被エツチング膜の如何にかかわらず、しかも高温処理を
必要としないで、開口部の肩部を丸めるエツチング方法
を提供することを目的とし。
必要としないで、開口部の肩部を丸めるエツチング方法
を提供することを目的とし。
１）基板上に被着された被エツチング膜に開口部を形成
し、該開口部に同一エツチング条件で該被エツチング膜
よりエツチングレートが小さい材料からなる耐食刻膜を
埋込み９次いで等方性エツチングをほどこして該被エツ
チング膜を表面より厚さ方向に一部エッチング除去する
とともに、該エツチング被膜の開口部を表面に向がって
拡げるように構成する。
し、該開口部に同一エツチング条件で該被エツチング膜
よりエツチングレートが小さい材料からなる耐食刻膜を
埋込み９次いで等方性エツチングをほどこして該被エツ
チング膜を表面より厚さ方向に一部エッチング除去する
とともに、該エツチング被膜の開口部を表面に向がって
拡げるように構成する。
２）前記耐食刻膜が熱硬化性樹脂からなるように構成す
る。
る。
３）前記耐食刻膜がフォトレジストからなるように構成
する。
する。
本発明は被膜に開口部を形成するためのエツチング方法
に関する。
に関する。
半導体装置の製造工程において、基板上に被着された絶
縁膜にコンタクト孔等の開口部を形成する際に、開口部
における上層被膜の段差被覆を改善するために開口部断
面をなだらかに加工する必要がある。
縁膜にコンタクト孔等の開口部を形成する際に、開口部
における上層被膜の段差被覆を改善するために開口部断
面をなだらかに加工する必要がある。
本発明はこの要求に対応したエツチング方法として利用
することができる。
することができる。
第２図（ａ）〜（ｄ）は従来例による方法を説明する断
面図である。
面図である。
第２図（ａ）において、基板１上に被エツチング膜２を
被着し、その上に開口部を有するレジスト膜３を形成す
る。
被着し、その上に開口部を有するレジスト膜３を形成す
る。
第２図（ｂ）において、レジスト膜３をマスクにして反
応性イオンエツチング（ＲＩＢ）により、被エツチング
膜２をエツチングする。
応性イオンエツチング（ＲＩＢ）により、被エツチング
膜２をエツチングする。
第２図（Ｃ）において、剥離液を用いてレジスト膜３を
除去する。
除去する。
第２図（ｄ）において、高温ですつ処理して被エツチン
グ膜２の開口部の肩部を丸める。
グ膜２の開口部の肩部を丸める。
この方法によると、非常に良好な開口部断面形状を得る
ことができるが、熱によって流動する被膜９例えば、り
んドープガラス、ボロンドープガラス等にしか適用する
ことができない。
ことができるが、熱によって流動する被膜９例えば、り
んドープガラス、ボロンドープガラス等にしか適用する
ことができない。
また９例えば１０００℃程度の高温処理が必要なため、
今後のＶＬＳＩのように浅い接合が必要なデバイスには
適用することはできない。
今後のＶＬＳＩのように浅い接合が必要なデバイスには
適用することはできない。
本発明は被エツチング膜の如何にかかわらず。
しかも高温処理を必要としないで、開口部の肩部を丸め
るエツチング方法を提供することを目的とする。
るエツチング方法を提供することを目的とする。
上記課題の解決は、基板上に被着された被エツチング膜
に開口部を形成し、該開口部に同一エツチング条件で該
被エツチング膜よりエツチングレートが小さい材料から
なる耐食刻膜を埋込み９次いで等方性エツチングをほど
こして該被エツチング膜を表面より厚さ方向に一部エッ
チング除去するとともに、該エツチング被膜の開口部を
表面に向かって拡げることを特徴とするエツチング方法
により達成される。
に開口部を形成し、該開口部に同一エツチング条件で該
被エツチング膜よりエツチングレートが小さい材料から
なる耐食刻膜を埋込み９次いで等方性エツチングをほど
こして該被エツチング膜を表面より厚さ方向に一部エッ
チング除去するとともに、該エツチング被膜の開口部を
表面に向かって拡げることを特徴とするエツチング方法
により達成される。
さらに１本発明は前記耐食刻膜が熱硬化性樹脂からなる
か、フォトレジストからなることを特徴とする。
か、フォトレジストからなることを特徴とする。
本発明は、開口部の耐食刻膜と被エツチング膜との界面
に沿って、被エツチング膜のエツチングが進行するとい
う本発明者の発見した事実に基づいてなされたものであ
る。
に沿って、被エツチング膜のエツチングが進行するとい
う本発明者の発見した事実に基づいてなされたものであ
る。
この理由の一つとして、耐食刻膜が固化工程の加熱によ
り収縮して、被エツチング膜との間に僅かの隙間を生じ
、この隙間より工・ソチングが進行して被エツチング膜
の開口部の肩部が丸められると考えることもできる。
り収縮して、被エツチング膜との間に僅かの隙間を生じ
、この隙間より工・ソチングが進行して被エツチング膜
の開口部の肩部が丸められると考えることもできる。
従って、耐食刻膜は被エツチング膜に対して濡れ性のよ
くないフォトレジストのような熱硬化性樹脂が適してい
る。
くないフォトレジストのような熱硬化性樹脂が適してい
る。
第１図（ａ）〜（ｇ）は本発明の一実施例による方法を
説明する断面図である。
説明する断面図である。
第１図（ａ）において、基板ｌ上に被膜・ソチング膜と
して厚さ１μｍのりんドープガラス（ＰＳＧ）膜２を被
着し、その上に開口部を有する厚さ１μｍのレジスト膜
３を形成する。
して厚さ１μｍのりんドープガラス（ＰＳＧ）膜２を被
着し、その上に開口部を有する厚さ１μｍのレジスト膜
３を形成する。
第１図（ｂ）において、レジスト膜３をマスクにして反
応性イオンエツチング（ＲＩＢ）により、 ＰＳＧ膜２
をエツチングする。
応性イオンエツチング（ＲＩＢ）により、 ＰＳＧ膜２
をエツチングする。
ＰＳＧのＲＩＢ条件は１反応ガスとしてフロン系ガスを
用い、これを０．１〜０．４ Ｔｏｒｒに減圧した雰囲
気中で周波数１３．５６ＭＨｚの電力を基板当たり６０
０〜８００Ｗ印加する。
用い、これを０．１〜０．４ Ｔｏｒｒに減圧した雰囲
気中で周波数１３．５６ＭＨｚの電力を基板当たり６０
０〜８００Ｗ印加する。
第１図（Ｃ）において、剥離液を用いてレジスト膜３を
除去する。
除去する。
第１図（ｄ）において、開口部を覆って耐食刻膜として
レジスト膜４を被着する。
レジスト膜４を被着する。
この際、レジスト膜４はＰＳＧ膜２上２上いて約０．５
μｍの厚さにする。
μｍの厚さにする。
第１図（ｅ）において、レジスト膜４を表面より全面エ
ツチングして、 ＰＳＧ膜２上２上ジスト膜４を除去す
る。
ツチングして、 ＰＳＧ膜２上２上ジスト膜４を除去す
る。
このエッチバックの結果、開口部内にのみレジスト膜４
を残す。
を残す。
第１図げ）において、 ＰＳＧＳ２Ｏ２面当方性エツチ
ングして表面より厚さ３０００Ａだけ除去する。
ングして表面より厚さ３０００Ａだけ除去する。
この際のエツチングは弗酸系のエッチャントを用いたウ
ェットエツチングによる。
ェットエツチングによる。
このエツチングにより、開口部に埋め込まれたレジスト
膜４とＰＳＧＳ２Ｏ２界面に沿ってＰｓＧ膜２はエツチ
ングが進行し、 ＰＳＧＳ２Ｏ２部が丸めるられる。
膜４とＰＳＧＳ２Ｏ２界面に沿ってＰｓＧ膜２はエツチ
ングが進行し、 ＰＳＧＳ２Ｏ２部が丸めるられる。
この開口部の断面形状はエツチング量によって異なり、
エツチング量が多ければ多いほど肩部の形状が丸くなる
。
エツチング量が多ければ多いほど肩部の形状が丸くなる
。
ただし１本発明の方法は被エツチング膜の膜厚が減少す
るから、この分を考慮してエツチング量の選択が必要で
ある。
るから、この分を考慮してエツチング量の選択が必要で
ある。
ついで、レジスト膜４を除去する。
第１図（ｇ）において９以上の工程によって得られたＰ
ＳＧＳ２Ｏ２口部を示す。
ＳＧＳ２Ｏ２口部を示す。
実施例では、被エツチング膜としてＰＳＧ膜の例を説明
したが、その他の膜７例えば気相成長による二酸化シリ
コン（ＳｉＯ２）膜であっても本発明の適用は可能であ
る。
したが、その他の膜７例えば気相成長による二酸化シリ
コン（ＳｉＯ２）膜であっても本発明の適用は可能であ
る。
以上説明したように本発明によれば、被エツチング被膜
の如何にかかわらず、しかも高温処理を必要としないで
、開口部の肩部を丸めるエツチング方法が得られた。
の如何にかかわらず、しかも高温処理を必要としないで
、開口部の肩部を丸めるエツチング方法が得られた。
この結果、接合深さの浅い高速デバイスの製造に利用で
き、また、開口部を覆う配線の断線等を防止してデバイ
スの高信頼化をはかることができる。
き、また、開口部を覆う配線の断線等を防止してデバイ
スの高信頼化をはかることができる。
第１図（ａ）〜（ｇ）は本発明の一実施例による方法を
説明する断面図。 第２図（ａ）〜（ｄ）は従来例による方法を説明する断
面図である。 図において。 ｌは基板。 ２は被エツチング被膜でＰＳＧ膜。 ３はレジスト膜。 ４は耐食刻膜でレジスト膜 欠光葡の断面図 第 １ 図（杉の１） 実晃准ｆｆ ｎ ｆｆｆ面図 狛 冒（桑、ｆｌ、２） 従来例の面面図 情 図
説明する断面図。 第２図（ａ）〜（ｄ）は従来例による方法を説明する断
面図である。 図において。 ｌは基板。 ２は被エツチング被膜でＰＳＧ膜。 ３はレジスト膜。 ４は耐食刻膜でレジスト膜 欠光葡の断面図 第 １ 図（杉の１） 実晃准ｆｆ ｎ ｆｆｆ面図 狛 冒（桑、ｆｌ、２） 従来例の面面図 情 図
Claims (1)
- 【特許請求の範囲】 １）基板上に被着された被エッチング膜に開口部を形成
し、該開口部に同一エッチング条件で該被エッチング膜
よりエッチングレートが小さい材料からなる耐食刻膜を
埋込み、次いで等方性エッチングをほどこして該被エッ
チング膜を表面より厚さ方向に一部エッチング除去する
とともに、該エッチング被膜の開口部を表面に向かって
拡げることを特徴とするエッチング方法。 ２）前記耐食刻膜が熱硬化性樹脂からなることを特徴と
する請求項１記載のエッチング方法。 ３）前記耐食刻膜がフォトレジストからなることを特徴
とする請求項２記載のエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18625490A JPH0472728A (ja) | 1990-07-13 | 1990-07-13 | エッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18625490A JPH0472728A (ja) | 1990-07-13 | 1990-07-13 | エッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0472728A true JPH0472728A (ja) | 1992-03-06 |
Family
ID=16185056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18625490A Pending JPH0472728A (ja) | 1990-07-13 | 1990-07-13 | エッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0472728A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6327464B1 (en) | 1999-06-07 | 2001-12-04 | Nec Corporation | Frequency conversion circuit having a variable trap circuit tuned to the local oscillator frequency |
| JP2013008753A (ja) * | 2011-06-22 | 2013-01-10 | Ulvac Japan Ltd | 球状光電変換素子の製造方法。 |
-
1990
- 1990-07-13 JP JP18625490A patent/JPH0472728A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6327464B1 (en) | 1999-06-07 | 2001-12-04 | Nec Corporation | Frequency conversion circuit having a variable trap circuit tuned to the local oscillator frequency |
| JP2013008753A (ja) * | 2011-06-22 | 2013-01-10 | Ulvac Japan Ltd | 球状光電変換素子の製造方法。 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4487652A (en) | Slope etch of polyimide | |
| US4354897A (en) | Process for forming contact through holes | |
| GB2119166A (en) | Integrated circuit planarizing process | |
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| EP0406025A2 (en) | Method for fabricating a semiconductor device in which an insulating layer thereof has a uniform thickness | |
| US5877092A (en) | Method for edge profile and design rules control | |
| JPH02230757A (ja) | 導電体形成方法 | |
| JPS58202545A (ja) | 半導体装置の製造方法 | |
| JPS63142A (ja) | 半導体装置の製造方法 | |
| JPH0472728A (ja) | エッチング方法 | |
| JPS58143548A (ja) | 半導体装置の製造方法 | |
| JP3773785B2 (ja) | 半導体装置の製造方法 | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| JPH0249017B2 (ja) | ||
| JPH01307242A (ja) | 半導体装置の製造方法 | |
| JPS6058636A (ja) | 絶縁分離領域の形成方法 | |
| JPH0310231B2 (ja) | ||
| JPS59202648A (ja) | 半導体装置の製造方法 | |
| EP0146613A1 (en) | METHOD FOR PRODUCING SEMICONDUCTOR STRUCTURES. | |
| JPS5931215B2 (ja) | 絶縁層の形成方法 | |
| KR0154288B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| JPS59214228A (ja) | 半導体装置の製造方法 | |
| JPS61176133A (ja) | 半導体装置の製造方法 | |
| JPS59107534A (ja) | 半導体装置の製造方法 |