JPH0314232A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置の製造方法に関し、特にキャパシタ
絶縁膜として表面が熱酸化される５ＬＮａ膜をシリコン
上に薄く形成できる半導体装置の製造方法に関する。

（従来の技術） ＬＳＩの高集積化に伴い、半導体基板上に形成したキャ
パシタの微細化が重要な課題となっている。

キャパシタの容量はキャパシタの面積とキャパシタ絶縁
膜の誘電率に比例し、キャパシタ絶縁膜の膜厚に反比例
する。ＬＳＩの動作上必要なキャパシタの容量を維持し
ながらキャパシタの占有面積を縮少するために、キャパ
シタ絶縁膜の薄膜化が押し進められてきた。キャパシタ
絶縁膜として従来から広く二酸化シリコン膜が用いられ
ている。しかし、現在、この二酸化シリコン膜の薄膜化
は絶縁耐圧性の観点からほぼ限界に達している。従って
、二酸化シリコン膜より高い誘電率を有する絶縁膜を用
いてキャパシタを形成する技術が注目を集めている。こ
のような絶縁膜として膜質がち密で誘電率の高い５ｉ３
Ｌが有望である。特に２表面が酸化されたＳｉ３Ｎ４膜
、すなわちＳｉ３Ｎ４膜と熱酸化膜の２層を有した絶縁
多層膜は誘電率が高くリーク電流が少ないために実用化
を目指して盛んに研究されている。

以下に、この絶縁多層膜をキャパシタの下部電極となる
シリコン上に形成する従来の方法について第２図を参照
しながら説明する。

まず、第２図（ａ）に示すように、不純物をドーピング
した単結晶シリコン１及び多結晶シリコン３を、キャパ
シタの下部電極として表面に有するウェーハをＳｉ３Ｎ
、膜形成用ＣＶＤ炉に挿入する。このとき、　ＣＶＤ炉
に挿入されたウェーハの温度は、炉の加熱によって２例
えば７７０°Ｃに昇温する。続いて、ウェーハ表面上に
Ｓｉ３Ｎ４ガスとＮ１１３ガスまたは５ｉＨｚＣＩ□ガ
スとＮＨ３ガスが供給され、Ｓｉ３Ｎ４膜５がウェーハ
表面上に堆積される。第２図（ｂ）に示すように、所望
の膜厚のＳｉ３Ｎ４膜５を堆積したらＳｉＨ４ガスとＮ
Ｈ３ガスまたは５ｆｌ（ｚｃＩ□ガスとＮ）１３ガスの
供給を停止し、　ＣＶＤ炉内雰囲気をＮ２で置換した後
、ウェーハをＣＶＯ炉外へ引き出す。

次に、このようにして形成した５ｉ３Ｎａ膜５の表面を
５例えば９５０’Ｃ，２０分間の条件で熱酸化すること
によって、熱酸化膜７とＳｉ３Ｎ４膜５の二層から成る
キャパシタ絶縁膜が形成される（第２図（Ｃ））。

この後、多結晶シリコン膜８を堆積してキャパシタの上
部電極を形成すれば、キャパシタ構造形成が完成する。

（発明が解決しようとする課題） しかしながら、上述の従来技術には次のような問題があ
った。

ウェーハ上にＳｉ３Ｎ４膜５を堆積するために　ウェー
ハをＣＶＤ炉内に挿入するとき、大気中の酸素及び水蒸
気がＣＶＤ炉内に流入するため、Ｓ！’Ｊｎ膜堆積前の
加熱されたウェーハ表面がどうしても１０〜１００人程
度酸化されてしまっていた。このためウェーハ上に堆積
されたＳｉ３Ｎ４膜５と下地の単結晶シリコン１または
多結晶シリコン膜３の間には薄い二酸化シリコン膜（自
然酸化膜）が存在していた。Ｓｉ３Ｎ４膜５の膜厚が薄
い場合、Ｓｉ３Ｎ４膜５の表面を熱酸化するとき、この
薄い二酸化シリコン膜の存在によって下地の単結晶シリ
コン１または多結晶シリコン膜３までも同時に酸化して
しまうという問題が生した。下地の単結晶シリコン１ま
たは多結晶シリコン膜３の酸化は５容量低下という問題
を引き起こす。下地を酸化しないようにして５ｊ３Ｎ４
膜５の表面を酸化するためには、　Ｓｉ３Ｎ４膜５の膜
厚を充分に厚くしなければならなかった。

第３図は、下地の酸化を起こさない最低のＳｉ：＋Ｎ４
膜膜厚と、下地とＳｉ３Ｎ４膜５の界面に存在する酸化
膜の膜厚との関係を示すものである。

図かられかるように９例えば下地酸化膜の膜厚が１００
人の場合、Ｓｉ３Ｎｎ膜５の膜厚が約１００Å以上なけ
れば、下地のシリコンが酸化されてしまう。

このように、従来の技術では、　Ｓｉ３Ｎ４膜５と下地
のシリコンの間に薄い自然酸化膜が存在するために、Ｓ
ｉ３Ｎ４膜５を薄膜化できず、キャパシタの容量を充分
に増加させることができなかった。

本発明は上記の問題点を解決するものでありその目的と
するところは、下地のシリコンとの界面に自然酸化膜を
形成することなく、Ｓｉ３Ｎ４膜を堆積できる半導体装
置の製造方法を提供することにある。

（課題を解決するための手段） 本発明の半導体装置の製造方法は、　ＣＶＤ法によって
シリコン上にＳｉ３Ｎ４膜を堆積する半導体装置の製造
方法に於て、該Ｓｉ３Ｎ４膜の堆積前に多結晶シリコン
膜を堆積する工程と、該Ｓｉ＋Ｎａ膜を堆積する工程と
を、該Ｓｉ３Ｎ４膜を堆積するＣＶＤ炉内で連続的に行
い、そのことにより上記目的が達成される。

（実施例） 以下に本発明を実施例について第１図を参照しながら説
明する。

ます、第１図（ａ）に示すように、単結晶シリコン基板
１」二に形成された開口部１０を有する５ｉ（ｈ膜２上
に、キャパシタ下部電極となる第１の多結晶シリコン膜
３を堆積する。この第１の多結晶シリコン膜３は、トラ
ンジスタ（不図示）のソース・ドレイン不純物拡散層９
と開口部１０を介して接触する。第１の多結晶シリコン
膜３の抵抗をさげるために第１の多結晶シリコン膜３へ
不純物拡散層と同じ導電型の不純物を拡散する。

次に、　ＣＶＤ炉内にウェーハを挿入した後、このＣＶ
Ｄ炉内で、第２の多結晶シリコン膜（膜厚１０００人）
４及びＳｉ３Ｎ４膜（膜厚６０人）５を、ウェーハをＣ
ＶＤ炉外へ取り出すことなく連続的に堆積する（第１図
（ｂ））。連続的に堆積する方法としては。

まず、　５ｉｌ１４ガスまたは５ｉＨｚＣ］ｚガスをＣ
ＶＤ炉内へ導入することによって、第２の多結晶シリコ
ン膜４を所定の膜厚だけウェーハ上に堆積した後、前記
のガスに加えてＮＨ４ガスをＣＶＤ炉へ導入することに
よってＳｉ３Ｎｎ膜５を多結晶シリコン膜４上に堆積す
る。このようにして同−ＣＶＤ炉において連続的に堆積
した第２の多結晶シリコン膜４とＳｉ３Ｎ４膜５の界面
では従来技術では不可避であった薄い二酸化シリコン膜
の形成はない。

次に、第１図（Ｃ）に示すように、キャパシタ下部電極
パターンを有するレジスト６を形成した後。

ＲＩＢ　　（リアクティブイオンエツチング）によって
Ｓｉ３Ｎ４膜５．第２の多結晶シリコン膜４及び第１の
多結晶シリコン膜３をパターニングする。この後、　Ｓ
ｉ３Ｎ４膜５の表面及び第１．第２の多結晶シリコン膜
の側面部を９５０°Ｃｌ２Ｏ分間の条件で熱酸化する（
第１図（ｄ））。こうして、キャパシタ絶縁膜を形成し
た後、第１図（ｅ）に示すように　キャパシタ上部電極
となる第３の多結晶シリコン膜８を形成することによっ
て２つの電極が絶縁膜を挟んだキャパシタ構造が形成さ
れる。

本実施例に於ては、第２の多結晶シリコン膜４とＳｉ３
Ｎ、膜５の間に自然酸化膜が存在しないためＳｉ３Ｎ４
膜５の膜厚を５０人程度にまで薄膜化しても。

露出した側面部を除いて下地の多結晶シリコンを酸化し
てしまうことなく、Ｓｉ３Ｎ４膜５の表面を適切に酸化
することができた。

（発明の効果） このように本発明によれば、多結晶シリコン膜とＳｉ３
Ｎ４膜をＣＶＤ炉内で連続して堆積することによって、
多結晶シリコン膜とＳｉ＊Ｎａ膜との界面に於ける自然
酸化膜の形成を防ぐことが可能となる。

なお、このため、　５ｉ３Ｎａ膜を薄膜化しても、　５
ｉｆｆＮ。

膜の表面を適切に熱酸化することができる。またこうし
て形成した高誘電率の薄いキャパシタ絶縁膜を用いれば
２面積が小さくても容量が大きいキャパシタを形成する
ことが可能となる。

互−ＩＥＬＩ、Ｌ！Ｉｕ豪Ｗ肌 第１図（ａ）〜（ｅ）は１本発明の詳細な説明するため
の工程断面図、第２図（ａ）〜（ｄ）は従来技術を説明
するため工程断面図、第３図は下地の酸化を起こさない
Ｓｉ３Ｎ４膜膜厚と下地酸化膜膜厚との関係を示すグラ
フである。

■・・・単結晶シリコン基板、２・・・ＳｉＯ□膜、３
．４゜８・・・多結晶シリコン膜、５・・・Ｓｉ３Ｎｎ
膜、６・・・レジスト、７・・・熱酸化膜、９・・・不
純物拡散層、１０・・・開口部。

以上

Claims (1)

1. 【特許請求の範囲】 １、ＣＶＤ法によってシリコン上にＳｉ＿３Ｎ＿４膜を
   堆積する半導体装置の製造方法に於て、 該Ｓｉ＿３Ｎ＿４膜の堆積前に多結晶シリコン膜を堆積
   する工程と、 該Ｓｉ＿３Ｎ＿４膜を堆積する工程とを、該Ｓｉ＿３Ｎ
   ＿４膜を堆積するＣＶＤ炉内で、連続的に行う、 半導体装置の製造方法。