JPS62176147A - 高密度集積回路の構成要素の相互接続用多層金属配線網の形成法及び本形成法によつて形成される集積回路 - Google Patents

高密度集積回路の構成要素の相互接続用多層金属配線網の形成法及び本形成法によつて形成される集積回路

Info

Publication number
JPS62176147A
JPS62176147A JP61236067A JP23606786A JPS62176147A JP S62176147 A JPS62176147 A JP S62176147A JP 61236067 A JP61236067 A JP 61236067A JP 23606786 A JP23606786 A JP 23606786A JP S62176147 A JPS62176147 A JP S62176147A
Authority
JP
Japan
Prior art keywords
dielectric layer
dielectric
layer
annealing
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61236067A
Other languages
English (en)
Inventor
ピエール　メランダ
フィリップ　シャントレーヌ
ダニエル　ランベール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull SA
Original Assignee
Bull SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull SA filed Critical Bull SA
Publication of JPS62176147A publication Critical patent/JPS62176147A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、高密度集積回路の構成要素を相互に接続する
ための多層金属配線網の形成法及びこの形成法によって
形成される、通常Ｖ　Ｌ　Ｓ　Ｉ　（ＶｅｒｙＬａｒｇ
ｅ　５ｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ）チップと呼
ばれる集積回路に関する。
チップの構成要素を相互接続するための多層配線網を形
成する従来の方法は、基本的には、配線導体で構成され
た下部金属層を覆っている誘電体層上に上部金属層を形
成するというものである。
現在のところ、両金属層は通常アルミニウムであり、そ
の厚さはミクロンオーダである。
最初は、下部金属層が、チップの構成要素上に広がって
いる絶縁層の表面を均一な厚さで被覆している。通常、
下部金属層に反応性プラズマを照射してエツチングする
。このエツチングは、実質的に異方性である。層の厚さ
の方向にエツチングされるため、配線導体に断面がほぼ
長方形の部分が形成される。現在のところエツチングに
より形成される配線導体は幅が３ミクロンで、配線導体
間の標準的なピッチは６ミクロンである。しかし、この
サイズは小さくすることが望ましい。
エツチングされた下部金属層は、次に、誘電体層で被覆
される。この誘電体層は、通常無機物である二酸化ケイ
素（ＳｉＯ□）をＣＶＤ法によって堆積させて形成する
。この誘電体層の標準的な厚さは、約０．８ミクロンで
ある。上部、下部２つの金属層間の電気的絶縁を十分か
つ均一にするために、誘電体層は、下部金属層上全体に
わたって均一な厚さであることが望ましい。
次に、配線導体と上部金属層間を相互に接続するために
誘電体層にスルーホールを形成する。上部金属層は、誘
電体層上とそのスルーホール内に堆積される。次に下部
金属層の場合と同様の方法で下部金属層をエツチングし
て配線導体を形成する。
この技術は、現在のところ、下部金属層に形成された配
線導体の側面が急峻であることが原因で所望の密度の相
互接続用金属配線網を得にくいという重大な問題点を有
する。実際、実験してみると、一様な厚さの誘電体層が
得られるのではなく、配線導体の延長方向と垂直な平面
で見ると、配線導体の側面とこの配線導体の底面の平面
とがなす角部の中にくぼんでいる誘電体層ができている
ことがわかる。さらに詳しく言えば、各底角の二等分線
にほぼ対応する直線に接して各底角の頂点に近づ（に従
い、誘電体層の厚さが徐々に減少する。
この角の２等分線にほぼ対応する線を、以下簡潔に２等
分線と呼ぶ。この誘電体層は、既にそれ自体、底角部分
で上部と下部２つの金属層間の絶縁を不完全にするとい
う欠点をもつ。
この誘電体層上に上部金属層を堆積することには、実際
大きな問題点がある。明らかに、上部金属層が堆積され
ることにより、誘電体層被覆の欠陥がかなり増幅するか
らである。実際、実験してみると、底角の２等分線に接
する上部金属層が極めて薄くなることがわかる。従って
、上部金属層は、各底角部分を配線導体の延長方向と垂
直な平面内で見ると、底角の２等分線のなす平面をはさ
んで接するように唇を閉じた形をとる。その唇の接合部
が薄くなっていることから、望ましくない電気抵抗が発
生する。このような電気抵抗は、上部金属層の全底角部
分に発生する。
下部の配線導体の底面が平らでなく、直角に近い段部を
覆っているとき、この欠点はさらに重大になる。これは
、例えば、下部導体層が金属で、多結晶質シリコンもし
くは金属からなる上部導体層を被覆する場合である。こ
の場合、２つの配線導体は、重なり合い、段の度合がよ
り激しくなる。
この段部があると、垂直な壁面に沿って導体層がより広
範囲で且つより顕著に薄くなり、そのために、底面の隣
接部との不完全な電気的接触が起こる。従って、いずれ
にしても、上部導体層の配線導体は、そのすべての底角
部でかなりの抵抗値を示すので、信頼性が問題となる。
この重大な欠点を改善するために従来採用された解決法
は、上部導体層の各底角部の唇状の部分間に導体粒子を
導入することであった。しかしながら、この微粒子が有
効でないことが多いのは明白である。その上、この微粒
子の効果が十分な場合でも、下部導体層に起伏があると
、上部導体層のエツチングに際して別の問題点が生ずる
。エツチングは、この場合も反応性プラズマを用いて行
うことが好ましい。エツチング時間はエツチングするこ
とになる層の厚さによって決まる。プラズマエツチング
は異方性であり、通常はチップ面に対して垂直に行うの
で、エツチング時間は、導体層のチップ面に垂直な方向
の厚さによって決定される。急峻な側面の位置では、チ
ップ面に垂直な方向の導体層の厚さは、エツチング時間
を決定している導体層の他の部分の２倍の値になること
がわかる。従って、隣接する配線導体間が完全に電気的
に絶縁されるためには、誘電体層の急峻な側面の導体を
完全に除去するまでエツチングを行わなければならない
。しかしながら、追加エツチング時間の長さによって、
エツチングの性質がかなり変化する。
さらに、下部導体層の急峻な側面上の誘電体層が唇の形
をしているため、上部導体層のエツチングに際して極め
て重大且つほとんど解決不能な問題が生ずる。実際、誘
電体層の唇状部分の頂部はひさしとして、反応性プラズ
マに対して影となる部分に位置する金属部分を隠蔽する
。従って、エツチングは不完全で、導体部分が残るため
、ショートの危険性等、不都合で容認できないことの多
い結果となる。
本出願人が同時に出願した別の特許出願に記載されたこ
れらのあらゆる問題の解決法は、上部多層金属層が堆積
することになる表面をほぼ平らにすることを要点とする
。さらに詳しく言えば、側面の急峻な配線導体を含む下
部金属層を被覆している誘電体層上に金属層を形成する
ことからなる、高密度集積回路の構成要素を相互に接続
するための金属配線網の形成法は、粘性のある誘電性の
分散体を上記誘電体層上に広げて、その分散体のアニー
ルを行うことにより上記配線導体間の間隔に存在するく
ぼみをほぼ埋めて、その上に上部金属層を形成するとい
うところに特徴がある。
この方法は、誘電性の分散体を誘電体層の形成前に導入
するか後に導入するかによって、２つのやり方が可能で
ある。
まず、下部金属層全体にわたって誘電性分散体を堆積さ
せてから、ＣＶＤ法によって誘電体層を形成する。その
時、分散体は、少なくとも部分的に配線導体間の間隔を
満たし、さらに、その粘性によって配線導体の上面に薄
膜として広がる。分散体をアニールすると、より密度の
低い形で誘電体層とは相違する構造の誘電体が堆積して
、固着する。誘電体層は、通常ＣＶＤ法によって形成さ
れて、アニールされた分散体の誘電体を均一に被覆する
。もちろん、この誘電体層は全く別の方法でも形成でき
る。しかしながら、２つの誘電体間の性質が相違してい
るため、予期される分散体の使用にはいくつかの問題点
が生じる。
アニールされた分散体の誘電体は、通常、ＣＶＤ法で堆
積された誘電体より低い電気抵抗を示す。
このアニールによる誘電体の電気的絶縁性が極めて弱い
ので、配線導体間の距離を思うように短くすることがで
きない。高密度の配線導体は特殊な分散体もしくは特殊
な条件によってしか得られないため、明らかにコストが
高くなる。
また、金属層間の接続を行うために、下部金属層の配線
導体を被覆している、誘電体層と誘電体薄膜にスルーホ
ールを形成する。スルーホールは、通常、反応性プラズ
マを用いたエツチングにより形成するが、その反応性プ
ラズマはアニールした分散体の誘電体に対しては極めて
高いエツチング速度を示す。従って、垂直方向のエツチ
ングにより、配線導体の急峻な側面と同様な急峻な側面
が形成され、スルーホールの底角部で上部金属層がくぼ
むという同じ現象が起きる。このくぼみを防ぐために、
上記のエツチングとは異なる従来のエツチングを実施し
て、開口部を広げて、その角度を鈍角にする。しかしな
がら、誘電体の薄膜に誘電体層が重なっており、誘電体
薄膜と誘電体層ではエツチング速度が相違するので、こ
の別のエツチング法は制御することが困難である。従っ
て、過度にプラズマエツチング処理することが必要なこ
とがわかる。反応性プラズマによるエツチングでは通常
は側面方向へのエツチング効果は弱いが、過度のエツチ
ングにより側面も大きくエツチングできる。この結果、
誘電体膜と誘電体層において口の広がりが異なり、各ス
ルーホールは同軸の円錐台状の部分が２つ重なり合った
輪郭を持つことになる。しかしながら、最も口が広がっ
た部分は誘電体膜に形成されるため、上部の誘電体層の
端部が突出する。前述のくぼみ現象と同じようにくぼみ
ができるため、僅かに突出した部分があっても上部金属
層を堆積することが難しい。比較的大きな突出部分があ
ると、しばしば、スルーホールの位置で上部金属層に切
れ目ができたり不連続部分ができたりする。この欠点を
改善するためには、極めて念入りで且つ極めて費用のか
かる方法でエツチングしてスルーホールを設けなければ
ならない。
さらに、上部金属層を形成する前に、堆積面全体を洗浄
溶液に短時間浸すことが通常必要不可欠である。この場
合も、ＣＶＤ法で堆積した誘電体のほうが洗浄溶液の作
用に対してはるかに抵抗力があることがわかる。実際、
薄膜は、スルーホールに近接する誘電体層の部分を突出
させる程度にまで除去される。こうなると前述の欠点が
さらに顕著に現われるため、上部金属層を従来の方法で
形成することができない。
これらの欠点を改善するための方法が、ヨーロッパ特許
第００２５２６１号に記載されている。その方法とは、
ホトレジスト樹脂層を使用して金属層のエツチングを行
い、配線導体を形成し、該配線導体上に該ホトレジスト
樹脂層を残し、粘性のある誘電性分散体を堆積させ、ア
ニールして均一な誘電体層を形成し、集積回路全体を高
温加熱し上記ホトレジスト樹脂層を変形させて該ホトレ
ジスト上の誘電体層の部分と上記配線導体間に残留して
いる部分とを分離させ、上記ホトレジスト樹脂上と該ホ
トレジスト樹脂上の誘電体層を化学的に除去して上記配
線導体の上面を露出させ、上記配線導体と上記誘電体層
の残留部分に異なる方法によって第２の誘電体層を堆積
させ、上記配線導体の上方の位置で第２の誘電体層にス
ルーホールを形成するというものである。
リフトオフの名称で知られているこの方法で集積回路の
相互接続用金属網を形成する場合には２つの微妙な段階
が含まれている。１つには、約５００℃の高温に集積回
路を加熱するので、この集積回路に組み込まれた構成要
素がうまく機能しない可能性がある。さらに、その高温
により樹脂中に含有された有機物の分解が起こって配線
導体上に残滓が固着する。また、２つには、ホトレジス
ト樹脂上の第１の誘電体層の部分と配線導体間に残留し
ている部分とを分離する際に、その輪郭がどうなるかを
制御できないため側面が急峻になり、第２の誘電体層に
ついて前述した欠陥の原因となる。
その上、この従来の方法では、ホトレジスト樹脂層を化
学的に除去する必要がある。従って、溶液は、高温で加
熱されたばかりの、第１の誘電体層の残留部分とも接触
する。この方法には、さらに配線導体に固着したホトレ
ジスト樹脂層の残滓を酸素プラズマで除去するプロセス
が含まれる。
改良された上記の方法の第２の実施法は、下部導体層の
上にＣＶＤ法によって誘電体層を形成した後に誘電性分
散体を堆積させることを特徴とする。前述の第１の実施
法と比較すると、この第２の実施法では、まず、配線導
体間の電気抵抗がより高いので、その絶縁の問題を解決
することができる。従って、配線導体の密度をかなり増
大させ、ピッチを４ミクロン未満にすることができると
いう利点がある。この第２の実施法には、また、誘電体
層の上に薄膜を誘電性分散体のアニールにより堆積する
ことができるという利点がある。各スルーホールの位置
で口の広がりをより大きくすることによっても下部にあ
る誘電体が突出せず、上部金属層の堆積が簡単になる。
しかしながら、この上部金属層が堆債される際には、ま
ず既に堆債された層を洗浄した溶液と直接接触する。実
際、アニールした分散体の誘電体が実質的に除去される
ため、この方法の利点の大部分が失われる。
本発明は、前述の改良法の２つの実施法の欠点を改善す
るものである。
本発明によると、高密度集積回路の構成要素を相互接続
するための多層金属配線網の形成法は、側面が吸収な配
線導体を含む下部導体層を形成し、粘性のある誘電性分
散体のアニール及びそれとは異なる方法による２つの誘
電体層を重ねて下部導体層を被覆し、アニールによる上
記誘電体層の上記配線導体上に位置する部分を厚み全体
にわたって除去し、上記配線導体上の位置でもう１つの
誘電体層に開口部を形成し、さらに上部金属層を形成す
ることからなる方法であって、上記２つの誘電体層の形
成順とは無関係に、アニールによる誘電体層全体にわた
って上記配線導体上の部分の厚さに相当する厚さを除去
することを特徴とする。
本発明は、また、この方法の適用により作製する高密度
集積回路に関する。
本発明の特徴及び利点は、添付図面を参照して行われる
以下の説明によって明らかになろう。しかし、この説明
は、本発明を何ら限定するものではない。
第１図に示す高密度集積回路１０は、半導体基板１１に
よって構成される。基板１１は、概略的に示す構成要素
１２と、構成要素１２を相互に接続するための金属配線
網１３とを含む。通常、金属配線網１３の底面は基板１
１を被覆する絶縁層１４の上面にある。
しかしながらＭ　ＯＳ　（Ｍｅｔａｌ−Ｏｘｉｄｅ−３
ｅｍｉｃｏｎｄｕｃｔｏｒ）技術では、金属配線網１３
が、多結晶質シリコンを用いた相互接続用の配線導体を
構成する第１の被覆層からなることが多い。多結晶配線
導体は本発明が解決する問題点を有しないので、これら
の配線導体は第１図に示さないが、本発明による集積回
路がそれらを含みうろことは明らかである。第１図に示
す集積回路１０の相互接続用金属配線ｗ４１３の説明を
、第２Ａ図乃至第２Ｆ図に示す製造法に従って以下に行
う。
第１図及び第２Ａ図を参照すると、相互接続用金属配線
網１３は、従来のように、まず、絶縁層１４の上面を被
覆する下部導体層１５を備える。この下部導体層１５は
、複数の配線導体１６によって構成されている。これら
配線導体１６は、間隔１７によって分離されている。配
線導体１６は、通常、図面が描かれている平面に垂直な
方向では互いに平行であり、断面はほぼ長方形となって
いる。この断面は、絶縁層１４を均一に被覆していた最
初の金属層にプラズマエツチングを施してできたもので
ある。エツチングの方法を変えると、側面をそれほど急
峻でなくすることができるが、しかし、側面が垂直の場
合と同じ問題がある。「側面が急峻な配線導体」という
表現は、その側面の傾きが前述し、さらに以下に説明す
る問題点と同じ問題点を有する配線導体を含めたものと
理解されたい。
また、従来の方法では、誘電体層１８は、下部導体層１
５０表面表面−わたって堆積される。実験によると、下
部導体層１５の底角部、すなわち配線導体１６が絶縁層
１４とで形成する角の部分で、誘電体層１８がくぼむこ
とがわかる。誘電体層は、通常、二酸化ケイ素をＣＶＤ
法で堆積させて形成する。
図示したように、このくぼみは図が描かれている平面内
で閉じた唇の輪郭をもつ。両方の唇は、各色の二等分線
にほぼ対応する直線１９に接して閉じている。この現象
が起こるのは、導体の側面が急峻なためで、誘電体層１
８を堆積する方法とは無関係である。
従来の方法では、続いて、誘電体層１８上に金属層を堆
積させる。この場合、底角部でのこの金属層の輪郭は、
第２Ａ図に点線２０で示すようになるであろう。くぼみ
は、誘電体層１８のくぼみに比較してより大きいものと
なる。本発明の方法は、この欠点をなくすものである。
一般的には、本発明は、まず、配線導体１６間の間隔１
７に存在するくぼみを少なくとも部分的に埋めて、上部
金属層の底面をほぼ平らにする。これを実施するために
、粘性のある誘電性分散体２１を集積回路１０上に注い
で、誘電体層１８の表面全体に均一に広げる。第２Ｂ図
では、分散体２１は、十分な量が注がれて、間隔１７に
誘電体層１８によって形成されるくぼみからあふれてい
る。分肢体を広げるには、集積回路１０を含むウェハを
、分散体の粘性力と遠心力が均衡するような速度で回転
させることが好ましい。分散体は、例えば無機物である
シリカを主成分とするゲルで、コロイド状態であること
が好ましい。そのような分散体には、当業者には周知の
通常Ｓ、○、Ｇ、（スピン−オン−グラス：　５ｐｉｎ
〜０ｎ−Ｇｌａｓｓ）と呼ばれるゲル等がある。
この場合、粘性のある誘電性分散体は、集積回路の要素
の配置法めに用いる感光性樹脂と同様の方法で使用され
る。次に分散体２１のアニールを行うと、分散体の溶媒
は蒸発して、誘電体が第２Ｃ図に示すように一体化した
塊２２を形成する。塊２２は大部分は間隔１７に存在し
ているが、配線導体１６の上に位置する誘電体層１８を
も薄膜２３で被覆する。
間隔１７のくぼみの埋め方がどの程度であれ、分散体２
１に粘性があり、しかもその分散体を広げたことのため
、薄膜２３が常に存在することを注意しておく。
第２Ｄ図では、誘電体の塊２２全体を、反応プラズマで
照射して、薄膜２３の厚さにほぼ対応する外皮を均一に
除去する。その結果、配線導体１６の上方に位置する誘
電体層１８の露出した上面及び残留誘電体の塊２２′の
上面からなる新しい表面２４が現われる。このようにす
る目的は、配線導体１６の上方に位置する誘電体＠１８
の上面を露出させる。ことなので、反応性プラズマによ
るエツチングは、誘電体層１８の上面が現われるところ
までしか行わない。実際、この表面を露出させることに
よって、２種の誘電体を貫通させることなく、そこにス
ルーホールを形成することができる。しかしながら、そ
のスルーホールを設けた新しい表面２４の洗浄を行うこ
とが必要な場合、洗浄物質は残留した塊２２゜に作用す
るため、本発明が目的とする利点が失われる。このため
、第２Ｅ図では、洗浄物質に対して抵抗力のある物質か
らなる第２の誘電体層２５で新しい表面２４を均一に被
覆する。第２の誘電体層は、上記誘電体層と同一の方法
、すなわち無機物である二酸化ケイ素をＣＶＤ法で堆積
することが好ましい。その利点は、この方法により配線
導体１６の上方の誘電体の厚さが均一になるこ°とであ
る。
このため、スルーホールをエツチングにより容易に設け
ることができる。第２Ｆ図では、後で堆積されることに
なる上部金属層との接続のだ必に、スルーホール２６を
配線導体１６の上に形成する。従来の方法では、スルー
ホール２６もまた反応性プラズマによるエツチングで形
成する。
上部金属層２７を堆積させると、第１図に示す構造にな
る。もちろん、上部金属層２７は、本発明の方法を用い
て後に３層の金属層の相互接続金属配線網１３を形成す
る際には下部金属層となる。
第３Ａ図乃至第３Ｆ図は、本発明の方法の実施及びその
方法によって形成される集積回路の変形例を示す。説明
を簡単にするために、第３Ａ図乃至第３Ｆ図に含まれる
要素で、第１図及び第２Ａ図乃至第２Ｆ図の構成要素と
同一のものには同じ参照番号を付す。第３Ａ図では、誘
電性分散体２１をまず、配線導体１６によって形成され
る下部金属層１５上及びその間隔１７全体にわたって注
ぐ。この図は、第２Ｂ図と同様に、分散体が間Ｉｔ！１
７を満たし、さらにあふれ出て、均一な表面層を形成す
る場合を示す。分散体２１をアニールすると、密度の高
い誘電体の塊２２が形成されて、間隔１７がほぼ埋まり
、各配線導体１６が薄膜２３て被覆される。もちろん、
分散体２１は、間隔１７を部分的にしか満たさないが、
アニールにより常に薄膜２３が形成される。
第３Ｃ図では、第２Ｄ図と同様に、誘電体の塊２２全体
に反応性プラズマを照射して、薄膜２３の厚さにほぼ対
応する厚さの外皮を均一に除去する。この結果、配線導
体１６の露出した上面及び残留誘電体の塊２２°　の上
面からなる新しい表面２４が現われる。このようにする
目的は、スルーホールをエツチングにより形成する際に
２種の誘電体が存在しないように配線導体１６を露出さ
せることなので、そのためのプラズマエツチングは薄膜
２３に対してのみ行われる。次に第３Ｄ図では、上述し
たのと同様の方法で誘電体層１８を堆積させる。第３Ｅ
図では、配線導体１６の上方にエツチングによりスルー
ホール２６を形成する。配線導体１６は、このスルーホ
ール２６を介して上部金属層に接続される。各スルーホ
ール２６は、単一の円錐台であることがわかる。第３Ｆ
図では、上部金属層２７が第１図と同一の方法で堆積さ
れる。
【図面の簡単な説明】
第１図は、本発明の高密度集積回路の部分断面図であり
、 第２Ａ図乃至第２Ｆ図は、第１図と同様な断面図であっ
て、第１図に示す集積回路を形成するための本発明の方
法の主要な段階を示す図であり、第３Ａ図乃至第３Ｆ図
は、第１図と同様な断面図であって、本発明の方法の変
形例の主要な段階及び該方法により形成される集積回路
を示す図である。 （主な参照番号） １０・・集積回路、　　　１１・・基板、１２・・構成
要素、　　　１３・・金属配線網、１４・・絶縁層、　
　　　１５・・下部導体層、１６・・配線導体、　　　
１７・・間隔、１８、２５・・誘電体層、　１９・・直
線、２１・・分散体、　　　　２２・・塊、２３・・薄
膜、　　　　　２６・・スルーホール、２７・・上部金
属層 特許出願人　　　ビュル　ニス、アー。

Claims (9)

    【特許請求の範囲】
  1. （１）側面の急峻な配線導体（１６）を含む下部導体層
    （１５）を形成し、１つは粘性のある誘電性分散体のア
    ニールにより、もう１つはそれとは異なる方法により形
    成する２つの誘電体（１８、２２）を重ねて該下部金属
    層を被覆し、アニールによって得られた上記誘電体（２
    ２）の上記配線導体（１６）上に位置する部分（２３）
    をすべて除去し、上記配線導体（１６）上の位置で、異
    なる方法により形成した上記誘電体に開口部（２６）を
    形成し、さらに上部金属層（２７）を形成して、高密度
    集積回路（１０）の構成要素（１２）の相互接続用多層
    金属配線網（１３）を形成する方法において、上記２つ
    の誘電体層の形成順とは無関係に、アニールによる該誘
    電体層（２２）全体にわたって上記配線導体上の部分（
    ２３）の厚さに相当する厚さを除去することを特徴とす
    る方法。
  2. （２）アニールによる上記誘電体層の除去は、反応性プ
    ラズマを用いて行うことを特徴とする特許請求の範囲第
    １項に記載の方法。
  3. （３）上記分散体（２１）は、好ましくはコロイド状の
    、無機物であるシリカを主成分とするゲルであることを
    特徴とする特許請求の範囲第１項もしくは第２項に記載
    の方法。
  4. （４）異なる方法により形成する上記誘電体層（１８）
    は、上記誘電体層（２２）をアニールによって形成し、
    さらに、アニールによる該誘電体層を除去した後に形成
    することを特徴とする特許請求の範囲第１項乃至第３項
    のいずれか１項に記載の方法。
  5. （５）異なる方法により形成する上記誘電体層（１８）
    は、ＣＶＤ法で堆積することを特徴とする特許請求の範
    囲第４項に記載の方法。
  6. （６）上記下部導体層（１５）の上に、異なる方法によ
    り形成する上記の誘電体層（１８）をＣＶＤ法で堆積さ
    せ、アニールによる上記誘電体層を形成して上記配線導
    体（１６）間の間隔（１７）に、異なる方法により形成
    する上記誘電体層によって形成されるくぼみをほぼ埋め
    、上記配線導体（１６）の上に位置する部分（２３）の
    厚さに相当する厚さをアニールによる上記誘電体層（２
    ２）全体にわたって除去し、異なる方法により形成する
    上記誘電体層（１８）に開口部（２６）を形成すること
    を特徴とする特許請求の範囲第１項乃至第３項のいずれ
    か１項に記載の方法。
  7. （７）アニールによる上記誘電体層の除去後、別の第２
    の誘電体層（２５）をＣＶＤ法で堆積させ、ＣＶＤ法で
    堆積した上記２つの誘電体層に開口部（２６）を形成す
    ることを特徴とする特許請求の範囲第６項に記載の方法
    。
  8. （８）上記ＣＶＤ法により、無機物である二酸化ケイ素
    を堆積させることを特徴とする特許請求の範囲第５項乃
    至第７項のいずれか１項に記載の方法。
  9. （９）特許請求の範囲第１項乃至第８項に記載の方法の
    適用によって形成されることを特徴とする高密度集積回
    路（１０）。
JP61236067A 1985-10-03 1986-10-03 高密度集積回路の構成要素の相互接続用多層金属配線網の形成法及び本形成法によつて形成される集積回路 Pending JPS62176147A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8514670A FR2588418B1 (fr) 1985-10-03 1985-10-03 Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant
FR8514670 1985-10-03

Publications (1)

Publication Number Publication Date
JPS62176147A true JPS62176147A (ja) 1987-08-01

Family

ID=9323499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61236067A Pending JPS62176147A (ja) 1985-10-03 1986-10-03 高密度集積回路の構成要素の相互接続用多層金属配線網の形成法及び本形成法によつて形成される集積回路

Country Status (5)

Country Link
US (1) US4826786A (ja)
EP (1) EP0221798B1 (ja)
JP (1) JPS62176147A (ja)
DE (1) DE3667361D1 (ja)
FR (1) FR2588418B1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994402A (en) * 1987-06-26 1991-02-19 Hewlett-Packard Company Method of fabricating a coplanar, self-aligned contact structure in a semiconductor device
JPH063804B2 (ja) * 1988-01-21 1994-01-12 シャープ株式会社 半導体装置製造方法
US4986878A (en) * 1988-07-19 1991-01-22 Cypress Semiconductor Corp. Process for improved planarization of the passivation layers for semiconductor devices
JPH02237135A (ja) * 1989-03-10 1990-09-19 Fujitsu Ltd 半導体装置の製造方法
US4988405A (en) * 1989-12-21 1991-01-29 At&T Bell Laboratories Fabrication of devices utilizing a wet etchback procedure
JP2518435B2 (ja) * 1990-01-29 1996-07-24 ヤマハ株式会社 多層配線形成法
US5250468A (en) * 1990-02-05 1993-10-05 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device including interlaying insulating film
US5132774A (en) * 1990-02-05 1992-07-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including interlayer insulating film
US5245213A (en) * 1991-10-10 1993-09-14 Sgs-Thomson Microelectronics, Inc. Planarized semiconductor product
US5576225A (en) * 1992-05-09 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of forming electric circuit using anodic oxidation
US5250472A (en) * 1992-09-03 1993-10-05 Industrial Technology Research Institute Spin-on-glass integration planarization having siloxane partial etchback and silicate processes
US5264386A (en) * 1992-09-08 1993-11-23 United Microelectronics Corporation Read only memory manufacturing method
US5312512A (en) * 1992-10-23 1994-05-17 Ncr Corporation Global planarization using SOG and CMP
JPH06302599A (ja) * 1993-04-13 1994-10-28 Toshiba Corp 半導体装置およびその製造方法
US5486493A (en) * 1994-02-25 1996-01-23 Jeng; Shin-Puu Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
US5461010A (en) * 1994-06-13 1995-10-24 Industrial Technology Research Institute Two step etch back spin-on-glass process for semiconductor planarization
DE4434891B4 (de) * 1994-09-29 2005-01-05 Infineon Technologies Ag Verfahren zum Freilegen einer oberen Stegfläche eines auf der Oberfläche eines Substrats ausgebildeten und mit einem Material umformten schmalen Steges im Mikrometerbereich und Anwendung eines solchen Verfahrens zur Kontaktierung schmaler Stege
US5856707A (en) * 1995-09-11 1999-01-05 Stmicroelectronics, Inc. Vias and contact plugs with an aspect ratio lower than the aspect ratio of the structure in which they are formed
US5665657A (en) * 1995-09-18 1997-09-09 Taiwan Semiconductor Manufacturing Company, Ltd Spin-on-glass partial etchback planarization process
US6204107B1 (en) * 1998-12-08 2001-03-20 United Microelectronics Corp. Method for forming multi-layered liner on sidewall of node contact opening

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52156582A (en) * 1976-06-23 1977-12-27 Hitachi Ltd Production of multilayer wirings
JPS57177558A (en) * 1981-04-24 1982-11-01 Fujitsu Ltd Semiconductor device and manufacture thereof
JPS58184741A (ja) * 1982-04-23 1983-10-28 Toshiba Corp 半導体装置の製造方法
JPS59169151A (ja) * 1983-03-17 1984-09-25 Toshiba Corp 半導体装置の製造方法
JPS59215747A (ja) * 1983-05-24 1984-12-05 Nec Corp 半導体装置の製造方法
JPS61116858A (ja) * 1984-10-24 1986-06-04 Fujitsu Ltd 層間絶縁膜の形成方法
JPS61180458A (ja) * 1985-02-05 1986-08-13 Nec Corp 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3506880A (en) * 1963-06-28 1970-04-14 Ibm Semiconductor device
FR1542658A (fr) * 1966-09-30 Ibm Technique de formation de verre photosensible pour faire des trous de contact dans des couches de verre de protection
JPS5621332A (en) * 1979-07-31 1981-02-27 Fujitsu Ltd Manufacture of semiconductor device
US4222792A (en) * 1979-09-10 1980-09-16 International Business Machines Corporation Planar deep oxide isolation process utilizing resin glass and E-beam exposure
US4492717A (en) * 1981-07-27 1985-01-08 International Business Machines Corporation Method for forming a planarized integrated circuit
CA1169022A (en) * 1982-04-19 1984-06-12 Kevin Duncan Integrated circuit planarizing process
JPS58197827A (ja) * 1982-05-14 1983-11-17 Toshiba Corp 半導体装置の製造方法
JPS5966147A (ja) * 1982-10-08 1984-04-14 Hitachi Ltd 多層配線の製造方法
JPS60138940A (ja) * 1983-12-27 1985-07-23 Toshiba Corp 半導体装置の製造方法
KR900004968B1 (ko) * 1984-02-10 1990-07-12 후지쓰 가부시끼가이샤 반도체장치 제조방법
US4481070A (en) * 1984-04-04 1984-11-06 Advanced Micro Devices, Inc. Double planarization process for multilayer metallization of integrated circuit structures
US4519872A (en) * 1984-06-11 1985-05-28 International Business Machines Corporation Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes
US4541169A (en) * 1984-10-29 1985-09-17 International Business Machines Corporation Method for making studs for interconnecting metallization layers at different levels in a semiconductor chip
US4662064A (en) * 1985-08-05 1987-05-05 Rca Corporation Method of forming multi-level metallization
FR2588417B1 (fr) * 1985-10-03 1988-07-29 Bull Sa Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52156582A (en) * 1976-06-23 1977-12-27 Hitachi Ltd Production of multilayer wirings
JPS57177558A (en) * 1981-04-24 1982-11-01 Fujitsu Ltd Semiconductor device and manufacture thereof
JPS58184741A (ja) * 1982-04-23 1983-10-28 Toshiba Corp 半導体装置の製造方法
JPS59169151A (ja) * 1983-03-17 1984-09-25 Toshiba Corp 半導体装置の製造方法
JPS59215747A (ja) * 1983-05-24 1984-12-05 Nec Corp 半導体装置の製造方法
JPS61116858A (ja) * 1984-10-24 1986-06-04 Fujitsu Ltd 層間絶縁膜の形成方法
JPS61180458A (ja) * 1985-02-05 1986-08-13 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0221798B1 (fr) 1989-12-06
DE3667361D1 (de) 1990-01-11
EP0221798A1 (fr) 1987-05-13
US4826786A (en) 1989-05-02
FR2588418B1 (fr) 1988-07-29
FR2588418A1 (fr) 1987-04-10

Similar Documents

Publication Publication Date Title
JPS62176147A (ja) 高密度集積回路の構成要素の相互接続用多層金属配線網の形成法及び本形成法によつて形成される集積回路
JPS62174949A (ja) 高密度集積回路の構成要素の相互接続用多層金属配線網の形成法及び本形成法によつて形成される集積回路
US4536951A (en) Method of producing a layered structure
KR100400037B1 (ko) 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법
US4481070A (en) Double planarization process for multilayer metallization of integrated circuit structures
EP0241480A1 (en) METHOD FOR PRODUCING A CONICAL CONTACT OPENING IN POLYIMIDE.
JP2556138B2 (ja) 半導体装置の製造方法
JPH0697302A (ja) 集積回路の金属相互接続層におけるボイドのない酸化物金属スペース充填のための方法
US4328263A (en) Method of manufacturing semiconductor devices using lift-off technique
JPS6396923A (ja) ヴァイア形成方法
US4642162A (en) Planarization of dielectric layers in integrated circuits
JPS62229959A (ja) 超大規模集積回路の多層金属被膜構造物における層間絶縁体中の通路または接触穴の充填方法
US5082718A (en) Method for depositing an insulating layer on a conductive layer of a multi-layer connection board of one very large scale integrated circuit
JPS6360539B2 (ja)
JPH0435048A (ja) 半導体装置の多層配線形成方法
JPH05206294A (ja) 集積回路用相互接続
JP2001148423A (ja) 半導体装置の製造方法
KR0140725B1 (ko) 텅스텐 플러그 제조방법
EP0267831A1 (en) Double level metal planarization technique
JPS61107745A (ja) 半導体装置の製造方法
JPS63124446A (ja) 接続孔形成方法
JPS62243342A (ja) 半導体装置
JPH01273333A (ja) 半導体装置の製造方法
KR19980015075A (ko) 반도체 소자의 금속 배선 및 그 형성방법
JPS5877247A (ja) 配線構造体の製造方法