JPS5877247A - 配線構造体の製造方法 - Google Patents

配線構造体の製造方法

Info

Publication number
JPS5877247A
JPS5877247A JP17581781A JP17581781A JPS5877247A JP S5877247 A JPS5877247 A JP S5877247A JP 17581781 A JP17581781 A JP 17581781A JP 17581781 A JP17581781 A JP 17581781A JP S5877247 A JPS5877247 A JP S5877247A
Authority
JP
Japan
Prior art keywords
wiring
thickness
insulator
mask
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17581781A
Other languages
English (en)
Inventor
Hirohiko Hasegawa
長谷川 太彦
Kinya Kato
加藤 謹矢
Keizo Shiyudo
首藤 啓三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP17581781A priority Critical patent/JPS5877247A/ja
Publication of JPS5877247A publication Critical patent/JPS5877247A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、各配線層の表面を平坦化した配線層数に制限
のない多層配線構造体の製造法に関するものである。
公知のように集積回路は、半導体基板上に構成された多
数のトランジスタ等の集積回路素子と、これと一体に構
成されて集積回路素子を相互に接続する配線構造体とか
らなる。また、配線構造体は、配線を構成する配線層と
、配線層間を絶縁する絶縁体層とからなる。集積回路で
用いられる配線は極めて複雑であるだめ、配線相互の衝
突がしばしば生じる。この衝突を避けるため、互に絶縁
された複数の配線層を設け、衝突しない配線同志を一群
として成る配線層に収容し、配線層間をスルホールを以
って連結し、立体交差構造とした多層配線構造体を構成
する方法が従来より用いられてきた。
しかるに、上記配線構造体においては、下位層配線が下
位層配線と交差する場合、下位層配線の作る段差を乗り
越える際、段差切れと称する断線を起し易いという欠点
があった。また、上位層配線の製作工程において、下位
層配線間の段差凹部位層配線の食刻精度を低下させる欠
点があった。
これらの欠点を除くために、各種の平坦化技術□が提案
されており、例えば低融点ガラスの粘性流動を利用した
表面平坦化技術、即ちGFP (Gt&sa ’Flo
w Pt&narization )技術がある。従来
のGFP技術、例えば、特願昭56−57939号[半
導体集積回路装置」に記載されているが如き平坦化技術
においては、良好な平坦性が達成されており、急激な段
差は存在しないものの、ゆるやかな遠距離段差は依然と
して存在する。即ち、第1図は上記の平坦化技術の概要
を示す断面プロファイルであり、1は基板、2は配線導
体、3は加熱により粘性流動を生せしめた後のpbo 
5to2系低融点ガラスである0 4は、配線導体の疎、密によ:うて生ずるガラス表面の
遠距離段差である。この遠距離段差4の極大値は、配線
導体の最密領域と配線導体の存在しない領域との間の段
差に相当する。このような遠距離段差は、配線層を〈ヤ
かえし積層するにつれて、また、配線導体の膜厚を厚く
するにつれて段差が累積し、積層可能な配線層数を制約
する。また、配線導体2の疎密と導体群の局所位置によ
って導体上の絶縁体の膜厚が異なるという問題がある。
これを避けるために、回路接続上不必要なダミーの擬似
配線を挿入することもある。
また、他の平坦化技術、例えば、I) 7 トオフ法を
用いた平坦化技術においては、はぼ好ましい平坦性が得
られているものの、依然として微細な段差(70字溝)
が残存している。即ち、第2図は上記平坦化技術の概要
を示す図であり、1は基板、2は配線導体、5は配線導
体の空隙をリフトオフ法で埋め込んだ絶−縁体(” 5
to2”’、)である。6はリフトオフ工程によって生
ずる7字溝である。このような7字溝6はリフトオフ条
件によって決まり、リフトオフ用のレジストおよびSi
ngの析出条件を適切に選択することによって、ある程
度削減することができる。しかし、このことは多層配線
のプロセス条件を制約することになる。また、このよう
な7字溝6は、配線の微細化につれて、配線層数や歩留
まりの制限要因となる。       1本発明は、配
線導体間の空隙あるいは配線溝を・リフトオフ法によっ
て埋め込み、この弐面に流動□状態の絶縁体を塗布して
表面を平坦化することを特徴とし、その目的は段差の累
積を生じない完全平坦化された多層配線構造体の製造法
を提供するにある。
以下本発明の詳細な説明する。
第3図は本発明の一実施例であり、配線構造体の製造工
程を示す図である。以下工程に従って説明する。基板1
の表面に配線導体を形感すべき金属、例えばアルミニー
−ム(At)薄膜2aヲスパツタ法によって形成しく厚
さ20.5μm)、配線導体2を形成するためにアルミ
ニューム薄膜2aの上面に食刻用マスク7を、例えば樹
脂系レジスト(Az1350 J : 5hipley
社製)を用いて形成する(第3図(a) )6次に、と
の食刻用マスク7を用いてアルミニー−ム薄膜2aを食
刻し、配線導体2を得る(第3図(b))。ここで、基
板1には、能動素子を含む集積回路が形成されるシリコ
ン基板等が適用できる。図には明示されていないが、西
粋線導体2の一部は基板1に既に形成されている能動素
子に接続され得ることはいうまでもない。また、本発明
による工程に先き立 成されており、この配線層上に本発明による配線層が形
成され得ることもいうまでもない。
またさらに、基板1は集積回路チップを搭載し、チップ
間の接続に供するセラミック基板などの配線板であって
もよい。
さて、次にリフトオフ法によって、配線導体2間の空隙
8に絶縁体9を充填して埋め込む工程に移る。即ち、第
3図(b)の工程を経たのち、アルミニューム薄−膜2
aの食刻に用いた食刻用マスク7と配線導体間の空隙8
とを覆って、配線導体2とほぼ同じ膜厚の絶縁体9,9
aとして二酸化シリコン(5i02 、厚さ20.5μ
m)をR1’スj ツタ法によって堆積する(第3図(
C))。このとき、食刻用マスク7の耐熱性を考慮して
、投入すべきRF−:ワーおよτ::二::::I!板
加熱温度を適切に設定する次に、食刻用マスク7の表面
に堆積した二酸化シリコン9aを除去するために、食刻
用マスク7をレジストはく離液(J−100: I、R
CL社製)あるいは食刻用マスク7の表面上の二酸化シ
リコン9aは完され、リフトオフ法により配線導体2間
の空隙8は絶縁体9によって充填され、埋め込まれたこ
とになる(第3図(勢)。食刻用マスク7の溶解除去を
効果的に行なうために、マスク7の側−壁部に付着せる
絶縁体である二酸化シリコンを溶解すべく、緩衝弗酸液
にて30〜60秒スライドエッチを行なうことが好まし
い。側壁部に付着せる二酸化シリコンは脆弱構造である
ため、スライ′トエリ7トオジが終了した時点では、配
線導体2CAL)の側壁部と埋め込まれた絶縁体(Si
02)の側壁部の接触部に微細な間隙である7字−10
が生ずる。このV字溝lOの深さと間隙は、食刻用マス
ク7の断面形状、絶縁体9 (Si02)の堆積手法、
スライドエッチの有無などのリフトオフ法のプロセス条
件によって決まる。概ね、V字溝10の深さは配線導体
2の膜厚と同程度から約半分程度の範囲にある。V字溝
10の表面での間隙は、上記膜厚と同程度の大きさから
上記膜厚に食刻角マスク7の膜厚を加えた大きさまでの
範囲にある。
次に、第3図((至)の配線導体2(At)と絶縁体9
(5i02 )との表面を覆って、流動状態の絶縁材と
してポリイミド系の樹脂液をスピンナにより塗布し、塗
布膜11を得る。塗布膜厚は、樹脂の粘度1000 c
p (センチポアズ)、スピンナの回転数600゜rp
mに対して約1〜1.2μmとなる。スピンナによる回
転塗布の過程で、ポリイミド系樹脂の流動によりV字溝
10等の凹部は埋め尽され、塗布膜11(ポリイミド系
樹脂)の基板1より遠い面は平坦化される(第3図(e
))。塗布膜11の膜厚は、配線構造体の使使用目的に
よって異なるが、概ね配線導体2の膜厚と同程度から4
〜5倍までの範囲が好ましい。次に、200℃〜400
℃の温度範囲で30分程度熱処理を行なうことにより、
ポリイミド系樹脂に含まれる溶媒が除去されるとともに
、樹脂の重合反応も完了し、所望の平坦化絶縁体11a
が得られる(第3図(f))。このようにして得られた
絶縁体9と平坦化絶縁体1.laとよりなる層同絶縁嘆
の膜厚は、配線導体2の形状、膜厚、疎密によって殆ん
ど影響されることなく、その上面はほぼ完全に平坦化さ
れる。したがって、もはや遠距離段差や7字溝は存在し
ないことは明白である。かくして、完全平坦化配置層よ
りなる配線構造体力、得られる。
ここで、上記のポリイミド系の樹脂の他、例えばシリコ
ン系樹脂等の他の樹脂も本発明に適用できることは明ら
かである。また、樹脂の塗布方法についても、上記のス
ピンコード法の他に、樹脂の溶液中に基板1を浸漬して
薄膜を被着する浸漬法や霧状の液体をふきつける噴霧法
や、刷毛塗り法も適用できる。流動状態の絶縁材として
、上記のポリイミド系樹脂に代えてシリコンアルコレー
ト溶液を用いる実施例を以下に説明する。
第3図において(d)の工程までは、上記の実施例と同
じである。次に、流動状傅の絶縁材として、シラノール
(St(OH)4)のアルコール溶液(5i02換算濃
度6wt%)に燐(P)を5.9wt%添加した溶液(
以下シラノール溶液という)を用いる。第3図(第の配
線導体2(A/、)と絶縁体9 (5iOz )との表
面を覆って、シラノール溶液をスピンナにより塗布し、
塗布膜11を得る(第3図(e))。塗布膜11の膜厚
は、粘度1〜10cp、スピンナ回転数300Orpm
に対して、0.2〜0.5μmとなる。スピンナによる
回転塗布の過程で、シラノールの流動によりV字溝10
等の凹部は埋められ、段差が緩和される。
次に、150〜200℃で30分〜゛2時間乾燥するこ
とによりシラノールの脱水縮重合が進行する。ひき続き
、450℃〜500℃で30分〜60分焼成することに
より、脱水縮重合が完了し、リンガラスが生成される。
シラノールの塗布から焼成までの工程を、所望の層間膜
厚に応じ、2〜3回くり返えす。こうすることにより、
V字溝10は埋め尽され、平坦化絶縁体11a(!Jン
ガラス)の基板より遠い面は平坦化される(第3図(f
))。1回の塗布で形成される膜厚は、シラノールの濃
度およびスピンナの回転数等によって決まり、焼成時に
ひび割れを生じない範囲で、濃度、スピンナの回転数を
かえて膜厚を所望の値に調節できる。また、燐(P’)
を含まないシラノール溶液も、もちろん使用できる。
但し、この時には焼成温度を500 ℃〜700tl:
の範囲で適切な温度を選ぶ。
シラノール溶液の代シに、他のアルコレート例えばエチ
ルシリケート(St (0’C2R5)4 )を用いる
ことができる。即ち、エチルシリケートのアルコール溶
液に水と酸を添加し、スピンナにより回転塗布すること
により塗布膜11を得る。この塗布過程でエチルシリケ
ートは加水分解を生じ、ンリコ/・と酸素の縮重合が進
行し固化する。次に、これを300〜700℃の範囲で
適切な湿度で焼成することにより、縮重合が完了し、5
i02ガラスが生成され、平坦化絶縁体11aを得る。
このエチルシリケート溶液に他の金属アルコキシドを混
合することにより、各種のガラス薄膜が形成される。こ
れらのエチルシリケート溶液あるいは各種のアルコキン
ド混合溶液を流動状態の絶縁材として用いることができ
ることは明らかである。
第3図に示す上記実施例と異なるリフトオフプロセスを
用いた実施例を第4図に示す。即ち、第3図における絶
縁体9を形成するりフトオフ法の代りに、配線導体2を
形成するリフトオフ法を用いる。基板1に絶縁体9b 
(5iO2)をスパッタ法あるいはCVD法により形成
し、その上面に配線溝形成のための食刻用マスク7a(
第3図(&)に示す食刻用マスク℃反転バタンよりなる
)を形成する(第4図(a))。この食刻用マスク7a
には、第3図の実施例と同゛・じ<AZ系の樹脂系レジ
ストを用いる。
次に、絶縁体9bを緩衝弗酸液を用いて食刻し、配線溝
13と食刻された絶縁体9を得る。食刻法については、
プラズマエツチング、湿゛式エツチング等公知の手法を
用いうろことは云うまでもない。
次に、食刻用マスク7aを利用して、リフトオフ法によ
シ配線溝13を配線導体2で充填し埋め込む。
即ち、食刻用マスク7aと配線溝13−とを覆って、ス
パッタ法あるいは真空蒸着法により配線導体2゜2bと
してアルミニー−ム(Moを絶縁体9とほぼ同じ膜厚で
堆積する(第4図(C))。       。
次に、食刻用マスク7aの上面に付着せるアルミニュー
ム膜2bを除去すべく、食刻用マスク7aをレジストは
く離液またはプラズマ灰化を用いて溶解除去する。かく
して、マスク7aの表面上のアルミニューム2bは完全
に除去され、配線溝13は配線導体2(At)によって
充填され埋め込まれたことになる(第4図(d))。マ
スク7aの溶解除去を効果的に行なうために、マスク7
aの側壁に付着せるアルミニニーム全溶解すべく、反応
性イオンエツチング(R11)あるいは湿式エツチング
によって30秒程度スライドエツチングをすることが好
ましい。
リフトオフが完了した時点(第4図(d))では、第3
図に示す実施例と同様に、配線導体2(At)の側壁部
と絶縁体9 (Stow )の側壁部との接触部にV字
溝10aが生ずる。
以下)流動状態0絶縁体を6布し1得6塗布膜工程以降
(第4図(e) 、 (f) )は、第3図の(e) 
、 (f)工程と全く同じであり、第3図の実施例で記
載した事項は第4図の実施例においてもすべて成立する
ことは云うまでもない。この工程を経ることにより、第
3図と異なる新たなり7トオフプロセスによる完全平坦
化配線層が実現できる。かくして、新たな完全平坦化配
線層よりなる配線構造体が得られる。
上記の第3図、第4図に示す実施例において、配線導体
2については、アルミニー−ム(At)K代えて、他の
金属例えば、モリブデン(Mo)  、タングステン(
W)、白金<Pt)、金(Au)、アルミニューム合金
、多結晶シリコン、各棹メタルシリサイド等が適用しう
ろことは容易に理解できる。このとき、配線導体金属の
組成に応じて、(e)の工程における塗布膜11の熱処
理温度を、金属の融点温度以下の範囲で所望の温度を選
択しうる。
また、絶縁体9としては、二酸化シリコン(Si02)
のみでなく、他の絶縁体例えば窒化シリコン(Si3N
4 ) 、アルミナ(Atz Os )等の絶縁体が使
用できる。   。
かくして得られた完全平坦化配線においては、従来の平
坦化技術では不可避であった遠距離段差(第1図)や微
細な7字溝(第2図)は存在しないことは明白である。
本発明による完全平坦化配線層(第3図、第4図)を用
いて形成した多層配線構造体の実施例として、4層配線
構造体の製造法を第5図に示す。
第5図(a)は第3図に示す完全平坦化配線層を、第5
図(b)は第4図に示す完全平坦化配線層をそれぞれ用
いた実施例である。
第5図(a)の実施例について詳細に説明するが、第5
図(b)の実施例の内容は第5図(a)より容易に類推
できるから、説明を省略する。ここで、1は基板であり
、能動素子が作り込まれている/リコン基板であっても
よい。この場合には、能動素子との接続があり得るが、
本実施例では省略されている。また、基板1はセラミッ
ク等の配線板であってもよい。さらに、いずれの場合と
も、本実施例の配線層の下層に他の配線層があってもよ
い。
配線導体2(M);空隙8を充填して埋め込ん′だ絶縁
体9 (SiOz )および基板より遠い面を平坦化し
た平坦化絶縁体11a(ポリイミド系樹脂塗布膜、ある
いは燐ガラス塗布膜)は完全平坦化配線層となり、第1
層配線層16を形成するよこれは、第3図に示す工程を
経ることによって、製造される。
この第1層配線層16の平坦化絶縁体11aに公知のエ
ツチング手段により、所望のスルホール14を設け、第
1層配線層16を第3図(a)の基板1とみなし、全く
同じ工程を経て形成された完全平坦化配線層により、第
2層配線層17が形成される0このとき、第3図(e)
で示す塗布工程で平坦化される対象は、V字溝10aの
他にスルホール14によって生ずる配線窪み20が含ま
れることは云うまでもない。
同様にして、第3層配線層18が形成され、これに所望
のスルホール14を形成し、その上面に第4層配線層1
9となる配線導体2としてアルミニ−ム(At)配線層
を形成する。かくして、本発明による4層配線構造体が
形成される。
第5図に示すいずれの4層配線構造体においても、スル
ホールの段差によって生ずる配線窪み20が避けられな
い。第6図に、この配線窪み2oを防ぐために、スルホ
ール14を配線導体(M)で埋め込み、配線接続子15
を形成した実施例を示す。
この実施例において、第1層配線層16のスルホール形
成捷では、第5図の実施例と全く同じである。このあと
、スルホール14の形成に用いた食刻用マスクを用いて
、リフトオフ法により配線導体(AL)でスルホール1
4を埋め込む。この工程は、第4図の(a)から(d)
に相当する。スルホール14が配線溝13に対応する。
こうして、配線層間の配線接続子15が形成される。
、このあとの配線形成では、第5図の第2層配線層と配
線接続子15を形成し、第2層配線層17が形成される
。これをくりかえして、第3層配線層18と第4層配線
層19(但し、この場合には配線導体2としてのアルミ
ニュームバタンのみ)が形成される。かくして、配線窪
み20aの著しく削減された4層配線構造体が形成゛さ
れる。 ′上記第5因、第6図の実施例において、本発
明。
の主旨を逸脱しない範囲で種々の変更を加えうろことは
明らかである。例えば、本実施例の配線層の幾つかを、
従来技術で既に説明した従来の配線形成法による配線層
、即ち、平坦化技術を用いない公知の配線層あるいは平
坦化配線、例えば第1図あるいは第2図に示す従来の平
坦化配線層と置き換え得ることは明白である。
また、本発明を用いることにより、上記4層配線構造体
にとどまらず、所望の配線層数よりなる多層配線構造体
が実現でき、基本的に配線層数を制限する要因は存在し
ないことは明らかである。
以上本発明による完全平坦化配線が実現できたことによ
り、以下のような利点がある。
まず、配線導体の疎密によって生ずる緩やかな遠距離段
差は生じない。すなわち、配線層の平坦性は配線導体の
形状、配置によって影響をうけない。従って、配線導体
上の層間絶縁膜の膜厚は、常に一定に保たれる−0−゛ また、平坦性を一様に保つだめの擬似配線を必要としな
い。
さらにまた、完全平坦性なるが故に、配線層を何層積み
重ねても段差が累積されることなく、配線層数に制約が
ない。故に、超多層配線が可能で゛ある。
また、従来のリフトオフ法による平坦化配線に□あった
微細なV字溝も消失し、より完全な平坦性が得られる。
【図面の簡単な説明】
第1図は従来のGFP技術を示す断面図、第2図は従来
のり7トオ7法による平坦化技術を示す断面図、第3図
は本発明による完全平坦化配線層の形成工程を示す断面
図、第4図は本発明による完全平坦化配線層の別の形成
工程を示す断面図、第5図は本発明により製造される4
層酒己線構造体の具体例を示す断面図、第6図は本発明
により製造される4層配線構造体の別の具体例を示す断
面図でちる。 1・・・基板、2.2a、2b・・・配線導体、3・・
・低融点ガラス、4・・・遠距離段差、5・・・絶縁体
、6・・・7字−溝、?、7a・・・食刻用マスク、8
・・・空隙、9 、9a 、 9b・・・絶縁体、10
 、10a−V字溝、11−・・塗布膜、11a・・・
平坦化絶縁体、13・・・配線溝、14・・・スルホー
ル、15・・・配線接続子、16・・・第1層配線層、
層配線層、20 、20a・・・配線窪み。 特許出願人  日本電信電話公社 外1名 η 1  図 壺 2 関 η 3 図

Claims (2)

    【特許請求の範囲】
  1. (1)基板上に配線導体を形成しりフトオ7法により前
    記配線導体間の空隙を前記配線導体とほぼ等しい膜厚の
    絶縁体で充填する工程と、前記配線導体と前記絶縁体と
    の表面を覆って絶縁材を塗布し前記基板より遠い面を平
    坦化するT′、程とを含むことを特徴とする配線構造体
    の製造方法。
  2. (2)基板上に絶縁体を形成し該絶縁体に配線溝を形成
    しリフトオフ法により前記配線溝を前記絶縁体とほぼ等
    しい膜厚の配線導体で充填するに程と、前記絶縁体と前
    記配線導体との表面を覆って絶縁材を塗布し基板より遠
    い面を平坦化する工程とを含むことを特徴とする配線構
    造体の製造方法。
JP17581781A 1981-11-04 1981-11-04 配線構造体の製造方法 Pending JPS5877247A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17581781A JPS5877247A (ja) 1981-11-04 1981-11-04 配線構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17581781A JPS5877247A (ja) 1981-11-04 1981-11-04 配線構造体の製造方法

Publications (1)

Publication Number Publication Date
JPS5877247A true JPS5877247A (ja) 1983-05-10

Family

ID=16002741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17581781A Pending JPS5877247A (ja) 1981-11-04 1981-11-04 配線構造体の製造方法

Country Status (1)

Country Link
JP (1) JPS5877247A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068207A (en) * 1990-04-30 1991-11-26 At&T Bell Laboratories Method for producing a planar surface in integrated circuit manufacturing
US5212117A (en) * 1989-10-24 1993-05-18 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device contact structure using lift

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5135290A (en) * 1974-09-20 1976-03-25 Hitachi Ltd Handotaisochi no seizohoho
JPS54156488A (en) * 1978-05-31 1979-12-10 Hitachi Ltd Manufacture for semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5135290A (en) * 1974-09-20 1976-03-25 Hitachi Ltd Handotaisochi no seizohoho
JPS54156488A (en) * 1978-05-31 1979-12-10 Hitachi Ltd Manufacture for semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212117A (en) * 1989-10-24 1993-05-18 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device contact structure using lift
US5068207A (en) * 1990-04-30 1991-11-26 At&T Bell Laboratories Method for producing a planar surface in integrated circuit manufacturing

Similar Documents

Publication Publication Date Title
US4654113A (en) Process for fabricating a semiconductor device
KR100492906B1 (ko) 반도체소자의 층간절연막 형성 방법
JP2001176879A (ja) 半導体基板の表面上における銅のデュアル・ダマシン構造体の表面を処理する方法
KR930703699A (ko) 패턴된 평면화 표면을 갖는 멀티칩 모듈 및 집적회로기판
JPS62174949A (ja) 高密度集積回路の構成要素の相互接続用多層金属配線網の形成法及び本形成法によつて形成される集積回路
JPH0722160B2 (ja) 集積回路上の絶縁性構成体及びその製造方法
JPS62176147A (ja) 高密度集積回路の構成要素の相互接続用多層金属配線網の形成法及び本形成法によつて形成される集積回路
JPH063804B2 (ja) 半導体装置製造方法
JPS5877247A (ja) 配線構造体の製造方法
JP2000228444A (ja) 半導体装置及びその製造方法
JP2001176967A (ja) 半導体装置及びその製造方法
CN1102293C (zh) 集成电路器件制造工艺
JPS6360539B2 (ja)
JP2535908B2 (ja) 半導体装置の製造方法
JP2606315B2 (ja) 半導体装置の製造方法
JPS5821844A (ja) 配線構造体の製造方法
JPS6165459A (ja) 半導体装置の製造方法
JPH0534839B2 (ja)
JPS61196555A (ja) 多層配線の形成方法
JPH0265256A (ja) 半導体装置の製造方法
KR100321156B1 (ko) 반도체 소자의 금속배선 형성방법
KR0167251B1 (ko) 반도체 소자의 배선구조 및 그 제조방법
JP2000031278A (ja) 半導体装置の製造方法
KR100244801B1 (ko) 반도체 소자의 제조방법
JPS61154148A (ja) 半導体装置の製造方法