DE4434891B4 - Verfahren zum Freilegen einer oberen Stegfläche eines auf der Oberfläche eines Substrats ausgebildeten und mit einem Material umformten schmalen Steges im Mikrometerbereich und Anwendung eines solchen Verfahrens zur Kontaktierung schmaler Stege - Google Patents

Verfahren zum Freilegen einer oberen Stegfläche eines auf der Oberfläche eines Substrats ausgebildeten und mit einem Material umformten schmalen Steges im Mikrometerbereich und Anwendung eines solchen Verfahrens zur Kontaktierung schmaler Stege Download PDF

Info

Publication number
DE4434891B4
DE4434891B4 DE19944434891 DE4434891A DE4434891B4 DE 4434891 B4 DE4434891 B4 DE 4434891B4 DE 19944434891 DE19944434891 DE 19944434891 DE 4434891 A DE4434891 A DE 4434891A DE 4434891 B4 DE4434891 B4 DE 4434891B4
Authority
DE
Germany
Prior art keywords
web
substrate
narrow
spin
exposing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19944434891
Other languages
English (en)
Other versions
DE4434891A1 (de
Inventor
Christl Lauterbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19944434891 priority Critical patent/DE4434891B4/de
Publication of DE4434891A1 publication Critical patent/DE4434891A1/de
Application granted granted Critical
Publication of DE4434891B4 publication Critical patent/DE4434891B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

Verfahren zum Freilegen einer oberen Stegfläche (11) eines auf der Oberfläche (21) eines Substrats (2) ausgebildeten schmalen Steges (1) im Mikrometerbereich, der mit einem durch einen Spin-on-Prozeß auf die Oberfläche (21) des Substrats (2) aufgebrachten Material eines bestimmten Planarisierungsgrades umformt ist, dadurch gekennzeichnet, daß für den Spin-on-Prozeß als Material Bisbenzocyclobuten mit einem Planarisierungsgrad größer als 90% verwendet wird, das mit einem bestimmten Ätzmittel ätzbar ist, und daß dieses mit dem Spin-on-Prozeß auf die Oberfläche (21) aufgebrachte und den Steg (1) umformende Material ganzflächig mit dem bestimmten Ätzmittel soweit abgetragen wird, bis die obere Stegfläche (11) freiliegt.

Description

  • Verfahren zum Freilegen einer oberen Stegfläche eines auf der Oberfläche eines Substrats ausgebildeten und mit einem Material umformten schmalen Steges im Mikrometerbereich und Anwendung eines solchen Verfahrens zur Kontaktierung schmaler Stege.
  • Die Erfindung betrifft ein Verfahren zum Freilegen einer oberen Stegfläche eines auf der Oberfläche eines Substrats ausgebildeten und mit einem Material umformten schmalen Steges im Mikrometerbereich nach dem Oberbegriff des Patentanspruchs 1. Ein derartiges Verfahren ist aus der US 4826786 bekannt.
  • Bei Halbleiterbauelementen sind häufig schmale Stege im Mikrometerbereich erforderlich, die mit einem Kontaktmetall versehen werden müssen. Solche Bauelemente sind z.B. Laserdioden, Wellenleiterphotodioden für hohe Bitraten, optische Halbleiterverstärker und -schalter. Gleichzeitig müssen schmale Streifen aus Kontaktmetall zu einem Bondpad geführt werden, um den elektrischen Anschluß des Bauelements zu ermöglichen. Zwischen dem relativ großflächigen Bondpad und dem darunterliegenden Halbleitermaterial soll eine möglichst dicke Isolationsschicht mit einer niedrigen Dielektrizitätskonstante sein, um kapazitives Übersprechen bei hohen Frequenzen klein zu halten.
  • Bisher werden die schmalen Stege der oben näher bezeichneten Bauelemente durch einen Spin-on-Prozeß mit Polyimid umformt. Der Planarisierungsgrad DOP (DOP steht für "degree of planarisation", siehe T. Takahashi et al.: "Advances in MCM Fabrication with Benzocyclobutene Dielectric", Proc. of IMC Pacifico Yokohama, 1992) von handelsüblichem Polyimid liegt bei etwa 60% und meist ist eine zusätzliche dünne Oxid- oder Nitridschicht als Ätzmaske erforderlich. Anschließend wird mit einer Phototechnik, die nur sehr geringe Justiertoleranzen zuläßt, ein schmaler Streifen zum darunterliegenden Steg justiert und die Ätzmaske an dieser Stelle geöffnet. In der Öffnung der Ätzmaske kann das Polyimid entfernt werden, so daß die obere Stegfläche im Bereich der Öffnung freigelegt wird. Die freigelegte streifenförmige obere Stegfläche ist um die Justiertoleranz schmaler als der Steg aus Halbleitermaterial selbst und verringert die effektive Kontaktfläche. Es werden zwei Stufen erzeugt, wobei eine der Dicke der Polyimidschicht über dem Steg entspricht und eine weitere vom Planarisierungsgrad abhängt. Beide Stufen verschlechtern die Phototechnik zum Strukturieren der Kontaktmetallisierung und können auf einer Höhe von etwa 0,3 μm zu Unterbrechungen der Metallisierung führen.
    •
  • Der im Anspruch 1 angegebenen Erfindung liegt die Aufgabe zugrunde, ein im Vergleich zum bekannten Verfahren der eingangs genannten Art einfacheres Verfahren zum Freilegen einer oberen Stegfläche eines schmalen Steges bereitzustellen, das sich überdies gut zur Kontaktierung der oberen Stegfläche des Stegs mit Metall verwenden läßt.
  • Das erfindungsgemäße Verfahren hat den Vorteil, daß die Phototechnik mit aufwendiger Justierung und das selektive Freilegen der oberen Stegfläche entfallen. Gleichzeitig entfallen die für eine spätere Metallisierung störenden Stufen und die effektive Kontaktfläche ist die gesamte obere Stegfläche.
  • Bisbenzocyclobuten (BCB, Handelsname Cyclotene 3022-xx der Fa. Dow Chemicals) bietet als für den Spin-on-Prozeß verwendetes Material gegenüber Polyimid folgende Vorteile: Bei der Polymerisation kondensiert im Gegensatz zur Imidisierung kein Wasser, so daß praktisch keine Schrumpfung des aufgebrachten Materials auftritt, die Ausheiltemperatur ist mit 150 bis 30°C im Vergleich zu 400°C bei Polyimid niedrig, und die Dielektrizitätskonstante beträgt nur 2,7 statt 3,5.
  • Anspruch 3 ist auf die vorteilhafte Anwendung eines erfindungsgemäßen Verfahrens, zum Kontaktieren schmaler Stege mit Metall gerichtet, wobei das erfindungsgemäße Verfahren von Vorteil ist.
    •
  • Die Erfindung wird anhand der Figuren in der nachfolgenden Beschreibung beispielhaft näher erläutert. Es zeigen:
  • 1 einen Querschnitt durch einen auf der Oberfläche eines Substrats ausgebildeten schmalen Steg, der mit einem durch einen Spin-on-Prozeß aufgetragenen Material hohen Planarisierungsgrades umformt ist,
  • 2 in der gleichen Darstellung den Gegenstand nach 1 nach teilweisem Abtrag des aufgetragenen Materials, wobei die obere Stegfläche des Stegs freigelegt ist,
  • 3 in der gleichen Darstellung den Gegenstand nach 2, wobei auf die obere Stegfläche eine Kontaktmetallisierung aufgebracht ist,
  • 4 den auf der Oberfläche des Substrats ausbildeten und mit durch einen Spin-on-Prozeß aufgebrachten herkömmlichem Polyimid umformten schmalen Steg, wobei auf dem Polyimid eine Ätzmaske aufgebracht ist,
  • 5 in der gleichen Darstellung den Gegenstand nach 4 nach dem Aufbringen einer Photolackschicht und Ausbildung einer Öffnung in der Photolackschicht sowie in der darunterliegenden Ätzmaske über der oberen Stegfläche des Steges,
  • 7 in der gleichen Darstellung den Gegenstand nach 6 nach der Entfernung der Photolackschicht und Ausbildung einer Öffnung in dem über der oberen Stegfläche befindlichen Polyimid zum teilweisen Freilegen der oberen Stegfläche und
  • 8 in der gleichen Darstellung den Gegenstand nach 7 nach Aufbringen einer Kontaktmetallisierung auf den freigelegten Teil der oberen Stegfläche.
  • Gemäß einem Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird ein auf einer Oberfläche 21 eines Substrats 2 aus Halbleitermaterial, beispielsweise Halbleitermaterial auf der Basis von InP, ausgebildeter schmaler Steg 1 mit Querschnittsabmessungen im Mikrometerbereich durch einen Spin-on-Auftrag von BCB auf die Oberfläche 21 umformt, wobei bei dem Spin-on-Auftrag ein Planarisierungsgrad DOP von mehr als 90% erreicht wird und auf der Oberfläche 21 des Substrats 2 die in 1 gezeigte Schicht 9 aus BCB erhalten wird, die aufgrund des hohen Planarisierungsgrades über der oberen Stegfläche 11 des Stegs 1 wesentlich dünner als auf der Oberfläche 21 neben dem Steg ist.
  • Aufgrund des hohen Planarisierungsgrades ist es möglich, die Schicht 9 aus BCB ganzflächig so weit abzutragen, bis die obere Stegfläche 11 vollständig freigelegt ist, so wie es in der 2 gezeigt ist.
  • Der Abtrag des BCB kann beispielsweise durch ganzflächiges Ätzen mit einem reaktiven Ionen-Ätzprozeß auf CF4-Basis erfolgen (siehe T. Takahashi et al.: "Advances in MCM Fabrication with Benzocyclobutene Dielectric", Proc. of IMC Pacifico Yokohama, 1992).
  • Auf die obere Stegfläche 11 kann unmittelbar eine Kontaktmetallisierung 7 aufgebracht werden, beispielsweise ein schmaler Streifen aus Metall, dessen Längsrichtung sich senkrecht zu der zur Zeichenebene vertikalen Längsrichtung des Steges 11 erstreckt, insbesondere ein p-Kontakt auf dem Steg 1 und ein Bondpad über der neben dem Steg 1 befindlichen Schicht 9 aus BCB.
  • Nach diesen wenigen Verfahrensschritten ist das erfindungsgemäße Verfahren und die erfindungsgemäße Anwendung des Verfahrens zur Kontaktierung schmaler Stege bereits abgeschlossen.
  • Im Gegensatz dazu wird bei dem bekannten Verfahren der auf der Oberfläche 21 ausgebildete Steg 1 durch einen Spin-on-Auftrag von Polyimid mit einem Planarisierungsgrad von etwa 60° umformt, so daß auf der Oberfläche 21 eine Schicht 3 aus Polyimid entsteht, die ebenfalls über der oberen Stegfläche 11 dünner als auf der Oberfläche 21 seitlich des Steges 1 ist. Diese Schicht 3 wird mit einer Ätzmaskenschicht 4 aus beispielsweise einem Oxid oder einem Nitrid abgedeckt, wonach der in 4 gezeigte Gegenstand entstanden ist.
  • Ein Vergleich der 1 mit der 4 zeigt, daß die Schicht 3 aus Polyimid über der oberen Stegfläche 11 deutlich dicker ist als die Schicht 9 aus BCB ist und daß die Schicht 3 die zwei genannten deutlichen Stufen aufweist, die bei der Schicht 9 aus BCB nicht vorhanden sind.
  • Auf die Ätzmaskenschicht 4 wird eine Schicht 5 aus Photolack aufgebracht, in der über der oberen Stegfläche 11 eine Öffnung 51 ausgebildet wird, mit deren Hilfe in der Ätzmaskenschicht 4 eine Öffnung 41 über der oberen Stegfläche 11 erzeugt wird. Nach diesen Verfahrensschritten ist der in 5 gezeigte Gegenstand entstanden.
  • Im Bereich der Öffnung 41 der Ätzmaskenschicht 4 wird das Polyimid bis zur oberen Stegfläche 11 herab entfernt und so daß im Polyimid über der Stegfläche 11 eine Öffnung 31 entsteht, in der ein mittlerer Teilbereich 12 der oberen Steg fläche 11 freigelegt ist, so wie es in der 6 dargestellt ist.
  • Schließlich wird auf den in den Öffnungen 31 und 41 freigelegten Teilbereich 12 der oberen Stegfläche 11 und auf die an diese Öffnungen 31 und 41 angrenzenden Bereiche der Ätzmaskenschicht 4 eine Kontaktmetallisierung 7 aufgebracht, beispielsweise ein p-Kontakt auf dem Steg 1 und ein Bondpad über der neben dem Steg 1 befindlichen Schicht 3 aus Polyimid. Nach diesem Verfahrensschritten ist der in 7 gezeigte Gegenstand entstanden. Deutlich ist zu erkennen, daß dieser Gegenstand die zwei genannten Stufen aufweist, deren eine der Dicke der Schicht 3 aus Polyimid über dem Steg entspricht und deren andere vom Planarisierungsgrad abhängt, der bei Polyimid relativ klein ist.
  • Ein Vergleich der 3 mit der 7 zeigt deutlich, daß bei der 3 keine ausgeprägten Stufen vorhanden sind.
  • Das erfindungsgemäße Verfahren ist vorteilhaft für Laserdioden, schnelle Wellenleiterphotodioden, integrierte Schaltkreise, insbesondere OEICs (optoelektronisch) und OICs (optisch) und Schalter oder SOAs semiconductor optical amplifier geeignet.

Claims (3)

  1. Verfahren zum Freilegen einer oberen Stegfläche (11 ) eines auf der Oberfläche (21 ) eines Substrats (2) ausgebildeten schmalen Steges (1) im Mikrometerbereich, der mit einem durch einen Spin-on-Prozeß auf die Oberfläche (21 ) des Substrats (2) aufgebrachten Material eines bestimmten Planarisierungsgrades umformt ist, dadurch gekennzeichnet, daß für den Spin-on-Prozeß als Material Bisbenzocyclobuten mit einem Planarisierungsgrad größer als 90% verwendet wird, das mit einem bestimmten Ätzmittel ätzbar ist, und daß dieses mit dem Spin-on-Prozeß auf die Oberfläche (21 ) aufgebrachte und den Steg (1) umformende Material ganzflächig mit dem bestimmten Ätzmittel soweit abgetragen wird, bis die obere Stegfläche (11 ) freiliegt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Material Bisbenzocyclobuten durch ganzflächiges Ätzen mit einem reaktiven Ionen-Ätzprozeß auf CF4-Basis abgetragen wird.
  3. Anwendung eines Verfahrens nach einem der vorhergehenden Ansprüche zum Kontaktieren schmaler Stege mit Metall, wobei das Metall auf die freigelegte obere Stegfläche (11 ) aufgebracht wird.
DE19944434891 1994-09-29 1994-09-29 Verfahren zum Freilegen einer oberen Stegfläche eines auf der Oberfläche eines Substrats ausgebildeten und mit einem Material umformten schmalen Steges im Mikrometerbereich und Anwendung eines solchen Verfahrens zur Kontaktierung schmaler Stege Expired - Fee Related DE4434891B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19944434891 DE4434891B4 (de) 1994-09-29 1994-09-29 Verfahren zum Freilegen einer oberen Stegfläche eines auf der Oberfläche eines Substrats ausgebildeten und mit einem Material umformten schmalen Steges im Mikrometerbereich und Anwendung eines solchen Verfahrens zur Kontaktierung schmaler Stege

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19944434891 DE4434891B4 (de) 1994-09-29 1994-09-29 Verfahren zum Freilegen einer oberen Stegfläche eines auf der Oberfläche eines Substrats ausgebildeten und mit einem Material umformten schmalen Steges im Mikrometerbereich und Anwendung eines solchen Verfahrens zur Kontaktierung schmaler Stege

Publications (2)

Publication Number Publication Date
DE4434891A1 DE4434891A1 (de) 1996-04-04
DE4434891B4 true DE4434891B4 (de) 2005-01-05

Family

ID=6529558

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19944434891 Expired - Fee Related DE4434891B4 (de) 1994-09-29 1994-09-29 Verfahren zum Freilegen einer oberen Stegfläche eines auf der Oberfläche eines Substrats ausgebildeten und mit einem Material umformten schmalen Steges im Mikrometerbereich und Anwendung eines solchen Verfahrens zur Kontaktierung schmaler Stege

Country Status (1)

Country Link
DE (1) DE4434891B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1070346A1 (de) 1998-04-02 2001-01-24 Applied Materials, Inc. Ätzverfahren für dielektrische schichten mit niedriger dielektrizitätskonstante
US9766171B2 (en) 2014-03-17 2017-09-19 Columbia Insurance Company Devices, systems and method for flooring performance testing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4676868A (en) * 1986-04-23 1987-06-30 Fairchild Semiconductor Corporation Method for planarizing semiconductor substrates
US4826786A (en) * 1985-10-03 1989-05-02 Bull, S.A. Method for forming a multilayered metal network for bonding components of a high-density integrated circuit, and integrated circuit produced thereby
EP0575804A2 (de) * 1992-06-22 1993-12-29 Siemens Aktiengesellschaft Verfahren zur elektrischen Isolation eines Funktionselementes auf einem Halbleiterbauelement
US5288989A (en) * 1993-04-02 1994-02-22 General Electric Company Avalanche photodiode with moisture resistant passivation coating disposed to cover the outer periphery of the photodiode body except at a selected top contact area

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4826786A (en) * 1985-10-03 1989-05-02 Bull, S.A. Method for forming a multilayered metal network for bonding components of a high-density integrated circuit, and integrated circuit produced thereby
US4676868A (en) * 1986-04-23 1987-06-30 Fairchild Semiconductor Corporation Method for planarizing semiconductor substrates
EP0575804A2 (de) * 1992-06-22 1993-12-29 Siemens Aktiengesellschaft Verfahren zur elektrischen Isolation eines Funktionselementes auf einem Halbleiterbauelement
US5288989A (en) * 1993-04-02 1994-02-22 General Electric Company Avalanche photodiode with moisture resistant passivation coating disposed to cover the outer periphery of the photodiode body except at a selected top contact area

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TAKAHASHI, T. u.a., in: IMC 1992 Proceedings, Yokohama, June 3-June 5, 1992, S. 320-324 *

Also Published As

Publication number Publication date
DE4434891A1 (de) 1996-04-04

Similar Documents

Publication Publication Date Title
DE19808990C2 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE19525745B4 (de) Verfahren zur Bildung eines Abdeckungsmusters
DE19808989B4 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE2709986C2 (de) Verfahren zum Herstellen einer koplanaren Schichtstruktur
DE69131987T2 (de) Flüssigkristall-Anzeigevorrichtung
DE10101568B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE3130122C2 (de)
DE2419030A1 (de) Integrierte optische vorrichtung mit lichtwellenleiter und photodetektor, sowie verfahren zu ihrer herstellung
DE2930630A1 (de) Halbleiterbauelement
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE69615423T2 (de) Feldeffekttransistor mit kammartiger Elektrodenstruktur
DE3136009A1 (de) Verfahren zur herstellung integrierter schaltungen
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE3103615A1 (de) Verfahren zur erzeugung von extremen feinstrukturen
DE2746778A1 (de) Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE69217318T2 (de) Optoelektronische Halbleiteranordnung mit einem Strahlungsleiter und Verfahren zum Herstellen einer derartigen Anordnung
DE2553685A1 (de) Verfahren zur herstellung von optischen richtkopplern
DE3544539A1 (de) Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung
DE19915898B4 (de) Lichtmodulator und Verfahren zu dessen Herstellung
DE4434891B4 (de) Verfahren zum Freilegen einer oberen Stegfläche eines auf der Oberfläche eines Substrats ausgebildeten und mit einem Material umformten schmalen Steges im Mikrometerbereich und Anwendung eines solchen Verfahrens zur Kontaktierung schmaler Stege
DE19727261B4 (de) Verfahren zum Herstellen einer Phasenschiebemaske
DE2614859A1 (de) Verfahren zur herstellung von lichtleiterstrukturen mit dazwischenliegenden elektroden
EP0234487A2 (de) Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung
DE19750896B4 (de) Halbleitereinrichtung mit einer leitenden Schicht und ihr Herstellungsverfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee