DE2930630A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE2930630A1
DE2930630A1 DE19792930630 DE2930630A DE2930630A1 DE 2930630 A1 DE2930630 A1 DE 2930630A1 DE 19792930630 DE19792930630 DE 19792930630 DE 2930630 A DE2930630 A DE 2930630A DE 2930630 A1 DE2930630 A1 DE 2930630A1
Authority
DE
Germany
Prior art keywords
layer
area
semiconductor
conductivity type
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792930630
Other languages
English (en)
Other versions
DE2930630C2 (de
Inventor
Nobuaki Hotta
Isao Sasaki
Tohru Tsujide
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of DE2930630A1 publication Critical patent/DE2930630A1/de
Application granted granted Critical
Publication of DE2930630C2 publication Critical patent/DE2930630C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895Local interconnects; Local pads, as exemplified by patent document EP0896365
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

Die cirfindun.fi bezieht sich auf ein Halbleiterbauelement und insbesondere auf ein Halbleiterbauelement mit einer KontaktstruKtur, bei der eine polykristalline Si-Liziumverdrahtun; sschicht und ein Störstellenbereich in 5 einem Halbleitersubstrat über eine r.etallschicht miteinander verbunden sind.
Wenn eine polykristallin Siliziumverdrahtungsschicht und ein Störstellenbereich vom gleichen Leitungstyp sind, so kann eine Ohm'sche Verbindung zwischen der polykristal-10 linen Siliziumverdrahtungschicht und dem Störstellenbereich direkt hergestellt werden. Wenn jedoch die polykristalline Siliziumverdrahtungsschicht und der Störstellenbereich vom entgegengesetzten Leitungstyp sind, so kann
- 1 030012/0618
eiro Verbindung der !jcideu nicnt direkt, sondern nur über eine !Metallschicht hergestellt werde):, oo muß insbesondere bei einem Komplementör-Isolierschicht-Feldeffekttransistor (j.Li nachfolgenden als CIiUS üe^eicanet) eine direkt mit einen Source- oder Drain-xjereicn des einen Transistors verbundene polykristalline Siliziumverdrahtungsschicht über eine i-ietallschicht mat einen Source- oder Drain-uereiciji aes anderen Transistors verbinden v/erden.
■'enn in diejseia Fall in einem den Störstellenbereich J und die polykristalline Siliziumverdrahtungsschicht bedeckenden Isolierfilm eine Öffnung so ausgebildet wird, daß sie sowohl den Störstellenbereich als auch die polykristalline Siliziumverdrahtungsschicht überlappt, und v.-enn eine Metallschicht in dieser Öffnung vorgesehen ist, um eine Kontaktstruktur zum Überbrücken des Störstellenbereichs und der polykristallinen Siliziumverdrahtungssciiicht durch getrenntes verbinden mit dem Störstellenbereicii bzw. der polykristallinen Siliziumverdrahtun,;sschicht zu bilden, so ist diese Anordnung in der Hin sicnt vorteilhaft, daß eine integrierte Schaltung mit hoher Dichte realisierbar ist, da der Verdrahtungsbereich klein gemacht werden kann. Wenn jedoch die Öffnung im Iso lierfilm auf der polykristallinen Siliziumverdrahtungsschicht ausgebildet wird, so tritt eine Ätzflüssigkeit, wie etwa Flußsäure, durch die Korngrenzen des polykristal linen Siliziums, so daß Nadellöcher in direkt unterhalb
- 2 030012/0618
ORIGINAL INSPECTED
&. 2330630
der polykristallinen Siliziumverdrahtun^sschicht liegenden Isolierfilm gebildet werden und damit das Problem eines Leckstromes zwischen dem Substrat und dem erwähnten Leiter leicht auftreten kann. Damit tritt bei einem in integrierter Schaltunrsteclinik ausgebildeten CHOS-Speicher von beispielsweise 4 Kbits aas Problem auf, daß ein Informationshaltestrom im Stand-by-Zustand bzw. iiereitschafts- :>:ustand auf einice UA oder einiif,e niA beträchtlich zunimrit, im Vergleich zu etwa 10 nA oder weniger im normalen Zustand.
Demgegenüber besteht die Aufgabe der Erfindung darin, ein Halbleiterbauelement mit einer Kontaktstruktur zu schaffen, bei der die Bildung des Leckströmes unterdrückt werden kann und trotzdem nicht die Vorzüge der integrierten Schaltung mit hoher Dichte verloren gehen.
Eine Ausführungsform des erfindungsgemäßen Halbleiterbauelements weist auf: Ein Halbleitersubstrat des ersten Leitungstyps, einen ersten Bereich des zweiten Leitungstyps, der sich von der einen Oberfläche des Halbleiter- Substrats aus ins Innere des Substrats erstreckt, eine Halbleiter schicht, die sich über einen ersten Isolierfilm über dem Halbleitersubstrat erstreckt, einen den ersten Bereich und die Halbleiterschicht bedeckenden zweiten Isolierfilm mit einer darin ausgebildeten Öffnung, durch die ein Teil des ersten Bereichs und ein Teil der HaIb-
0300t2£06-18
leiterschient in aer I;iihe des Teils aes ersten Bereichs .freiy:ele--:t v/irci, v/ohei in ο er üffnun.?" eine iietallschicht so vorgesehen ist, da3 sie jeweils mit deia ersten Bereich und der iialbieiterschicht verbunden ist, sowie einen zweiten Bereich des zweiten Leitungstyps, der entlang des gesamten ODeriläcnenuereichs cies ^alüleitersubstrats unterhalb der Halbleiterschicht an der Öffnung und angr&end an den ersten Bereich vorgesehen ist,
Bei bevorzugte Ausführungεform des eriindungsgemäßen Halbleiterbauelements ist gekennzeichnet durch ein erstes Paar von Source- und Drain-Bereichen des zweiten Leitungstyps, die in einem ersten Bereich des ersten Leitungstyps in einem ^albleitersubst-rat angeordnet sind, ein zweites Paar von Source- und Drain-.oeiei.chen des ersten Leitungstyps, die in einem zweiten Bereich des zweiten Leitungstyps im Halbleitersubstrat angeordnet sind, eine polykristalline Siliziumverdrahtun^sschicht des ersten Leitungstyps, die sich über einen Isolierfilm auf der Oberfläche des Halbleitersubstrats so erstreckt, daß sie an einem ersten Endabschnitt mit einem der Source- oder Drain-Bereiche des ersten Leitungstyps verbunden ist und mit einem zweiten Endabschnitt in die Wähe eines der Sourceoüer Drain-Bereiche des zweiten Leitun^styps kommt, einen auf den ersten Bereich und auf der polykristallinen Siliziumverdrahtungsschicht ausgebildeten zweiten Isolierfilm mit
- 4 030012/0618
einer darin ausgebildeten öffnung,so daß ein vorbestimmter Teil des zweiten Bereichs und ein vorbestiminter Teil der polykristallinen oiliziunverdrantun· sschicht freigelegt v;ird, eine in der Öffnung vorgesehene Metallschicht, die nit den vorbestimmten Teil des ersten Bereichs bzv/. mit dem vorbestimmten Teil der polykristallinen S:liziumverdrahturi; sschicüt verbunden ist, sowie einen dritten Bereich des zweiten Leitungtyus, der direkt unterhalb dem vorbestimmten Teil der polykristallinen Siliziumverdrahtungsschicht im gesamten Oberflächenbereich des Ilalbleitersubstrats angeordnet ist.
Vorteilhafte Verfahren zur Herstellung des Halbleiterbauelements sind in den Unteransprüchen 6 und 7 beschrieben. So kann, nacndem eine einen aktiven Bereich umgebende dicke Feldoxidschicht ausgebildet wurde, auf der überfläche des Halbleitersubstrats einschließlich des aktiven Bereich angrenzend an die Felaoxidscnicht der oben erwähnte Bereich des zweiten Leitungstyps ausgebildet werden.
Der Bereich des zweiten Leiturigstyps kann auch durch Ioneninjektion nach der Ausbildung der Öffnung ausgebildet werden.
Allgemein ist der Leitun&styp der Halbleiterschicht oder der Siliziumschicht entgegengesetzt zu der des Stör-
- 5 030012/0618
stellenbereichs oder des ersten Bereichs, rait dem die Siliziumschicht über eine Metallschicht verbunden wird. Die SiliziuiQschicht, der erste Bereich und der zweite Bereich können jedoch auch vom gleichen Leitungstyp sein.
Durch die Ausbildung eines Störstellenbereichs mit einem zum Halbleitersubstrat entgegengesetzten Leitungstyp im IxalDieitersubstrat direkt unterhalb einer Kalbleitersciiicht bzw. einer polykristallinen Siliziumverdrahtungsschient an einer Öffnung kann ein Leckstrom extrem stark
1ü vermindert werden. So kann bei einem CrlOS-Speicher der Ausschuß von Halbleiterbauelementen aufgrund der Zunahme des Informationshaltestroms im Stand-by-Zustand von 20 % im Falle des Standes der Technik auf 1,5 % durch Ausbilden des erfindungsgemäßen Störstellenbereichs vermindert werden. Der Ausschuß an Halbleiterbauelementen im Verhältnis von 1,5% ist bei den heutigen Herstellungsverfahren von Halbleiterbauelementen unvermeidbar, so daß die Unterdrükkung des Leckstrorns der erfindungsgemäßen Struktur als praktisch perfekt angesehen werden kann.
Ausführungsformen der Erfindung werden anhand der Zeichnungen näher beschrieben. Es zeigen:
Fig. 1 eine Querschnittsansicht eines Teils eines
herkömmlichen CKOS;
- 6 030012/0618
Fig. 2A eine Draufsicht auf einen Cüüö ge^iäß einer ersten Ausführun, ,sforra der Erfindung;
Fi;-;. 2B eine Querschnittsansici?t entlang der Linie X-X' in Fig. 2A, in Richtung der Pfeile gesexier;
Fig. 3A, uuerscnnittsanriciiten zur Darstellung der Jja und ^o aufeinanderfolgenden verfahrensschritte
zur Herstellung der ersten bevorzugten Ausführung sform der Erfindung;
Fig. 4 eine Draufsicht auf eine zweite bevorzugte
Ausführungsform der Erfindung;
Fi1I-. 5A, querschnittsansic^ten entlang der Linie X-5u und 1X x, in Fig> /+j in Kichtunfi der pfeile gesehen,
zur Darstellung der aufeinanderfolgenden Verfahrensschritte der Herstellung der zweiten bevorzugten Ausführung form der Erfindung und
Fig. (> ein bchaubild in dem die Leckströme beim erfindungsgemi'fBen Bauelement und beim bekannten uauelement aufgetragen sind, um die Wirkung
der Erfindung darzustellen.
- 7 Ü 3 ü 017/061 ß
i_.in !»eispiei eines Dekannteri ChOS ist scnematisch in
Fi.;r. 1 dargestellt. In einen !,-Substrat 1 miC einer 3tör-
1 "5 ο
stelienkonzentration von 1 χ 10 Atone/cm ist ein r-Lereicn (P-Wanne ) 9 von 6 /4 :n Dicke und mit- einer Stören 4/ellenkonz ent rat ion von 1 ;·: 10 Atome/ era-' ausgebildet. ;>.!.;/ ae... oüüstrat 'i ist selektiv eine di
strats Ί ist ein r-i-eruier *> nit θΙγιθϊ* ''!t^r^tellenkonrentr tion von 1 χ 'h/" Atoae/cra"' v^rresenei:, aer al reicu -1 des i'-ji.anal-'i:rar:sistors verv/enoet \/:Lrd. AricLererseixs ist ii.i ij-^ereich 9» o,h, in der ir-./axine _^ aes öuostrats i ein ..-uereicn 10 ::>Lz eiiAer ^"o^rstellenkonsentra^i von 1 ;■; I1J'1"' Atoi^/o!;r' \Γ α r ρ e seil en, eier ais Drain-^ereic. i .'· eines i.-tYanal-Transisrors ver~:'enaev \<i.ca. ^eI eine:.; ;^.oJ \,ren^ei: ciiese Jrsiii-,-»ereic/ie ύ ur.. Ί L-· .r;o:j.eiiiS3·:! 'iL"1:- oinand.er vercnrinen und als Ausgaii-;; des C-.ui verwendet. Als "evneinsar>ies 7erL;innun. ssitxel ist eine .:~Lei/·;ende polycristalline 5.lliziunverdraT]'nin::;'SECiiic:-t 3 mil", exv/a 4-.Vjj A ijicke vc'X'./eseaeii, aie r-f.ospixor uix einer i-.Oüzeiii-raT-ioii von 1 }■"; tce/cv-' eutuilt :;vo ce DreinereiC Iu au uneri ~'-'\cl e;:Dereic- ': 3 verbunden ist und sie·: über die Feldoxidschicht 2 und ai.il eine:.: dünnen üliziußioxidjfilin 4 mit ;>.'■..< υ jicice vuieser dienx in eiaei.; Lfate-xiereicn als uate-ΰχΐίΐ..ι;. i/ ns ii. α ie ,.iiae les i'-urain-^treio^iS '-· er^ ureCi-cc, Die /erarah'Dun .pscaictit 5 und der F-Jrain-^ereicn π sind
030012/061 8
witteis einer lietallverdrantunusschicut d ans Axuminj.uii oder der,-'' einner) miteinander verbunden, x>ei aer Herstellung des Ci;üä mit der oben erwähnten Konstruktion wird üblicherweise der t'-Hraxn-üereich ο ausgebildet, nachdem die LT-ieitende polycristalline Siliziumverdrahtunr.sschicnt b selektiv aufgebracht wurde, üs wird daher kein ir-joei^eich in dem direkt unterhalt) der v'erüraritun..jssciiicnt t> liegenden Teil des h-öubscrets ausgebildet. Danach wird die gesamte ubertlaciie (durch chemische Aufdämpfung) riit einein CVD-SiIi-
1ü ziurnoxidfilia 7 bedeckt und es wird eine Öffnung 11 im ir'-jfrairi-i.-ereicn <o und eine Öffnung 12 auf der polykristallinen Siliziutiiverdrantun^sschicnt 5 im Anschluß an die Öffnung 11 ausijebilaet. In anderen ,/orten, es wird eine sowohl den P-Jm ίη-bereich 6 als auch die polykristalline Zl liziiinverdr^tun^sschicht 5 überlappende Öffnung ausgebildet und in dieser Öffnung wird eine iietallverdrahtun:/sschicht B vorcesehen. uei einer derartigen Struktur triit jedocn, wie oereits oben beschrieben wurde, das Problem auf, dai3 bei der Ausbildung der Öffnung 12 in dem CVD-
2Π Siliziumoxidfilm 7 auf der polykristallinen Siliziuinverdrahtun-rsscnicht 5 eine Ätzflüssigkeit durch die Korngrenzen der polykristallinen Siliziumverdrahtungsschicht 5 eindringt und damit Kadeilöcher in dem dünnen Isolierfilm 4 direkt unterhalb der polykristallinen sxliziumverdrahtungsscnicht D ausgebildet werden, wodurch ein Leckstrom zwischen dem Substrat und den oben erwähnten Leitern auftreten kann.
— 9 —
030012/0618
ORIGINAL IWSPECTED
Eine bevorzugte Ai?sführun~sforu der Erfindung ist in cen Fi^. 2A und 2u dargestellt, wobei die Teile nit den gleichen Funktionen wie in Ficr. 1 mit gleichen Bezugszeichen gekennzeichnet sind, Ein f-Source-Bereich 16 eines P-Kanal-Transistors ist an einem Kontaktbereich 23 mit einer I-ietailverdrnhttra:jsschicbt 21 verbunden, wohingegen ein il-Sourcehereica 20 eines A-,-Kanal-Transistors an einen Kontaktnereich 24 mit ev:er ,xetaxlverdrahtun^sschicht 22 verbunden 3Pt. ,i:;t ,-.emeiu^arie üate-L/lektrode 17 ist auf der !.'-leitenden polykristallinen Siiiziiunverdrahtun^sschicht ausgecildet und dient als üinrangselektrode für den CMOS. Die Erfindung bezieht sich auf die Verbindung der Drain-Bereiche ο und 10 dieser Transistoren, hie aus Fig. 2B zu ersehen ist, ist ein i-'-x.ereich 3 im gesamten Teil des Halbleitersubstrat? vor-eset.eü, der sich direr.t unterhalb einer üffiiUTi;1· 12 und Girier ^tij.yKristallinen Siliziuroverdrahtuniu'S-Fcr:ic;it i? erstreckt. Der zusätzliche r-bereich 3 weist in der darrestn":.lten Ausführun rsfcr::i eine itöretellenkonzetitrarj.on ^ron '! ic 10 '"' Atome/cm'' und eine Tiefe von O5? bis 1,0 «:-·. n"v -Ji-ja ist neben den lr-Drain-;:>ereich b an;ie- ^"■Ίτ:-.ίΐ. liiere Aror- inuii;;·. v;ird nur anhand der Draufsicht in i-'i'., 2k :. (.'set.:.1 le i:,i?;i, hiü ^epimkteter gereich st*5j.lt dxe ■ ii-χρϊ. tpti11^1 :■'■■■ .Lvjii'.i.sTa lÄ.iiit- oiliiiujip^^rdra^tuniisschicht r ;;ar. u:i e ni- > h..e, ^etall-^rdrfir.UuiJv-ei-^hicht ^ an einer ί' 1-'-*'i ra;jf_ '\ ti. :Λ2" ■■"'i.j !-■- - ^ ^^; χ -. μι:\ ^r-.ii-n i>'.i.?ci.o verbunden i.*T, v;-;:;pi i-H... ί,.ι :'i'.u>.. i,: üiLt einein ia'eur: im Rechteck In ■;eFtrichp ί-·■;.■ .■■■■.'■■:■ "r1"1 -^r:! <; .Ix r st. 0ΐΓ*"Θν..3.χί-· ciie-««!1
0 3GHf? /1O'6 f8
Öffnung 12 ist ein P-iJereich 5 mit einer straffierten Fläche von lü/yim χ 7 ^m so ausgebildet, daß er sich über die gesamte unterhalb aer öffnung 12 liegende Fläche erstreckt. Durch die Ausbildung des zusätzlichen P-üereichs 3 kann das oben beschriebene Problem bei den bekannten üaueleraenten eliminiert werden. Der mit dieser erfindungsgemäßen Ausführungsforin erreicnte Effekt ist in Fig. t dargestellt. In Fig. ό ist der Leckstrom bei den erfindungsgeinäßen I-ialbleiterbauelernenten durch eine Datenlinie 1üO, dxe im Bereich von etwa 1O~ bis
11
10 A verläuft, dargestellt, wohingegen der LecKstrom bei dem bekannten Halbleiterbauelement ohne den zusätzlichen
-5 -11 P-Bereich 3 sich im Bereich von etwa 10 ^ bis 10 A ändert, wie es durch die Datenlinie 200 dargestellt ist. Die Daten nach Fig. 6 wurden durch Prüfelemente erhalten, die 200 Kontaktbereiche aufwiesen.
Anhand der Fig. 3A bis 3C wird nun das Verfahren zur herstellung des erfindungsgemäßen Halbleiterbauelements kurz beschrieoen. ilachdera der P-liereich bzw. die P-V/anne 9 ausgebildet und ein Feldoxidfilm 2 selektiv aufgebracht wurde, wird durch Bor-Ionen-Injektion bei 100 bis 150 KeV und 1 χ 10 D Atome/cui durch einen dünnen Oxidfilm 4 , unter Verwendung einer Fotolackschicht 25 als Maske der erfindun-s-,reinäße P-Bereich 3 ausgebildet (Fig. 3A).
- 11
03001 2/061 8
Danach wird der Oxidfilm 4 am Kontaktbereich des ;\-KaiiaI-'fransistors entfernt, durch Aufdampfen wächst dann eine mit Phosphor dotierte polykristalline Siliziumschicht 5 auf, und durch Lusterbilaung wird eine Verdrahtunr;sschicht 5 gebildet. Danach wird der P-Kanal-Transistorbereich mix einem Siliziumnitr.i tf ilm 26 bedeckt und es werden dann durch Diffusion oder Phosphor-Ionen-Injektion (Fi1-Tβ 3-0 der Source-^ereicu 2u una der 0rair>-3ereich 10 des il-Kanal-Tranpistors aus;;euilaet.
Danach wird der Bereich des ii-Kanal-Transistors mit einem Siliziumnitritfilm 27 bedeckt und des werden der Source-Bereich 16 und der örain-Bereich 6 des P-Kanal-
20 Transistors mit einer Störstellenkonzentration von 1ö Atome/crn oder weniger durch Diffiasion oder Bor-Ionen-Injektion ausgebildet, 'nährend dieses Verfahrensschrittes sind der Drain-Bereich 6 und der P-Bereich 3 mit Sicherheit durch Diffusion in Lateral.richtung (Fig. 3G) miteinander verbunden. Es ist hier anzumerken, daß während dieses Verfahrensschrittes, bei dem die polykristalline Siliziumschicht 5 auf der Seite des r-Kanal-Transistors nicht mit dem Siliziumnitritfilm 27 bedeckt ist, die Schicht 5 eine ij-Schicht bleibt, selbst wenn während dieses Verfahrensschrittes Bor-Ionen eindringen. Dies ist darauf zurückzuführen, daß die polykristallin Siliziumschicht 5 vorher
mit Phosphor mit einer hohen Konzentration von 1 χ 10
- 12 -03C012/0618
Atome/cm dotiert wurde und die Source- und Drain-Bereiche 16 und 6 10 Atome/cirr aufweisen. Aufgrund dieses Konzentrationsunterschiedes werden die in die Schicht 5 in Fig. 3C injezierten Bor-Ionen durch das Phosphor kompensiert. Darin wird das gesamte Bauelement mit einem CVD-Oxidfilui 7 bedeckt, in dem die Öffnungen 11 und 12 ausgebildet und eine i-Ietallverdrahtuiifesschicht 8 in diesen Öffnungen angeordnet wird, wie es aus Fig. 2 zu ersehen ist. Bei der Herstellung des bekannten Halbleiterbauelements ist der in Fig. 3A dargestellte Verfahrensschritt nicht enthalten und das Herstellungsverfahren beginnt mit dem in Fig. 3B dargestellten Verfahrensschritt, so daß der P-Bereich 3 gemäß der Erfindung nicht ausgebildet wird.
Wenn beJ/Üieser Ausführungsform der Erfindung die öffnung 12 im Isolierfilm 7 oberhalb der polykristallinen Siliziumverdrahtungsschicht 5 ausgebildet wird, so wird selbst dann, wenn die polykristalline Siliziumschicht 5 und der darunter liegenden dünne Isolierfilm 4 durch eine dabei verwendete Ätzflüssigkeit geätzt oder erodiert werden sollten, die Bildung eines Leckstroms zwischen dein Substrat 1 und der Metallverdrahtungsschicht 8 aufgrund des direkt unterhalb des Isolierfilms 4 ausgebildeten Bereichs 3 mit einem zum Substrat 1 entgegengesetzten Leitungstyps verhindert.
- 13 030012/0618
Aus dem coiler: Ist ersichtlich, daß eine polykristalline .biiiziumverdranturii-sschicht und eine Diffusionsschicht mit einem weiteren Leiter verbunden werden können, ohne dai3 die Vorteile der Scr.altunjsintegration mit hoher Dichte verloren gehen.
^■ei der oben v>escnriebenen Ausführung form wurde II-Sub?trat verwendet. Die Erfindung Kann selostverständxicri in ^xeicner '.veise auf ein P-Suostrat angewendet werden. Auch muß aie Siliziumverdrahtungsscbicht nicht aus poly-1(i kristallinem Silizium bestehen, sondern sie kann aus amorphem, porösem oder anderem Silizium bestehen.
Ein Verfahren zur i-erstellung einer zweiten bevorzugten Ausfuhr uniform eines erfindvingsgemäßen Halbleiterbauelements ist im Querschnitt in den Fig. 5A bis 5C dargeiv"' stellt und Fir;. /+ zei^t eine Draufsicht auf das halbleiterbauelement bei den in Fig. 5C dargestellten Verfahrensschritt.
Wie aus Fi.;-. 5A "u ersehen ist, wird, nachdem ein uicker i;1eldo::idfilm 31 und ein Gate-Isolierfilm 32 auf Z1-) einem i.-leitenden monokristallinen Siliziumsuostrat 30 durch thermische oxidation ausgebildet vnarden, zuerst eine undotierte prlj'-kristaliine Siliziumschicht 33 durch Auidampfen selektiv auf diesen Filmen ausgebildet.
- -\k -030012/061 8
Danach wird, wie es in Fig. 5B dargestellt ist, der Isolierfilm 32 unter Verwendung der polykristallinen Siliziumscilicht 23 als waske für das Atzen weggeätzt. Danach wird durcn Dotieren von P-Störstellen in das Substrat 30 b" durch das Verfahren der Ionen-Injektion oder Thermaldiffusion, unter Verwendung des Pelcioxidfilms 3I und der polykristallinen Siliziumscnicnt als masken, ein P-jjereicr J4 ausgebildet und gleichzeitig werden l-'-'.-tnrstellen in die polykristalline Siiiziuniscbicht 33 injiziert, ±^is zu diesem Verfahimsschritt unterscheidet sich das Verfahren nicht von dem Verfahren zur Herstellung eines herkömmlichen P-Kanal-I-IOS mit Silizium-Gate in integrierter Schaltungstechnik.
Mach dem Aufbringen eines Isolierfiims 39 auf der Überfläche des Substrats, um einen ketailleiter mit der im polykristallinen Silizium 33 una dem P-3ereich ~$k zu verbinden, wird der Isolierfilm 39, wie es aus Fig. 5C zu ersehen ist, selektiv weggeätzt, so daß Kontaktöffnungen 37 und 3β gebildet werden. Damit wird ein Teil des P-Bereichs 34 und ein Teil der polykristallinen Siliziumschicht 33 selektiv freigelegt. Danach werden durch Ionen-Injektion Bor-Ionen dotiert und bilden einen P-Bereich 35' im überfiäcnenbereich des Siliziumssubstrats 30 an der Kontaktöffnung 37 und es wird gleichzeitig ein P-Bereich 35 im Oberflächenbereich des Siliziumssubstrats 30, direkt unterhalb der polykristallinen Siliziumschicht 33 bzw. direkt
- 15 030012/0618
unterhalb dei· Öffnung 38 ausgebildet.
Danach wird eine Aluniiniurnschicht 3fi selektiv auf den P-üereicheri 3/l und 35' im überfläcnenbereichfoes Substrats 30 und auf die von cleui Isolierfilm 39 freigelegte po.lykristalline Siiiziunscaici-.t 53 aufgebracht, wodurch die Bereiche 3^ und ;?5! und die .Schicht 33 Miteinander verbunden werden.
Bei dieser erfindun^sgei.iä^en Ausführungsfοrm der Erfindung wird ein ^-Lereich 35 irn Oberfiächenbereich des oDusti'ats direkt unterhalb der iiontaktöffmmg und der polykristallinen Siliziurascnicnt 33 so ausgebildet, daß die Ausbildung des oben beschriebenen Leckstromes verhindert werden kann. Darüber hinaus kann durch Ausbildung eines F-Bereichs 35', der eine größere Tiefe als der P-
"!5 bereich 34- aufweist und als Diffusionsverdrahtungsschicht verwenden wird, dem Bauelement eine Struktur verliehen werden, bei der ein Eindringen von Legierungsspitzen verninaert werden kann, die in Oberflächenbereich des Substrats im Bereich der Kontaktöffnung gebildet werden, Darüber hinaus können die ^-Bereiche 35 und 35' eine geringere Konzentration als der P-Bereich 3^ aufweisen, so daß die Kapazität des Diffusionsbereichs direkt unterhalb dem Bereich der Kontaktöffnung vermindert werden kann.
- 16 030012/0613
i_>ex der oben beschriebenen Ausführungsforni der Erfindung ist anzumerken, daß trotz der Tatsache, daß ein Fotoätzverfahren für vergrabene Kontakte, das in Falle des sogenannten Verfahrens für vergrabene Kontakte erforderlich ist, nicht, erforderlich ist, und die Ausführungsforni lediglich eine belegun./sf lache benötigt, die gleich oder kleiner ist, an.s der vergrabene Kontakt, wie es aus der Draui'sxcht in Fig. 4 zu ersehen ist. Damit ist die Erfindung besonders wirkungsvoll bei einer Schaltungsintegration mit hoher Dichte ebenso wie bei der Vereinfachung des Herstellungsverfahrens.
Es wird nun anhand der Draufsicht in Fig. 4 die oben beschriebene Ausii hrun^sform naher beschrieben. Ein Sourcexjereica 41 ist über einen Kontaktbereich 43 mit einer Hetallverdrahtunrjsschicnt 42 verbunden und eine tiate-Elektrcde 40 besteht aus polykristallinem Silizium. Die P-üereiche 35 und 35' gemäß der Erfindung sind durch eine schraffierte Fläche dargestellt und so ausgebildet, dai3 sie sich über den gesamten Teil des !,-Substrats erstrecken, der unterhalb der Öffnung 38 (gestricheltes Rechteck mit gestricheltem Kreuz) auf der polykristallinen Siliziumschicht 33, die durch eine gepunktete Fläche dargestellt ist, liegt. Die seitliche Erstreckung dieser Bereiche 35 und 35' über die Öffnungen 37 und 38 hinaus wird durch die Diffusion in lateraler Richtung gewirkt, also ähnlich
- 17 030012/0618
wie Dei der oben beschriebenen ersten Ausführungsform.
hei dieser zweiten beforzu-jten Ausführun^sform ist die polykristalline Siliziumschicht 33 4000 Ä , der dünne Gxidfilm 32 (dieser Film dient als Gate-Üxidfilm im Gate-Bereich) 50-l k und der durch chemisches Aufdampfen (CVD) gebildete Siliziumoxidfilra 3V etwa 1 jum dick, v/enn Bor-Ionen bei 130 bis 220 KeV, beispielsweise bei 150 KeY in.jeziert wer- o.en, so Dildet sich der P-Bereich 35 unterhalb der üffnun^ J-b ;iit eiiiei' iiefe von etv-a ö,5yüm aus, vi'ährend der P-bereich 3?' unterhalb der Off nun,™ 37 eine Tiefe von etwa 1,0 L/m aufweist. V.'enn bei dieser bevorzugten Ausführungsfonn die Leitung,stypen uingeKenrt werden und ein H-Bereich in eine;a P-Substrat ausgebildet wird, so wird die Phosphor-Ionen-Injektion bei 300 bis 600 KeV beispielsweise bei 350 KeV durchgeführt. Auch in diesem Fall kann&ie Ionen-Injektion unter Beibehaltung der Fotolackschicht durchge-3-;uii't v/erden, die bei der Ausbildung der Öffnungen ver-'λ endet v.'ird.
oei der zweiten Ausführun^sform nach Fig. 5A eine unco tier1 te öiliziumscüicht verwendet wurde, kann in tüeiciier weise eine i-1- oder K-iiliziumschicht verwendet verden. V/ena die polykristalline oili^iuiaschiclit 35 vorher mit: !-/ilosoüot mit einer hohen Konzentration von beisx^ielsweise 3 χ Iu^" Atoi'ie/cmJ oder mehr dotiert wui-de, so werden die t-'-Bereiche 33 und 35' dui-cu die Bor-Ionen-Iiijektion
Ί -;
030 0 12/0618
mit einer Konzentration von 1 χ 1ü ( bis 1 χ 10 * Atome/
Ciii ausgebildet. Aufgrund dieses ivonzentrationsunterschierles werden die in nie K-leitende polykristalline Sili^.iunscbicht injizierten lior-Ionen durch das Phosphor korapensiert und die polykristalline 3iliziurischicrit 33 bleibt
damit eine Ü-Schicht.
03Ü012/0618

Claims (7)

  1. ; 1. halbleitercanele::iu.\.t rr.it einem halbleitersubstrat des ersten Leltun.styps, einem ersten Bereich des zweiten Leiti'.n.-.styps, der sich von der einen Oberfläche des HalbleiterSubstrats aus ins Innere des Substrats erstreckt, 5 einer ualüleiterschicht, die sich üoer einen ersten Isolierfilm über dein halbleitersubstrat erstreckt und. ein era den ersxen Bereich und die rialbleitersciiicht bedeckenden zv;eiten Isolierfilm mit einer darin ausgebildeten öffnung, durch die ein IeII des ersten Bereichs und ein Teil der Halblei-
    1 ' tersehicbt in der Kühe aes Teils des ersten Bereichs freigelegt wird, wobei in der öffnung eine hetallschicht so vorgesehen ist, daß sie jeweils mit dem ersten Bereich und der halDieiterschicht verbunden ist, dadurch gekennzeichnet , daß es einen zweiten Bereich (3)
    15 des zweiten Leitungstyps aufweist, der entlang des gesamten
    0 30012-/0161-8
    Überflächenbereichs des ilalbleitersubstrats (1) unterhalb der jnalbleiterschiciit (5) an der Öffnung (11, 12) und angrenzend an den ersten gereich (6) vorgesehen ist.
  2. 2. halbleiterbauelement nach Anspruch 1, dadurch g e ^ Kennzeichnet, daß die iialbleiterschicht eine polykristaliine Siliziumschicht (p) ist.
  3. 3. halbleiterbauelement riaca Anspruch 1 , dadurch g e kennzeichnet , daß die h'aibieiterschicht (5) vom ersten Leitungstyp (U) ist.
  4. A. halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet , daß eine Kante bzw. Hand des ersten Bereichs (6) und der Halbleiterschicht (5) in der öffnung (11, 12) liegen und sie im wesentlichen miteinander zusammenfallen.
  5. 5. halbleiterbauelement, gekennzeichnet aurch ein erstes Paar von Source- und Drain-Hereichen des zweiten Leitun^styps, die in einem ersten Bereich des ersten Leitungstyps in einem Halbleitersubstrat angeordnet sind, ein zweites Paar von Source- und Drain-Bereichen
    2U des ersten Leitungstyps, die in einem zweiten Bereich des zweiten Leitungstyps im Haioleitersubstrat angeordnet sind, eine polykristalline Siliziumverdrahtungsschicht des ersten Leitungstyps, die sich über einem ersten Isolier-
    030012/(261-8
    233063Q
    iil:.i aux der überfx^che des ,.albleitersubstrats so erstreckt, daii sie ar. eine;:: erster.·, aiidaüsehrsitt mit. eineni opr Source- oder ürain-.^ereiche de? ersten Leitun--;styps verc'iüaeii ϊετ. uuc ri~ einen: zweiten Kndabschnitt in die ./.ihe einer, eier Source- oder 'jrain-uex'-eiche des zweiten Leitun styps komm,, e.inen auf aem ersten x.>ereici/una auf litaiiineiι oil^'^i:.i;.vei'dral.tur^iscl'ic'it ausre-
    bi±aecen zweize^ 'j.s'jlLer:7r-~L? ::v.t ^J.^e^ darin ausnetalae-
    Te il ten v.xi"nun;;j εο α a ^. ein vor De stimmt er 'des zweiten aereiciiS und ein vorcestinnnter x'eil der polykristillinen Siliziumverdrahtunrschicht frei:ele :t v/ird, eine in der ϋΐίηυηκ vorgesehene .ietallschicit, die mit dem vorbestimmten Teil des ersten Bereichs bzw. mit dem vorbestimmten Teil der polykristallinen Siliziuir.verdrahtungsschicht ver-
    1^ bunden ist, sov/ie einen aritten ßereicn des zweiten Leituri'Tstyps, der direkt unter dem vorbestimmten Teil der polykristallinen Siliziumverdrahtunf-sschicht im gesamten überfläcrienbereich des Ilalbleitersubstrats angeordnet ist.
  6. 6. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der Ansprüche 1 bis 5> wobei nacheinander eine dicke Keldoxidschici-t bzw. ein dünner Oxidfilm selektiv auf einem ^aIbIeitersubstrat des ersten Leitungstyps und eine polykristalline Silizumverdrahtungsschicht des zweiten Leitun^styps selektiv auf der Feldoxidschicht und dem Halbleitersubstrat aufgebracht, ein Drain-Bereich des zweiten Leitungstyps im Oberflächenbereich des üalbleitersubstrats zwischen der Feldoxidschicht und der Verdrahtungs-
    030012/0618
    ORIGINAL INSPECTED
    schicht ausgebildet, ein üiliziumoxidfilm aufgebracht und eine Öffnung über dem Drain-Bereich und über einem Teil der Verdrahtun :sschicht ausgebildet und in dieser öffnung eine i-ietallverdrahtungsschicht ausgebildet werden, dadurch g e kennzeichnet, daß nach den Aufbringen der Feldoxidschicht (2) und des Oxidfilms (4) mit Hilfe einer Fotolackschicht (25) ein Bereich (3) des zweiten Leitungstyps im Oberflöchenbereich des iialbleitersubstrats (1) ausgebildet wird.
  7. 7. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der Ansprüche 1 bis 5, wobei nacheinander eine dicke Feldoxidschicht und ein Gateisolierfilm auf einem Substrat des ersten Leitungstyps aufgebracht und darauf eine undotierte polykristalline Siliziumschicht selektiv ausgebildet, der Isolierfilm weggeätzt, ein Bereich des zweiten Leitungstyps im Halbleitersubstrat ausgebildet werden, dadurch gekennzeichnet , daß danach ein Isolierfilm (39) selektiv auf dem Halbleitersubstrat (30) und auf der Siliziumschicht (33) aufgebracht, der Isolierfilm (39) selektiv zur Ausbildung von Offnungen (37, 38) weggeätzt und damit ein Teil des ersten Bereichs (34) des zweiten Leitungstpys und ein Teil der Siliziumschicht (33) freigelegt werden, daß dann an der Öffnung (37) ein zweiter Bereich (35*) des zweiten Leitungstyps und gleichzeitig unter der Siliziumschicht (33) bzw. unter der Öffnung (38) ein dritter Bereich (35) des zweiten
    030012/(^6 Γ8
    2330S30
    Leitun.-;styps aus^eoi J.det mm uaim eine i-ierailschicht (36; selektiv auf dew ersten lind zweiten bereich- (3^5 35') und auf der 3iliziu:n-?c:-ichx (33) aufgebracht werden.
    030012/0618
DE2930630A 1978-07-28 1979-07-27 Halbleiterbauelement sowie Verfahren zu seiner Herstellung Expired DE2930630C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9282778A JPS5519857A (en) 1978-07-28 1978-07-28 Semiconductor

Publications (2)

Publication Number Publication Date
DE2930630A1 true DE2930630A1 (de) 1980-03-20
DE2930630C2 DE2930630C2 (de) 1982-04-22

Family

ID=14065260

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2930630A Expired DE2930630C2 (de) 1978-07-28 1979-07-27 Halbleiterbauelement sowie Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (1) US4322736A (de)
JP (1) JPS5519857A (de)
DE (1) DE2930630C2 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3127996A1 (de) * 1980-07-15 1982-03-04 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleitervorrichtung
US4374700A (en) * 1981-05-29 1983-02-22 Texas Instruments Incorporated Method of manufacturing silicide contacts for CMOS devices
DE3233632A1 (de) * 1981-09-21 1983-04-21 Hitachi, Ltd., Tokyo Integrierte halbleiterschaltungsanordnung
EP0100166A2 (de) * 1982-07-24 1984-02-08 Fujitsu Limited Halbleiteranordnung mit einer Verbindungsstruktur
WO1986007491A1 (en) * 1985-06-12 1986-12-18 Ncr Corporation Process for forming contacts and interconnects for integrated circuits
DE4328474A1 (de) * 1993-08-24 1995-03-02 Gold Star Electronics Struktur zur Verbindung mehrerer Schichten einer Halbleitereinrichtung

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5696850A (en) * 1979-12-30 1981-08-05 Fujitsu Ltd Semiconductor device and manufacture thereof
JPS6046545B2 (ja) * 1980-05-16 1985-10-16 日本電気株式会社 相補型mos記憶回路装置
JPS57112027A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Manufacture of semiconductor device
JPS57177553A (en) * 1981-04-24 1982-11-01 Toshiba Corp Semiconductor
US4382827A (en) 1981-04-27 1983-05-10 Ncr Corporation Silicon nitride S/D ion implant mask in CMOS device fabrication
US4460913A (en) * 1981-10-30 1984-07-17 Rca Corporation Fast switching transistor
US4543594A (en) * 1982-09-07 1985-09-24 Intel Corporation Fusible link employing capacitor structure
JPS5994454A (ja) * 1982-11-19 1984-05-31 Nec Kyushu Ltd 半導体装置とその製造方法
JPH061777B2 (ja) * 1985-09-30 1994-01-05 富士通株式会社 半導体集積回路装置
JPS62260340A (ja) * 1986-05-06 1987-11-12 Toshiba Corp 半導体装置の製造方法
US4808555A (en) * 1986-07-10 1989-02-28 Motorola, Inc. Multiple step formation of conductive material layers
JPH01147829A (ja) * 1987-12-04 1989-06-09 Toshiba Corp 半導体装置の製造方法
US4916514A (en) * 1988-05-31 1990-04-10 Unisys Corporation Integrated circuit employing dummy conductors for planarity
US5221634A (en) * 1989-01-31 1993-06-22 Texas Instruments Incorporated Method of making semiconductor device employing self diffusion of dopant from contact member for augmenting electrical connection to doped region in substrate
US5491355A (en) * 1992-09-03 1996-02-13 Sgs-Thomson Microelectronics, Inc. Self-aligned contact formation
JP3256048B2 (ja) * 1993-09-20 2002-02-12 富士通株式会社 半導体装置及びその製造方法
US5545926A (en) 1993-10-12 1996-08-13 Kabushiki Kaisha Toshiba Integrated mosfet device with low resistance peripheral diffusion region contacts and low PN-junction failure memory diffusion contacts
US5824579A (en) * 1996-04-15 1998-10-20 Motorola, Inc. Method of forming shared contact structure
US7217977B2 (en) * 2004-04-19 2007-05-15 Hrl Laboratories, Llc Covert transformation of transistor properties as a circuit protection method
US6815816B1 (en) 2000-10-25 2004-11-09 Hrl Laboratories, Llc Implanted hidden interconnections in a semiconductor device for preventing reverse engineering
US7294935B2 (en) * 2001-01-24 2007-11-13 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide
US6740942B2 (en) 2001-06-15 2004-05-25 Hrl Laboratories, Llc. Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact
US6774413B2 (en) * 2001-06-15 2004-08-10 Hrl Laboratories, Llc Integrated circuit structure with programmable connector/isolator
US6897535B2 (en) * 2002-05-14 2005-05-24 Hrl Laboratories, Llc Integrated circuit with reverse engineering protection
US7049667B2 (en) 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
US6979606B2 (en) * 2002-11-22 2005-12-27 Hrl Laboratories, Llc Use of silicon block process step to camouflage a false transistor
AU2003293540A1 (en) * 2002-12-13 2004-07-09 Raytheon Company Integrated circuit modification using well implants
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
US8168487B2 (en) * 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2809233A1 (de) * 1977-03-04 1978-09-07 Hitachi Ltd Halbleitervorrichtung und verfahren zu ihrer herstellung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3750268A (en) * 1971-09-10 1973-08-07 Motorola Inc Poly-silicon electrodes for c-igfets
US3891190A (en) * 1972-07-07 1975-06-24 Intel Corp Integrated circuit structure and method for making integrated circuit structure
ES418485A1 (es) * 1972-10-18 1976-04-16 Ibm Disposicion de estructura de circuito integrado de aisla- miento de multiples capas.
US3812521A (en) * 1973-02-16 1974-05-21 Motorola Inc Bonding pad substructure for integrated circuits
US4033797A (en) * 1973-05-21 1977-07-05 Hughes Aircraft Company Method of manufacturing a complementary metal-insulation-semiconductor circuit
JPS5714026B2 (de) * 1973-08-09 1982-03-20
CH581904A5 (de) * 1974-08-29 1976-11-15 Centre Electron Horloger
JPS6042626B2 (ja) * 1976-05-18 1985-09-24 松下電器産業株式会社 半導体装置の製造方法
JPS52141591A (en) * 1976-05-20 1977-11-25 Matsushita Electric Ind Co Ltd Process of semiconductor device
US4205330A (en) * 1977-04-01 1980-05-27 National Semiconductor Corporation Method of manufacturing a low voltage n-channel MOSFET device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2809233A1 (de) * 1977-03-04 1978-09-07 Hitachi Ltd Halbleitervorrichtung und verfahren zu ihrer herstellung

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3127996A1 (de) * 1980-07-15 1982-03-04 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleitervorrichtung
US4374700A (en) * 1981-05-29 1983-02-22 Texas Instruments Incorporated Method of manufacturing silicide contacts for CMOS devices
DE3233632A1 (de) * 1981-09-21 1983-04-21 Hitachi, Ltd., Tokyo Integrierte halbleiterschaltungsanordnung
EP0100166A2 (de) * 1982-07-24 1984-02-08 Fujitsu Limited Halbleiteranordnung mit einer Verbindungsstruktur
EP0100166A3 (en) * 1982-07-24 1986-02-12 Fujitsu Limited Semiconductor device including a connection structure
WO1986007491A1 (en) * 1985-06-12 1986-12-18 Ncr Corporation Process for forming contacts and interconnects for integrated circuits
DE4328474A1 (de) * 1993-08-24 1995-03-02 Gold Star Electronics Struktur zur Verbindung mehrerer Schichten einer Halbleitereinrichtung

Also Published As

Publication number Publication date
DE2930630C2 (de) 1982-04-22
JPS5519857A (en) 1980-02-12
US4322736A (en) 1982-03-30

Similar Documents

Publication Publication Date Title
DE2930630A1 (de) Halbleiterbauelement
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE2911132A1 (de) Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium
DE4136406A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
CH623959A5 (de)
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE2916364A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2531927A1 (de) Polykristallines silizium-widerstandselement fuer integrierte schaltungen
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2527621C3 (de) Feldeffekt-Halbleiterbauelement
DE2915024A1 (de) Halbleiterbauelement
DE2807138A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
EP0129045B1 (de) Verfahren zum Herstellen eines integrierten Isolierschicht-Feldeffekttransistors mit zur Gateelektrode selbstausgerichteten Kontakten
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2704647A1 (de) Widerstand mit gesteuert einstellbarer groesse
DE2453279C3 (de) Halbleiteranordnung
DE69208213T2 (de) Ladungsübertragungsanordnung mit einem Übergangstyp-Ausgangstransistor
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE3888457T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE2752335C3 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE3142448A1 (de) Mos-halbleitervorrichtung und verfahren zu ihrer herstellung
DE19756409A1 (de) Verfahren zum Herstellen einer Halbleiterkomponente

Legal Events

Date Code Title Description
OAR Request for search filed
OB Request for examination as to novelty
OC Search report available
OD Request for examination
D2 Grant after examination
8363 Opposition against the patent
8365 Fully valid after opposition proceedings
8380 Miscellaneous part iii

Free format text: SPALTE 1, ZEILE 59 "ZWEITEN" AENDERN IN "ERSTEN" IN DER BESCHEIBUNG DAS WORT "SILIZIUMNITRITFILM" JEWEILS AENDERN IN "SILIZIUMNITRIDFILM"