JP2004519859A - Mram構造を側壁によって閉じ込める、自己整合型かつトレンチなし磁気抵抗ランダムアクセスメモリ(mram)構造 - Google Patents
Mram構造を側壁によって閉じ込める、自己整合型かつトレンチなし磁気抵抗ランダムアクセスメモリ(mram)構造 Download PDFInfo
- Publication number
- JP2004519859A JP2004519859A JP2002574699A JP2002574699A JP2004519859A JP 2004519859 A JP2004519859 A JP 2004519859A JP 2002574699 A JP2002574699 A JP 2002574699A JP 2002574699 A JP2002574699 A JP 2002574699A JP 2004519859 A JP2004519859 A JP 2004519859A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic
- forming
- magnetic layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
Description
(発明の分野)
本発明は、MRAM構造の製造方法に関し、より詳細には、絶縁層上および保護側壁内部に形成した固着層を有するMRAM構造に関する。
【0002】
(発明の背景)
集積回路設計者は常に、理想的な半導体メモリ、すなわち、ランダムにアクセス可能であり、高速書き込みまたは読み出しが可能であり、不揮発性であるが、無制限に書き換えが可能であり、低消費電力であるデバイスを研究してきた。磁気抵抗ランダムアクセスメモリ(MRAM)技術は、これらの利点をすべて提供するものと益々考えられている。
【0003】
磁気メモリ素子は、非磁性層によって分離した磁性層を含む構造を有する。これらの磁性層の磁化ベクトルの方向として、情報を「1」または「0」として読み出すことができる。一方の磁性層中の磁気ベクトルは磁気的に固定または固着されているが、他方の磁性層の磁気ベクトルは固着されておらず、磁化方向がその固着層に対して相対的に「平行」状態と「反平行」状態の間で自由に切り換わる。平行状態および反平行状態に応答して、磁気メモリ素子が、2つの異なる抵抗状態を表し、それらが「1」または「0」としてメモリ回路によって読み出される。MRAMが情報を読み出しかつ書き込むことができるのは、異なる磁気配向についてこれらの抵抗状態を検出することによる。
【0004】
標準的なMRAM加工では、光学フォトリソグラフィの使用に関していくらか敏感である。一般に自由磁性層は、先行して堆積された銅の相互接続線およびその上に載る固着磁性層から別々にパターン形成される。この別々のパターン形成には、自由層を固着層上に配置するために位置決めがクリティカルである光ステップが必要である。
【0005】
一般にスピンエッチングを使用して固着層を形成する。スピンエッチングによって、固着層の中心部を、それより外側の領域よりも大幅に「皿状にする」つまり凹ませる。この凹んだ形状が望ましいのは、それが、磁界をより多く自由磁性層に向け、それによって自由層の状態を変えるのに必要な電流を減少させると考えられるからである。スピンエッチングは、ウェーハの中心部と外側領域の間のばらつきに関連するため、不均一であることで悪名高い。さらに、この工程によって生じるスピンのトレーリングエッジにおける偏りに関する問題も存在する。
【0006】
MRAM構造をより正確で信頼性のある方式で形成するMRAM構造の製造方法を有することが望まれる。MRAM構造の側壁保護、銅のマイグレーション防止、構造の正確な形成はすべて、改良が望まれる特徴である。さらに、ウェーハ全体のより均一な構造を実現するために、スピンエッチングの必要がないMRAM構造の加工も有利であろう。
【0007】
(発明の概要)
本発明は、MRAM構造の製造方法を提供することである。本発明のMRAM構造は、トレンチ内部で窪んだ固着層を備えず、代わりに絶縁層上にそれを形成する。本発明の製造方法は、MRAM構造の底部磁性層のために側壁保護を設け、より信頼性のある構造を確保し、また、自己整合工程によってMRAMスタックを形成することを可能にする。この自己整合工程によって、底部磁性層を一体化するMRAMの底部部分を単一エッチングステップで形成し、さらに上部磁性層を一体化する上部部分を、底部磁性層上に上部磁性層を位置決めする別の単一自己整合エッチングステップで、底部磁性層上に形成する。
【0008】
この工程によって、トレンチ工程技術を使用しないでMRAM構造を製作することができる。それは、光学フォトリソグラフィに伴う敏感性および固着層のための凹み領域のスピンエッチングに伴う加工のばらつきの多くを解消する。最後に、それによって、MRAMの電気的特徴を向上させるために上部部分を底部磁性層上に位置決めする際に、その上部部分を正確に制御することができる。
【0009】
これらおよび他の本発明の特徴および利点が、添付図面と関連して供する本発明の以下の詳細な説明によってさらに明確に理解されよう。
【0010】
(好ましい実施の形態の詳細な説明)
以下の詳細な説明では、本発明を実施することができる様々な具体的な実施形態を参照する。当業者が本発明を実施できるように、これらの実施形態を十分詳細に説明するが、他の実施形態を使用することも可能であり、かつ本発明の趣旨または範囲から逸脱することなく構造的および電気的変更がなされ得ることを理解されたい。
【0011】
「基板」および「ウェーハ」という用語は、以下の説明では互換性をもって使用されており、任意の半導体ベース構造を含むことができる。その構造には、シリコン、絶縁体上シリコン(SOI)、シリコンオンサファイア(SOS)、ドープおよび非ドープ半導体、ベース半導体基部によって支持されるシリコンのエピタクシャル層および他の半導体構造が含まれることを理解されたい。半導体がシリコンベースである必要はない。半導体は、シリコン−ゲルマニウム、ゲルマニウムまたはヒ化ガリウムでもよい。以下の説明で基板に言及するとき、ベース半導体または基部の中または上に領域または接合部を形成するために、従来の工程ステップを使用した場合もある。
【0012】
「金属」という用語は、元素金属ばかりでなく、他の痕跡金属を含有する金属または半導体技術で知られている他の金属との様々な合金として組合せた金属(そのような合金がその金属の物理的および化学的性質を保持する限り)が含まれることを意図する。「金属」という用語はまた、そのような金属の導電性酸化物を含むことを意図する。
【0013】
以下に説明する方法ステップは、先のステップの結果が論理的に必要なステップ以外、特定の順序を要求しない。したがって、以下に説明するステップの多くは、典型的な順序で実施するように説明しているが、このような順序を変更してもよい。
【0014】
本発明は、固着層、すなわち底部磁性層(M1)をトレンチ内部に引っ込める必要がないMRAM構造の製造方法を提供することである。さらに、本製造方法では、そのMRAM構造に保護側壁が得られる。このような保護側壁が、M1相互接続線、すなわちディジット線からの銅のマイグレーションを防止することによって信頼性をさらに向上させ、加工中にMRAMスタックを正確に形成することもできる。さらに、本発明の工程を用いることによって、固着層のための凹み領域のスピンエッチングに関連する加工のばらつきと同様に、光学フォトリソグラフィに関連する加工の敏感性の多くが解消される。最後に、本発明の方法によって、MRAM構造の電気的特徴を向上させるために、上部磁性層(M2)のサイズおよびM1層上への位置決めを正確に制御することができる。
【0015】
ここで、同じ要素を同じ参照符号によって示す図面を参照すると、図1は、半導体層8、その半導体層8上のCMOSアクセスおよび論理トランジスタを有する層10および絶縁材料、好ましくはTEOSまたはCVD窒化物の層11が備わっている中間段階にある加工中のMRAMメモリセルの断面図を示す。絶縁層11は、約5000Åの厚さでなければならない。CMOSアクセストランジスタ(図示せず)は、本発明の工程によって製作するべきMRAMデバイスの機能(読み出しおよび書き込み)を制御するMRAMアレイ周縁部の周りおよび下の領域内の半導体層8上および層10内部に作製することができる。論理またはデコーダトランジスタなどの他のトランジスタがこの同じ層10中であるが、MRAMアレイの下部に作製される。このようなMRAMトランジスタの配置がウェーハ上に貴重なスペースを温存する。以後に論じるすべてのMRAMの製作ステップが、内部にCMOSトランジスタ構造を形成し、さらにこれらの構造の上に平面絶縁層11表面を形成する層10上で行われる。層8、10および11は、以後の加工ステップのための基板であると考えることができる。
【0016】
酸化物層12を絶縁層11上に形成する。これは、化学蒸着法(CVD)によるなど、任意の従来手段によって当業で知られているように達成する。後の加工ステップまで除去されることがない領域のエッチングを防止するために、この酸化物層12をフォトレジストマスク14でパターン形成する。その保護された酸化物層12領域は、第1製作段階中、MRAMスタック32のためのセパレータとしての役割を果たす。
【0017】
ここで図2を参照すると、フォトレジストマスク14を使用して、酸化物層12の部分を除去して下部の絶縁層11を露出させる。これは、除去しないそれらの部分上に、フォトレジストマスク14を現像した後に複数の方法で達成することができる。スペーサ酸化物エッチングに加えてファセットエッチングが使用可能であり、スペーサエッチングが使用可能であり、さらに酸化物を非酸化層内部に注入し、次いで酸化された領域を除去するための選択的ウェットエッチングも使用可能である。フォトレジスト14を酸化物層12の残存部分上から除去することもできる。このステップでは、図2に示すように将来のMRAMスタック32(図7参照)の間にある基板10の部分上に酸化物層12を残しておく。これらの酸化物層12の残存部分がウェーハ上面の輪郭となるように意図されている。
【0018】
図3を参照すると、次にMRAMスタック32(図7参照)の底部部分38(図4参照)を形成するために、一連の層が絶縁層11および残存酸化物層12上に堆積されている。これらの層の第1層が絶縁窒化層16である。その窒化物層16をCVD、プラズマCVDまたは原子層蒸着法によって形成することができるが、側壁を形成可能なほどの厚さでなければならないが、200Å足らずで十分であろう。アルミニウム酸化物、シリコン酸化物またはアルミニウム窒化物などの他の絶縁層を層16に代替的に使用することができる。この窒化物層16上に、タンタルの層18を堆積する。このタンタル層18は、粘着、バリヤおよびエッチングストップ層であり、約100Åの厚さにスパッタ堆積することができる。次に、タンタルの層18上に銅の層20を堆積する。この銅の層20が、相互接続線を形成し、かつMRAM固着層(M1 22)と下部CMOS層10中の関連するCMOS回路の間の導電体であり、それを電気めっきまたはスパッタリングによって形成することができるが、それは約2000Åの厚さでなければならない。この銅の層20の相互接続をMRAMデバイスに関するディジット線またはビット線として使用することができる。タンタルを含む別のバリヤ層19を銅の層20上に堆積する。このバリヤ層は、約20−400Åの厚さでよい。このバリヤ層19が、ディジット線の銅を続いて形成する層から分離する。次に底部磁性層領域に関するシード層21をこれらの層16、18、19、20上に堆積する。そのシード層は、NiFeを含むことができ、約10−100Åの厚さでなければならない。このシード層21によって、次に堆積する反強磁性層23の適正な結晶成長が可能になる。底部磁性層の固着を可能にするために、反強磁性層23をシード層上に形成する。その反強磁性層23はFeMnでよく、約10−100Åの厚さでなければならない。第1磁性層(M1)22をこの反強磁性層23上に形成する。
【0019】
酸化物層12の残存部分上および側面に堆積した窒化物層16が、下部基板10に対して相対的にその最も高い箇所で、下部基板に対して相対的に最も低いM1層22の部分よりも高いところにあるように、図3に示すような共形的な態様で、これらの層16、18、19、20、21、23、22を堆積する。
【0020】
窒化層16は保護および包囲層である。それは工程の後段で酸化物のウェット除去を可能にする差層となり、下に説明するCMP工程のためのストップ層の役割をするので、それは後続の工程ステップの自己整合の部分を見込む。それはMRAM構造への側方ダメージに対する包囲バリヤであり、ディジット線を形成する銅の層20からの銅のマイグレーション防止を助ける。
【0021】
スパッタリングまたは蒸着技術などの任意の従来の方法によって、M1層22を堆積することができるが、使用する材料に応じて約10−100Åの厚さでなければならない。M1層22は、ニッケル鉄コバルト(NiFeCo)合金、または任意の同様な複合材料もしくは合金などの適正な磁気的性質を有する多様な材料のいずれか1つまたは複数の層でよい。この第1磁性層22はニッケル鉄(NiFe)が好ましい。M1層22は固着層を形成することになるが、MRAM動作中、M1層22へのアクセス時に、その層の磁気配向が固定されていることを意味する。このM1層22は、単一方向に固定した磁界をこのM1層22のために生成する下部の反強磁性層23と結合しているので固着される。
【0022】
図4を参照すると、残存酸化物層12上の層16、18、19、20、21、23、22の領域および酸化物層12自体を除去し、下部絶縁層11を露出するように、堆積したばかりの層16、18、19、20、21、23、22および下部の残存酸化物層12をパターン形成しかつエッチングする。これは、フッ化水素酸でエッチングすることによって達成することができる。層16、18、19、20、21、23、22が、窒化物底部層16上およびそれらの層の不用な部分を選択的に除去することによって作製した窒化物側壁24の内部に残存するように、それらの層を、図2に関連して説明したように、最初に酸化物層12を除去した絶縁層11上に残さなければならない。次に、窒化物層16をストップ層として使用して、それらの層をCMP(化学的機械的研磨)によって研磨し、図4に示すようにMRAM底部部分38のための積層を形成する。図4および図8に示すように、その得られる構造は、底部窒化物層16が、MRAM構造の底部の高さ全体に関する完全な側壁24とその底部の長さに関する層16の残存底部部分とを形成するような構造でなければならない。その構造の最上部のM1層22はまた、図4および図8に示すように、窒化物の側壁24の頂部より下方にある凹んだ領域26を組み込まなければならない。M1層22のこのような凹んだ領域26は、層16、18、19、20、21、23、22の共形的な堆積によって自然に生じたものであり、さらに、図3に関連して上で説明したように、M1層22のこのような凹んだ領域26より高い最大高さに窒化物層16を形成したので、CMP工程が可能となった。この方法によって凹んだ領域26を形成することによって、従来技術で使用するような、固着層のための凹みのスピンエッチングに伴う加工のばらつきを解消し、したがってより均一な構造が得られる。窒化物の側壁24が、従来技術では、デバイス分離を実現するために、異方性エッチングに依存していたために発生の恐れがあった構造間のブリッジングを防止することによって、構造的な信頼性が備わる。その側壁24はまた、銅の層20を閉じ込め、かつ銅がディジット線から周囲のどの層にもマイグレーションしないようにする。窒化物の側壁24技術の使用は、側壁24の形成に寄与する最初の酸化物パターンが、位置決めに敏感ではない1Fサイズにおける(at a 1F size)単一限界整列(single critical alignment)であるために、MRAMスタック32を形成するためのより正確な方法である。
【0023】
図5を参照すると、次に非磁性層28を積層スタックおよび絶縁層11上に共形的に堆積する。この非磁性層28は、アルミニウム酸化物(Al2O3)または同等の性質を有する別の適切な材料でよく、その層を基板10および積層スタック上にアルミニウム被膜を堆積することによって形成し、次いで高周波酸素プラズマなどの酸化源によってそのアルミニウム被膜を酸化する。この非磁性層28は、約5−25Åの厚さでなければならない。述べたようにこの層は非磁性であり、かつMRAM動作中は、磁性層に関するトンネル酸化物層、電子共有層またはバリヤ層としての役割を果たす。アルミニウム酸化物の非磁性層28は、2つの磁性層の磁気配向が反対であり、それらを吸引させるので、電子共有層としての役割を果たす。電子が、非磁性、非導電性層28の価電子帯を介して共有され、電子のマイグレーションを可能にする。しかし、2つの磁性層の磁気配向が同じであり、それらを反発させるとき、このアルミニウム酸化物層28は、電子のマイグレーションを妨げる効果的なバリヤ層となる。
【0024】
第2磁性層(M2)30をこの非磁性層28上に共形的に堆積する。このM2層30は、MRAMデバイス32の自由層を形成する。M2層30は、M1層22の材料と同じ材料、好ましくはNiFeの1つまたは複数の層から構成されもよく、同様に10−100Åの厚さでなければならない。酸化および拡散バリヤ保護となるキャッピングおよびバリヤ層をM2層30上に形成する。この層31は、タンタルから成っていてもよく、約20−400Åの厚さでなければならない。
【0025】
M1層22(固着層)とは異なり、M2層30は、固定した磁化配向を有しておらず、この配向を自由に交番することになり、したがって、メモリセルの記憶値を決定する要素の役割をする。MRAMデバイスが2つの論理レベルの一方のレベルとしてデータを記憶できるのはM2層30の磁気配向の交番による。これは、M2層30のセンス線の電流を一方向またはその逆方向に変え、それによって関連する磁界を反転させることによって達成する。M2層30に関して逆向きの電流が流れることによって、逆の極性の磁界が得られ、その磁界が、異なる抵抗としてセンス線によって「0」または「1」が読み出されるように、M1層22の固定された磁界と相互作用する。
【0026】
図6を参照すると、ここではMRAMスタック32が基板上でパターン形成されている。これは自己整合工程である。キャッピングおよびバリヤ層31と、M2層30と、MRAMスタック32の底部部分38の残存層16、18、19、20、21、23、22の上に、別のフォトレジストマスク15を形成しかつパターン形成する。このフォトレジストマスク15は、M1層22上の別個でかつ分離されたM2層30および非磁性層28(層31でキャッピングされている)を形成する。
【0027】
図7を参照すると、次に層31、M2層30および非磁性層28が除去され、下部絶縁層11およびMRAMスタック32の底部部分38の一部分が露出する。これは、下にある材料の上で層31、M2層30およびアルミニウム酸化物の非磁性層28を選択エッチングし、MRAMスタック32の底部部分38の列の上に、層31、30および28の別個の島34を残すことによって達成する。次いでフォトレジストマスク15を除去して、さらに図7の示すMRAMスタック32を形成するために、MRAMスタック32上の島34をCMPによって研磨する。
【0028】
本発明の方法によって、図6および図7に関連して説明したマスキングおよびエッチングステップによってM1層22上にかつそれに対して、M2層30の位置決めを正確に制御することができる。このような正確な制御によって、MRAMデバイスの電気的特徴が向上する。磁気材料と非磁気材料と窒化物の側壁24との間の特徴の違いのために、所望の応用例に応じて、複数のレチクルを必要としないで、M2層30の外縁部をM1層22の外縁部の外側または内側にあるように調節することができる。本発明はまた、既に形成されたM1層22上のみにM2層30および非磁性層28を残すように、それらの層28、30をエッチングするとき、M1層22を含むすでに形成した下部構造およびここで形成したM2層30を含む完全なMRAMスタック32を単一の自己整合ステップで形成するので、M1層22上にM2層30を位置決めする際の横方向の敏感性を軽減する。
【0029】
図8を参照すると、示されているように、MRAMスタック32の形成後、MRAMスタック32の頂部上のM2層30および非磁性層28(およびキャッピング/バリヤ層31)の島34が、その島34、MRAMスタック32の底部部分38の露出した列、および下部ウェーハの上に誘電材料の層40を堆積することによって分離されている。その誘電材料層40は、TEOSまたはCVD窒化物でよい。
【0030】
相互接続線を形成できるように、誘電材料層40を貫通してエッチングすることによって、それぞれの島34のキャッピングおよびバリヤ層31を再び露出させる。島34のM2層30を、MRAMスタック32の下部底部部分38に対して直交するように形成したセンス線またはワード線である上部導電性相互接続線36に(層31を介して)接続する。それによって、島34のM2層30を、この上部導電性相互接続線36によって他のM1層22上の他の島34のM2層30に接続する。この上部導電性相互接続線36は、銅でありかつ約2000Åの厚さであることが好ましい。次に誘電体層(図示せず)をMRAMスタック32および上部導電性相互接続線36の上にブランケット堆積する。この誘電体層を研磨して上部導電性相互接続線36上に平坦化した表面を形成する(例示目的では図示せず)。この誘電体層もTEOSまたはCVD窒化物でよい。
【0031】
述べたように、窒化層16、タンタル層18、銅の層20およびM1層22を含め、それぞれのMRAMスタック32の底部部分38は、M2層の島34の下を連続的に伸びて、上部導電性相互接続線36に対して直交して一列に並ぶ、M2層の複数の島34を接続する。同一の上部導電性相互接続線36上で接続されていないまたは同一のM1層22上で接続されている、M2層の島34のすべてを、ウェーハ全体の上に堆積した誘電体層40によって相互から電気的に分離する。各MRAMスタック32の下部の底部部分38も同様に、この誘電体層40によって他のMRAMスタック32から電気的に分離する。
【0032】
MRAMスタック32、M2層の島34の形成、MRAMスタック32とM2層の島34の分離、および上部導電性相互接続線36の形成を行った後、当業で知られているMRAM加工が続く。
【0033】
上述したように、MRAMデバイスは、制御トランジスタに接続されている。これらの制御トランジスタ(図示せず)は、CMOS層11内部に作製されており、MRAMアレイ周りの周縁部に位置することができる。M1およびM2層22、30に関する銅の相互接続線20、36、すなわちディジットおよびセンス線からの接点、つまり、それぞれの銅の相互接続部に関して1つの接点が存在し得る。それぞれの接点は、メモリデバイスをオンまたはオフにするために使用する少なくとも1つの制御トランジスタに、その周縁部で接続されている。これらのトランジスタは、当業で知られている標準的なCMOS加工によって形成可能である。ウェーハのスペースを温存するために、論理およびデコーダトランジスタなどの付随トランジスタの少なくとも幾つかをMRAMアレイの下部に配置することができる。
【0034】
本発明は、上述したように、高レベルに垂直集積したMRAMデバイスを形成することができる。これは、複数の同じスタックおよび垂直方向の接続を形成することによって達成することができる。図1〜図8に関連して説明したように、MRAMスタック32および接続を垂直方向に複数回繰り返すことが可能であり、それによって貴重なウェーハのスペースを節約する。上で説明したように、これらの追加的な集積レベルをMRAMデバイスの上部銅相互接続線36上または周りに形成した誘電体層上に形成することができる。図1〜図8に関連して説明したように、第2集積レベルを同じ方式によってこの誘電体層上に形成することができる。
【0035】
図9は、上述したMRAMメモリデバイスを有するメモリを使用できるプロセッサシステム(例えば、コンピュータシステム)を例示する。そのプロセッサシステムは、中央処理装置(CPU)102、メモリ回路104および入力/出力デバイス(I/O)100を備える。メモリ回路104には、本発明に従って構成されたデバイスを含めて、MRAMおよび可能な別のメモリデバイスが内蔵されている。また、CPU102は、それ自体が集積プロセッサでよく、そこでは、本発明の利点を最大限利用するためにCPU102およびメモリ回路104を単一のチップ上に集積することができる。この例示されている処理システムアーキテクチャは、本発明を使用することができる数多くの異なるプロセッサシステム設計の単なる典型例に過ぎない。
【0036】
上記および添付図面は、本発明の特徴および利点を実現することができる典型的な実施形態の単なる例示に過ぎない。ここに図示しかつ詳細に説明した実施形態に、本発明を限定することは意図されていない。本発明は、本発明の趣旨および範囲に対応する、これまでに説明していない任意の数の変形、変更、代用または均等構成を組み込むために修正され得る。本発明は以下の特許請求の範囲によってのみ限定される。
【図面の簡単な説明】
【図1】
本発明によるMRAMデバイス加工の中間段階を例示する図である。
【図2】
図1に例示した段階に続く、本発明によるMRAMデバイス加工の段階を例示する図である。
【図3】
図2に例示した段階に続く、本発明によるMRAMデバイス加工の段階を例示する図である。
【図4】
図3に例示した段階に続く、本発明によるMRAMデバイス加工の段階を例示する図である。
【図5】
図4に例示した段階に続く、本発明によるMRAMデバイス加工の段階を例示する図である。
【図6】
図5に例示した段階に続く、本発明によるMRAMデバイス加工の段階を例示する図である。
【図7】
図6に例示した段階に続く、本発明によるMRAMデバイス加工の段階を例示する図である。
【図8】
基底磁性層線に対する上部磁性層の島間の相互接続を例示する積層MRAMデバイスの切開図である。
【図9】
メモリ回路を有しかつ本発明に従って製作したMRAMデバイスを組み込んでいるプロセッサを基にしたシステムを例示する図である。
Claims (117)
- MRAMデバイスを形成する方法であって、
自立型絶縁側壁を基板上に形成して、該側壁によって区切られる保護領域を形成し、前記側壁が前記基板の最上レベルの上方に形成される工程と、
前記保護領域内に底部磁性層を形成する工程と、
上部磁性層を前記底部磁性層の領域上に形成する工程と
を備えたことを特徴とする方法。 - 前記自立型絶縁側壁が、該側壁の間の底部絶縁層によって、それらの長さに沿って相互接続されていることを特徴とする請求項1に記載の方法。
- 前記自立型絶縁側壁と前記底部絶縁層を形成する工程が、
第1絶縁層を前記基板上と前記基板上に形成した少なくとも2つの離隔された犠牲領域上に形成し、該犠牲領域が、相互に対して実質的に平行であり、前記基板を長手方向にわたって延長し、実質的に垂直の側壁を有し、前記絶縁側壁が、前記犠牲領域の前記実質的に垂直な側壁上に形成され、前記底部絶縁層が、前記犠牲領域の間に形成される工程と、
前記少なくとも2つの犠牲領域とその上に形成した前記第1絶縁層の部分を除去して、前記自立型絶縁側壁および前記自立型絶縁側壁の間の前記底部絶縁層を残し、前記自立型絶縁側壁と前記底部絶縁層が、それぞれ前記第1絶縁層から形成される工程と
を備えたことを特徴とする請求項2に記載の方法。 - 前記底部磁性層を形成する工程が、
シード層を前記第1絶縁層上および前記保護領域内に形成する工程と、
反強磁性層を前記シード層上および前記保護領域内に形成する工程と、
前記底部磁性層を前記反強磁性層および前記保護領域内に形成し、前記底部磁性層が、上部凹み領域を有する工程と
を備えたことを特徴とする請求項3に記載の方法。 - 第1バリヤ層を、前記第1絶縁層上および前記保護領域内に形成し、前記第1バリヤ層が窒化物を含む工程と、
導電性層を前記バリヤ層上および前記保護領域内に形成する工程と、
第2バリヤ層を前記導電性層上および前記保護領域内に形成し、前記シード層が、前記第2バリヤ層上に形成される工程と、
前記犠牲領域に重なる、前記バリヤ層と、前記導電性層と、前記シード層と、前記反強磁性層および前記底部磁性層の部分とを、前記犠牲領域とその上に形成した前記第1絶縁層の部分を前記除去するのと同時に除去する工程と、
前記第1絶縁層を研磨のためのストップ層として使用して、前記第1絶縁層と前記第1バリヤ層と前記導電性層と前記第2バリヤ層と前記シード層と前記反強磁性層および前記底部磁性層の除去されなかった部分を研磨する工程と
を備えたことを特徴とする請求項4に記載の方法。 - 前記第1絶縁層と、前記第1バリヤ層と、前記導電性層と、前記第2バリヤ層と、前記シード層と、前記反強磁性層と、前記底部磁性層および前記犠牲領域の部分とを除去する工程が、エッチングを含むことを特徴とする請求項5に記載の方法。
- 前記第1および第2バリヤ層が、タンタルを含むことを特徴とする請求項5に記載の方法。
- 前記導電層が、銅を含むことを特徴とする請求項5に記載の方法。
- 前記シード層が、ニッケル鉄を含むことを特徴とする請求項5に記載の方法。
- 前記反強磁性層が、鉄マンガンを含むことを特徴とする請求項5に記載の方法。
- 前記底部磁性層が、ニッケル鉄を含むことを特徴とする請求項5に記載の方法。
- 前記犠牲領域が、酸化物を含むことを特徴とする請求項5に記載の方法。
- 前記上部磁性層を形成する工程が、
1層の非磁気材料を前記底部磁性層上および前記底部磁性層の前記上部凹み領域内に形成する工程と、
前記上部磁性層を前記1層の非磁気材料上に形成する工程と、
第3バリヤ層を前記上部磁性層上に形成する工程と、
前記1層の非磁気材料の部分と、前記上部磁性層の部分および前記第3バリヤ層の部分とを除去して、前記非磁気材料と、前記上部磁性層および前記第3バリヤ層の島とを、前記底部磁性層の前記領域上に残す工程と
を備えたことを特徴とする請求項5に記載の方法。 - 前記1層の非磁気材料の部分と前記上部磁性層の部分および前記第3バリヤ層の部分を除去する工程が、エッチングを含むことを特徴とする請求項13に記載の方法。
- 前記1層の非磁気材料が、アルミニウム酸化物を含むことを特徴とする請求項13に記載の方法。
- 前記上部磁性層が、ニッケル鉄を含むことを特徴とする請求項13に記載の方法。
- 前記第3バリヤ層が、タンタルを含むことを特徴とする請求項13に記載の方法。
- 導電相互接続線を、前記非磁気材料と前記上部磁性層および前記第3バリヤ層の前記島上に形成し、前記導電相互接続線が、前記底部磁性層に対して直交することを特徴とする請求項13に記載の方法。
- 前記導電相互接続線が、ワード線であり、前記導電層がビット線であることを特徴とする請求項18に記載の方法。
- 誘電体層を、前記導電相互接続線と前記第1磁性層および前記基板上に形成することを特徴とする請求項18に記載の方法。
- MRAMメモリデバイスを形成する方法であって、
自立型積層構造を基板の上方に形成し、前記積層構造が、窒化物側壁と前記側壁を相互接続する窒化物底部層と、前記窒化物側壁内部の導電層と、前記窒化物側壁内部および前記導電層上の第1磁性層とを含む工程と、
非磁性層を前記積層構造の領域上に形成する工程と、
第2磁性層を前記非磁性層上に形成する工程と
を備えたことを特徴とする方法。 - 前記自立型積層構造を形成する工程が、
隆起酸化物層領域を前記基板上に形成し、前記隆起酸化物層領域の間の前記基板の部分が露出する工程と、
窒化物層を、前記隆起酸化物層と前記基板の前記露出した部分の上に形成する工程と、
前記導電層を前記窒化物層上に形成する工程と、
前記第1磁性層を前記導電性層上に形成する工程と、
前記窒化物側壁と、前記側壁の間の残存底部窒化物層と、該残存底部窒化物上の残存導電層および該残存導電層上の残存第1磁性層とを含む前記自立型積層構造を形成するために、前記酸化物領域の下の前記基板を露出するようにエッチングし、前記第1磁性層が上部凹み領域を有する工程と、
前記窒化物側壁をストップ層として使用し、前記自立型積層構造を研磨する工程と
を備えたことを特徴とする請求項21に記載の方法。 - 前記自立型積層構造を研磨する工程が、前記第1磁性層の前記上部凹み領域を除去しないことを特徴とする請求項22に記載の方法。
- 前記自立型積層構造を形成する工程が、
第1バリヤ層を前記窒化物側壁内部および前記窒化物底部層上に形成し、前記導電層が、前記第1バリヤ層上に形成される工程と、
第2バリヤ層を前記窒化層側壁内部および前記導電層上に形成する工程と、
シード層を前記窒化層側壁内部および前記第2バリヤ層上に形成する工程と、
反強磁性層を前記窒化層側壁内部および前記シード層上に形成し、前記第1磁性層が、前記反強磁性層上に形成される工程と、
前記基板を露出しかつ前記自立型積層構造を形成するために、前記酸化物領域と、前記窒化層と、前記第1および第2バリヤ層と、前記導電層と、前記シード層と、前記反強磁性層および前記第1磁性層とが同時にエッチングされる工程と を備えたことを特徴とする請求項22に記載の方法。 - 前記窒化物側壁をエッチングストップ層として使用し、前記積層構造を研磨することを特徴とする請求項24に記載の方法。
- 前記非磁性層および前記第2磁性層を前記形成する工程が、
前記非磁性層を前記自立型積層構造と前記基板の上に形成する工程と、
前記第2磁性層を前記非磁性層上に形成する工程と、
前記第2磁性層と前記非磁性層の部分を、前記基板上および前記積層構造から除去し、前記第2磁性層および前記非磁性層が、前記積層構造の前記領域上に残存し、かつ前記第2磁性層および前記非磁性層を前記除去することが、前記積層構造上に、前記第2磁性層と前記非磁性層の島を残す工程と
を備えたことを特徴とする請求項25に記載の方法。 - 第3バリヤを前記第2磁性層上に形成し、その部分が前記第2磁性層と同時に除去され、前記第3バリヤ層の部分と、前記第2磁性層および前記非磁性層とを除去する工程が、エッチングを含むことを特徴とする請求項26に記載の方法。
- 前記第1および第2バリヤ層が、タンタルを含むことを特徴とする請求項24に記載の方法。
- 前記導電層が、銅を含むことを特徴とする請求項24に記載の方法。
- 前記シード層が、ニッケル鉄を含むことを特徴とする請求項24に記載の方法。
- 前記反強磁性層が、鉄マンガンを含むことを特徴とする請求項24に記載の方法。
- 前記第1磁性層が、ニッケル鉄を含むことを特徴とする請求項24に記載の方法。
- 前記非磁性層が、アルミニウム酸化物を含むことを特徴とする請求項26に記載の方法。
- 前記第2磁性層が、ニッケル鉄を含むことを特徴とする請求項26に記載の方法。
- 前記第3バリヤ層が、タンタルを含むことを特徴とする請求項27に記載の方法。
- 導電相互接続線を前記第3バリヤ層上に形成し、前記導電相互接続線が、前記積層構造に対して直交することを特徴とする請求項27に記載の方法。
- 前記導電相互接続線が、ワード線であり、前記導電層がビット線であることを特徴とする請求項36に記載の方法。
- 誘電体層を前記導電相互接続線上に形成することを特徴とする請求項36に記載の方法。
- 半導体デバイスを形成する方法であって、
MRAMセルの複数の層を基板上に形成することを含み、MRAMセルの前記複数の層のうちの少なくとも1つを前記形成する工程が、
少なくとも1つの第1自立型積層構造を基板上に形成し、前記少なくとも1つの自立型積層構造が、第1窒化物側壁と、前記第1窒化物側壁に相互接続する第1窒化物底部層と、前記第1窒化物底部層上と前記窒化物側壁内部の以下の各層である、前記第1窒化物底部層上の第1バリヤ層と、該第1バリヤ層上の導電層と、該導電層上の第2バリヤ層と、該第2バリヤ層上のシード層と、該シード層上の反強磁性層と、該反強磁性層上の底部磁性層とを有し、該底部磁性層が凹み領域を有する工程と、
第1非磁性層を、前記少なくとも1の第1自立型積層構造の前記底部磁性層の第1領域上および前記底部磁性層の前記凹み領域内に形成する工程と、
第1上部磁性層を前記第1非磁性層上に形成する工程と、
第3バリヤ層を前記第1上部磁性層上に形成する工程と、
第1導電相互接続線を前記第3バリヤ層上に形成し、前記第1導電相互接続線が、前記少なくとも1つの第1自立型積層構造に対して直交する工程と
を備えたことを特徴とする方法。 - 前記少なくとも1つの第1自立型積層構造を形成する工程が、
実質的に平行な第1隆起酸化物層領域を基板の部分上に形成し、前記第1隆起酸化物層領域の間の前記基板の部分が露出される工程と、
第1窒化物層を、前記第1隆起酸化物層領域と前記基板の前記露出部分の上に形成する工程と、
前記第1バリヤ層を前記第1窒化物層上に形成する工程と、
前記導電層を前記第1バリヤ層上に形成する工程と、
前記第2バリヤ層を前記導電層上に形成する工程と、
前記シード層を前記第2バリヤ層上に形成する工程と、
前記反強磁性層を前記シード層上に形成する工程と、
前記第1底部磁性層を前記反強磁性層上に形成する工程と、
前記少なくとも1つの自立型積層構造を形成するために、前記第1酸化物層領域の下の前記基板を露出するようにエッチングする工程と、
前記凹み領域を前記第1底部磁性層中に残すように、前記第1窒化物側壁をストップ層として使用し、前記少なくとも1つの自立型積層構造を研磨する工程と
を備えたことを特徴とする請求項39に記載の方法。 - 誘電体層を、前記第1導電相互接続線および前記基板上に形成する工程と、
MRAMセルの少なくとも1つの第2層を前記誘電体層上に形成する工程と
を備えたことを特徴とする請求項40に記載の方法。 - 前記第1および第2バリヤ層が、タンタルを含むことを特徴とする請求項40に記載の方法。
- 前記導電層が、銅を含むことを特徴とする請求項40に記載の方法。
- 前記導電相互接続線が、銅を含むことを特徴とする請求項40に記載の方法。
- 前記シード層が、ニッケル鉄を含むことを特徴とする請求項40に記載の方法。
- 前記反強磁性層が、鉄マンガンを含むことを特徴とする請求項40に記載の方法。
- 前記第1底部磁性層が、ニッケル鉄を含むことを特徴とする請求項40に記載の方法。
- 前記第1非磁性層が、アルミニウム酸化物を含むことを特徴とする請求項40に記載の方法。
- 前記第1上部磁性層が、ニッケル鉄を含むことを特徴とする請求項40に記載の方法。
- 少なくとも1つの第2自立型積層構造を、前記第1自立型積層構造に隣接して実質的に平行に形成し、前記第2自立型積層構造が、前記第1の自立型積層構造と同一の層を含み、前記第1導電相互接続線が、それぞれの前記自立型積層構造の前記第3バリヤ層上にあり、かつ前記第1および第2自立型積層構造を接続することを特徴とする請求項40に記載の方法。
- 前記第1および第2自立型積層構造の前記第1導電層がビット線であり、前記第1導電相互接続線がワード線であることを特徴とする請求項50に記載の方法。
- 前記方法が、前記第1および第2自立型積層構造上で、前記導電相互接続線上および前記基板上に構成した誘電体層上で繰り返されることを特徴とする請求項50に記載の方法。
- MRAMデバイスを形成する方法であって、
実質的に垂直な側壁を有しかつ実質的に相互に平行である少なくとも2つの離隔された酸化物領域を基板上に形成する工程と、
窒化物層を、前記少なくとも2つの、離隔された酸化物領域と前記基板の上に形成し、前記窒化物層が、前記少なくとも2つの、離隔された酸化物領域の前記実質的に垂直な側壁に形成される工程と、
第1バリヤ層を前記窒化物層上に形成する工程と、
導電層を前記第1バリヤ層上に形成する工程と、
第2バリヤ層を前記導電層上に形成する工程と、
シード層を前記第2バリヤ層上に形成する工程と、
反強磁性層を前記シード層上に形成する工程と、
底部磁性層を前記反強磁性層上に形成する工程と、
エッチングによって、前記少なくとも2つのスペーサ酸化物領域の下の前記基板を露出し、それによって残存前記窒化物層を含む窒化物側壁を形成し、該側壁が、前記第1バリヤ層と、前記導電層と、前記第2バリヤ層と、前記シード層と、前記反強磁性層および前記底部磁性層とを部分的に包囲する工程と、
前記底部磁性層が、その上部部分中に凹み領域を保持するように、前記窒化物側壁をストップ層として使用し、前記底部磁性層と、前記反強磁性層と、前記シード層と、前記第2バリヤ層と、前記導電層と、前記第1バリヤ層および前記窒化物層とを研磨する工程と、
非磁性層を、前記底部磁性層と前記基板の上に形成する工程と、
上部磁性層を前記非磁性層上に形成する工程と、
第3バリヤ層を前記上部磁性層上に形成する工程と、
前記底部磁性層の領域上に、前記非磁性層と、前記上部磁性層および前記第3バリヤ層の島を残すように、前記非磁性層と、前記上部磁性層および前記第3バリヤ層とをエッチングする工程と、
前記第3バリヤ層を研磨する工程と、
誘電体層を前記第3バリヤ層と前記基板の上に形成する工程と、
前記誘電体層を貫通して、前記島の上部を露出する工程と、
導電相互接続線を前記島上に形成し、前記導電相互接続線が、前記底部磁性層に対して直交する工程と
を備えたことを特徴とする方法。 - 前記バリヤ層が、タンタルを含むことを特徴とする請求項53に記載の方法。
- 前記導電層が、銅を含むことを特徴とする請求項53に記載の方法。
- 前記シード層が、ニッケル鉄を含むことを特徴とする請求項53に記載の方法。
- 前記反強磁性層が、鉄マンガンを含むことを特徴とする請求項53に記載の方法。
- 前記底部磁性層が、ニッケル鉄を含むことを特徴とする請求項53に記載の方法。
- 前記非磁性層が、アルミニウム酸化物を含むことを特徴とする請求項53に記載の方法。
- 前記上部磁性層が、ニッケル鉄を含むことを特徴とする請求項53に記載の方法。
- 前記導電相互接続線が、銅を含むことを特徴とする請求項53に記載の方法。
- 前記導電相互接続線がワード線であり、前記導電層がビット線であることを特徴とする請求項53に記載の方法。
- 誘電体層を前記導電相互接続線上に形成し、かつ前記誘電体層を研磨した後に、前記方法を垂直方向に繰り返すことを特徴とする請求項53に記載の方法。
- 基板と、
側壁および前記側壁の間の底部部分を備え、前記下部基板の最上部分上にある、前記基板上の絶縁層と、
前記絶縁層の前記底部部分上および前記側壁の間の第1導電層と、
前記導電層上および前記側壁の間の第1磁性層と、
前記第1磁性層の領域上の第2磁性層と
を備えたことを特徴とするMRAMデバイス。 - 前記底部絶縁層上および前記側壁の間の第1バリヤ層であって、前記第1導電層が前記第1バリヤ層上にある第1バリヤ層と、
前記第1導電層上の第2バリヤ層と、
前記第2バリヤ層上のシード層と、
前記シード層上の反強磁性層であって、前記第1磁性層が前記反強磁性層上にある反強磁性層と
を備えたことを特徴とする請求項64に記載のMRAMデバイス。 - 前記第1磁性層が、その部分中に上部凹み領域を有することを特徴とする請求項65に記載のMRAMデバイス。
- 前記第1磁性層の前記領域上の非磁性層であって、前記非磁性層が、少なくとも部分的に前記第1磁性層の前記上部凹み内部にあり、かつ前記第2磁性層が前記非磁性層上にある非磁性層と、
前記第2磁性層上の第3バリヤ層と、
前記第3バリヤ層上にありかつ前記第1導電層に対して直交する第2導電層と
を備えたことを特徴とする請求項66に記載のMRAMデバイス。 - 前記第1磁性層が固定磁気配向を有し、かつ前記第2磁気層が自由な磁気配向を有することを特徴とする請求項67に記載のMRAMデバイス。
- 前記絶縁層が、窒化物を含むことを特徴とする請求項67に記載のMRAMデバイス。
- 前記バリヤ層が、タンタルを含むことを特徴とする請求項67に記載のMRAMデバイス。
- 前記第1導電層が、銅を含むことを特徴とする請求項67に記載のMRAMデバイス。
- 前記シード層が、ニッケル鉄を含むことを特徴とする請求項67に記載のMRAMデバイス。
- 前記反強磁性層が、鉄マンガンを含むことを特徴とする請求項67に記載のMRAMデバイス。
- 前記第1磁性層が、ニッケル鉄を含むことを特徴とする請求項67に記載のMRAMデバイス。
- 前記非磁性層が、アルミニウム酸化物を含むことを特徴とする請求項67に記載のMRAMデバイス。
- 前記上部磁性層が、ニッケル鉄を含むことを特徴とする請求項67に記載のMRAMデバイス。
- 前記第2導電層が、銅を含むことを特徴とする請求項67に記載のMRAMデバイス。
- 前記第1導電層がビット線であり、前記第2導電層がワード線であることを特徴とする請求項67に記載のMRAMデバイス。
- 誘電体層を前記第2導電層上に設けたことを特徴とする請求項67に記載のMRAMデバイス。
- 基板と、
前記基板の最上部分上の複数の実質的に平行で離隔された絶縁構造であって、前記絶縁構造が、側壁および前記側壁の間の底部部分をそれぞれ含み、前記構造の間におよび前記基板上にある絶縁層によって分離される、絶縁層と、
前記側壁内部および前記絶縁構造の前記底部部分上の第1バリヤ層と、
前記第1バリヤ層上および前記側壁内部の第1導電層と、
前記第1導電層上および前記側壁内部の第2バリヤ層と、
前記第2バリヤ層上および前記側壁内部のシード層と、
前記シード層上および前記側壁内部の反強磁性層と、
その部分中に上部凹みを有する、前記反強磁性層上および前記側壁内部の第1磁性層と、
前記第1磁性層上および少なくとも部分的に前記上部凹み内部にある非磁性層、前記非磁性層上の第2磁性層、および前記第2磁性層上の第3バリヤ層を含む、前記第1磁性層上の複数の島と、
前記第1磁性層に対して直交する、前記複数の島のそれぞれの島上の第2導電層と
を備えたことを特徴とするメモリデバイス。 - 前記第1磁性層が固定磁気配向を有し、かつ前記第2磁気層が自由な磁気配向を有することを特徴とする請求項80に記載のメモリデバイス。
- 前記複数の絶縁構造の前記側壁と前記底部部分が、窒化物を含むことを特徴とする請求項80に記載のメモリデバイス。
- 前記バリヤ層が、タンタルを含むことを特徴とする請求項80に記載のメモリデバイス。
- 前記導電層が、銅を含むことを特徴とする請求項80に記載のメモリデバイス。
- 前記シード層が、ニッケル鉄を含むことを特徴とする請求項80に記載のメモリデバイス。
- 前記反強磁性層が、鉄マンガンを含むことを特徴とする請求項80に記載のメモリデバイス。
- 前記第1磁性層が、ニッケル鉄を含むことを特徴とする請求項80に記載のメモリデバイス。
- 前記非磁性層が、アルミニウム酸化物を含むことを特徴とする請求項80に記載のメモリデバイス。
- 前記第2磁性層が、ニッケル鉄を含むことを特徴とする請求項80に記載のメモリデバイス。
- 前記第1導電層がディジット線であり、前記第2導電層がセンス線であることを特徴とする請求項80に記載のメモリデバイス。
- 前記第2導電層上に誘電体層をさらに含むことを特徴とする請求項80に記載のメモリデバイス。
- 下部基板の最上レベルの上方にある、1対の窒化物側壁および前記側壁の間の窒化物底部層と、
前記窒化物層上および前記窒化物側壁内部の第1バリヤ層と、
前記第1バリヤ層上および前記窒化物側壁内部の第1導電層と、
前記第1導電層上および前記窒化物側壁内部の第2バリヤ層と、
前記第2バリヤ層上および前記窒化物側壁内部のシード層と、
前記シード層上および前記窒化物側壁内部の反強磁性層と、
その中に上部凹み領域を有する、前記反強磁性層上および前記窒化物側壁内部の第1磁性層と、
前記第1磁性層の領域上および前記第1磁性層の前記上部凹み領域内の非磁性層と、
前記非磁性層上の第2磁性層と、
前記第2磁性層上の第3バリヤ層と
前記第3バリヤ層上の第2導電層であって、前記第1磁性層に対して直交する第2導電層と
を備えたことを特徴とするMRAMデバイス。 - 前記バリヤ層が、タンタルを含むことを特徴とする請求項92に記載のMRAMデバイス。
- 前記導電層が、銅を含むことを特徴とする請求項92に記載のMRAMデバイス。
- 前記シード層が、ニッケル鉄を含むことを特徴とする請求項92に記載のMRAMデバイス。
- 前記反強磁性層が、鉄マンガンを含むことを特徴とする請求項92に記載のMRAMデバイス。
- 前記第1磁性層が、ニッケル鉄を含むことを特徴とする請求項92に記載のMRAMデバイス。
- 前記非磁性層が、アルミニウム酸化物を含むことを特徴とする請求項92に記載のMRAMデバイス。
- 前記第2磁性層が、ニッケル鉄を含むことを特徴とする請求項92に記載のMRAMデバイス。
- 前記第2導電層がセンス線であり、前記第1導電層がディジット線であることを特徴とする請求項92に記載のMRAMデバイス。
- 前記第2導電層上に誘電体層を設けたことを特徴とする請求項92に記載のMRAMデバイス。
- プロセッサと、前記プロセッサに結合されたMRAMメモリ回路を含むプロセッサシステムであって、前記MRAMメモリ回路が、
1対の側壁および前記側壁に相互接続する底部部分を有し、下部基板およびその最上部分の上方にある絶縁構造と、
前記絶縁構造の前記底部部分上および前記側壁内部の第1導電層と、
前記第1導電層上および前記側壁内部のシード層と、
前記シード層上および前記側壁内部の反強磁性層と、
前記反強磁性層上および前記側壁内部の第1磁性層と、
前記第1磁性層の領域上の非磁性層と、
前記非磁性層上の第2磁性層と、
前記第2磁性層上にあり、かつ前記第1磁性層に対して直交する第2導電層と
を備えたことを特徴とするプロセッサシステム。 - 前記絶縁構造の前記底部部分上および前記側壁内部の第1バリヤ層であって、前記第1導電層が前記第1バリヤ層上にある第1バリヤ層と、
前記第1導電層上の第2バリヤ層であって、前記シード層が前記第2バリヤ層の上にある第2バリヤ層と、
前記第2磁性層上の第3バリヤ層であって、前記第2導電層が前記第3バリヤ層上にある第3バリヤ層と
を備えたことを特徴とする請求項102に記載のプロセッサシステム。 - 前記第1磁性層が上部凹み領域を有し、かつ前記非磁性層が前記第1磁性層の前記上部凹み領域内にあることを特徴とする請求項103に記載のプロセッサシステム。
- 前記絶縁構造の前記側壁および前記底部部分が、窒化物を含むことを特徴とする請求項104に記載のプロセッサシステム。
- 前記バリヤ層が、タンタルを含むことを特徴とする請求項104に記載のプロセッサシステム。
- 前記導電層が、銅を含むことを特徴とする請求項104に記載のプロセッサシステム。
- 前記シード層が、ニッケル鉄を含むことを特徴とする請求項104に記載のプロセッサシステム。
- 前記反強磁性層が、鉄マンガンを含むことを特徴とする請求項104に記載のプロセッサシステム。
- 前記第1磁性層が、ニッケル鉄を含むことを特徴とする請求項104に記載のプロセッサシステム。
- 前記非磁性層が、アルミニウム酸化物を含むことを特徴とする請求項104に記載のプロセッサシステム。
- 前記上部磁性層が、ニッケル鉄を含むことを特徴とする請求項104に記載のプロセッサシステム。
- 前記第2導電層がセンス線であり、前記第1導電層がディジット線であることを特徴とする請求項104に記載のプロセッサシステム。
- 前記第2導電層上に誘電体層を設けたことを特徴とする請求項104に記載のプロセッサシステム。
- プロセッサおよびMRAM回路が、単一チップ上に集積されていることを特徴とする請求項104に記載のプロセッサシステム。
- MRAM構造を形成する方法であって、
間隔を空けて長手方向に延長する複数の犠牲領域を絶縁層上に形成する工程と、
複数の材料層を前記絶縁層と前記犠牲領域の上に形成し、前記材料層のうちの最下部層が、前記離隔された犠牲領域の間でU字形断面を有する絶縁層であり、前記材料層のうちの少なくとも1層が、前記材料層の前記絶縁層上に形成した導電層であり、さらに前記材料層のうちの少なくとも1層が、前記導電層上に形成した磁気材料層である工程と、
前記U字形断面を有する前記最下部絶縁層の部分、および前記絶縁層の前記U字形断面内部に形成した前記導電および前記磁気材料層の部分を含む、複数の空間スタック構造を形成するために、前記犠牲層および前記犠牲層に重なる前記材料層を除去するためにエッチングする工程と
を備えたことを特徴とする方法。 - 前記離隔された複数の積層構造と絶縁層の上に非磁性層を形成する工程と、
前記非磁性層上に第2磁性層を形成する工程と、
エッチングによって、前記非磁性層と前記第2磁性層の部分を除去し、前記離隔された複数の積層構造の前記磁性層の領域上に、前記非磁性層と前記第2磁性層の島を残す工程と
を備えたことを特徴とする請求項116に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/805,916 US6653154B2 (en) | 2001-03-15 | 2001-03-15 | Method of forming self-aligned, trenchless mangetoresistive random-access memory (MRAM) structure with sidewall containment of MRAM structure |
PCT/US2002/007284 WO2002075782A2 (en) | 2001-03-15 | 2002-03-12 | Self-aligned, trenchless magnetoresistive random-access memory (mram) structure with sidewall containment of mram structure |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008302810A Division JP5032449B2 (ja) | 2001-03-15 | 2008-11-27 | Mramデバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004519859A true JP2004519859A (ja) | 2004-07-02 |
JP4589603B2 JP4589603B2 (ja) | 2010-12-01 |
Family
ID=25192864
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002574699A Expired - Lifetime JP4589603B2 (ja) | 2001-03-15 | 2002-03-12 | Mram構造を側壁によって閉じ込める、自己整合型かつトレンチなし磁気抵抗ランダムアクセスメモリ(mram)構造の製造方法 |
JP2008302810A Expired - Lifetime JP5032449B2 (ja) | 2001-03-15 | 2008-11-27 | Mramデバイス |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008302810A Expired - Lifetime JP5032449B2 (ja) | 2001-03-15 | 2008-11-27 | Mramデバイス |
Country Status (7)
Country | Link |
---|---|
US (3) | US6653154B2 (ja) |
EP (1) | EP1368830B1 (ja) |
JP (2) | JP4589603B2 (ja) |
KR (1) | KR100605637B1 (ja) |
AU (1) | AU2002258488A1 (ja) |
DE (1) | DE10291412B4 (ja) |
WO (1) | WO2002075782A2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004172599A (ja) * | 2002-11-01 | 2004-06-17 | Nec Corp | 磁気抵抗デバイス及びその製造方法 |
US7379280B2 (en) | 2002-12-16 | 2008-05-27 | Nec Corporation | Magnetic tunnel magneto-resistance device and magnetic memory using the same |
US7394626B2 (en) | 2002-11-01 | 2008-07-01 | Nec Corporation | Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same |
JP2014053438A (ja) * | 2012-09-07 | 2014-03-20 | Hitachi High-Technologies Corp | 磁気抵抗素子の製造方法 |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10043947A1 (de) * | 2000-09-06 | 2002-04-04 | Infineon Technologies Ag | Integrierte Schaltungsanordnung |
RU2269545C2 (ru) * | 2001-02-23 | 2006-02-10 | Дзе Гейтс Корпорейшн | Способ для непосредственного связывания каучука, по меньшей мере, со второй подложкой и получаемое при этом изделие |
JP2002314049A (ja) * | 2001-04-18 | 2002-10-25 | Nec Corp | 磁性メモリ及びその製造方法 |
US7042749B2 (en) * | 2002-05-16 | 2006-05-09 | Micron Technology, Inc. | Stacked 1T-nmemory cell structure |
US6940748B2 (en) * | 2002-05-16 | 2005-09-06 | Micron Technology, Inc. | Stacked 1T-nMTJ MRAM structure |
WO2003098636A2 (en) * | 2002-05-16 | 2003-11-27 | Micron Technology, Inc. | STACKED 1T-nMEMORY CELL STRUCTURE |
US6896730B2 (en) * | 2002-06-05 | 2005-05-24 | Micron Technology, Inc. | Atomic layer deposition apparatus and methods |
US6780653B2 (en) * | 2002-06-06 | 2004-08-24 | Micron Technology, Inc. | Methods of forming magnetoresistive memory device assemblies |
US6828639B2 (en) * | 2002-07-17 | 2004-12-07 | Micron Technology, Inc. | Process flow for building MRAM structures |
US6916374B2 (en) * | 2002-10-08 | 2005-07-12 | Micron Technology, Inc. | Atomic layer deposition methods and atomic layer deposition tools |
US6884630B2 (en) * | 2002-10-30 | 2005-04-26 | Infineon Technologies Ag | Two-step magnetic tunnel junction stack deposition |
KR102220703B1 (ko) * | 2002-11-15 | 2021-02-26 | 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 | 금속 아미디네이트를 이용한 원자층 증착법 |
KR100481876B1 (ko) * | 2003-02-20 | 2005-04-11 | 삼성전자주식회사 | 자기 터널 접합을 구비하는 자기 메모리 및 그 제조 방법 |
US7199055B2 (en) | 2003-03-03 | 2007-04-03 | Cypress Semiconductor Corp. | Magnetic memory cell junction and method for forming a magnetic memory cell junction |
US7911832B2 (en) * | 2003-08-19 | 2011-03-22 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
US8755222B2 (en) | 2003-08-19 | 2014-06-17 | New York University | Bipolar spin-transfer switching |
US7573737B2 (en) * | 2003-08-19 | 2009-08-11 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
US20050073878A1 (en) * | 2003-10-03 | 2005-04-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-sensing level MRAM structure with different magnetoresistance ratios |
WO2009105668A1 (en) * | 2008-02-20 | 2009-08-27 | President And Fellows Of Harvard College | Bicyclic guanidines, metal complexes thereof and their use in vapor deposition |
GB2424132B (en) * | 2003-11-18 | 2007-10-17 | Halliburton Energy Serv Inc | High-temperature memory systems |
TWI293213B (en) * | 2004-10-05 | 2008-02-01 | Taiwan Semiconductor Mfg | Magnetoresistive structures, magnetoresistive devices, and memory cells |
US9812184B2 (en) | 2007-10-31 | 2017-11-07 | New York University | Current induced spin-momentum transfer stack with dual insulating layers |
KR100949804B1 (ko) * | 2007-12-14 | 2010-03-30 | 한국전자통신연구원 | 자기장 감지소자 |
KR100952468B1 (ko) * | 2007-12-14 | 2010-04-13 | 한국전자통신연구원 | 자기장 감지소자의 제조방법 |
US7919407B1 (en) * | 2009-11-17 | 2011-04-05 | Magic Technologies, Inc. | Method of high density field induced MRAM process |
US8564039B2 (en) | 2010-04-07 | 2013-10-22 | Micron Technology, Inc. | Semiconductor devices including gate structures comprising colossal magnetocapacitive materials |
US8803266B2 (en) | 2010-12-07 | 2014-08-12 | Samsung Electronics Co., Ltd. | Storage nodes, magnetic memory devices, and methods of manufacturing the same |
CN102572323B (zh) * | 2011-12-28 | 2014-12-10 | 中国科学院上海高等研究院 | 图像传感器像素电路 |
TWI462278B (zh) * | 2012-02-16 | 2014-11-21 | Macronix Int Co Ltd | 半導體結構及其製造方法 |
CN103258825B (zh) * | 2012-02-21 | 2015-08-12 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
US9082950B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Increased magnetoresistance in an inverted orthogonal spin transfer layer stack |
US9082888B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Inverted orthogonal spin transfer layer stack |
KR101967352B1 (ko) * | 2012-10-31 | 2019-04-10 | 삼성전자주식회사 | 자기 메모리 소자 및 그 제조 방법 |
US8982613B2 (en) | 2013-06-17 | 2015-03-17 | New York University | Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates |
WO2015050982A1 (en) | 2013-10-01 | 2015-04-09 | E1023 Corporation | Magnetically enhanced energy storage system and methods |
US9263667B1 (en) | 2014-07-25 | 2016-02-16 | Spin Transfer Technologies, Inc. | Method for manufacturing MTJ memory device |
US9337412B2 (en) | 2014-09-22 | 2016-05-10 | Spin Transfer Technologies, Inc. | Magnetic tunnel junction structure for MRAM device |
US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
US9614003B1 (en) * | 2015-10-21 | 2017-04-04 | Globalfoundries Inc. | Method of forming a memory device structure and memory device structure |
US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11120758A (ja) * | 1997-10-09 | 1999-04-30 | Sony Corp | 不揮発性ランダムアクセスメモリー装置 |
JPH11175921A (ja) * | 1997-12-05 | 1999-07-02 | Hitachi Ltd | 磁気抵抗効果型ヘッドおよび磁気記録再生装置 |
US5956267A (en) * | 1997-12-18 | 1999-09-21 | Honeywell Inc | Self-aligned wordline keeper and method of manufacture therefor |
WO2000010172A2 (de) * | 1998-08-12 | 2000-02-24 | Infineon Technologies Ag | Speicherzellenanordnung und verfahren zu deren herstellung |
WO2000028342A1 (en) * | 1998-11-09 | 2000-05-18 | International Business Machines Corporation | Disk drive with thermal asperity reduction circuitry using a magnetic tunnel junction sensor |
JP2000150985A (ja) * | 1999-01-01 | 2000-05-30 | Nec Corp | 磁気抵抗効果素子 |
JP2000322718A (ja) * | 1993-03-15 | 2000-11-24 | Toshiba Corp | 磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気記録再生装置、および磁気抵抗効果ヘッドの製造方法 |
JP2001168418A (ja) * | 1999-12-13 | 2001-06-22 | Rohm Co Ltd | 強磁性トンネル接合素子を用いた装置、およびその製造方法 |
JP2001284679A (ja) * | 2000-03-28 | 2001-10-12 | Toshiba Corp | 磁気素子およびその製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5587943A (en) * | 1995-02-13 | 1996-12-24 | Integrated Microtransducer Electronics Corporation | Nonvolatile magnetoresistive memory with fully closed flux operation |
DE19534856A1 (de) * | 1995-09-20 | 1997-03-27 | Forschungszentrum Juelich Gmbh | Digitale Speichereinrichtung für Lese- und Schreiboperationen sowie ein Verfahren zu deren Herstellung |
US5650958A (en) | 1996-03-18 | 1997-07-22 | International Business Machines Corporation | Magnetic tunnel junctions with controlled magnetic response |
JPH09306160A (ja) * | 1996-05-09 | 1997-11-28 | Oki Electric Ind Co Ltd | 磁気メモリ素子および情報記憶装置 |
US5804458A (en) | 1996-12-16 | 1998-09-08 | Motorola, Inc. | Method of fabricating spaced apart submicron magnetic memory cells |
US6346741B1 (en) * | 1997-11-20 | 2002-02-12 | Advanced Technology Materials, Inc. | Compositions and structures for chemical mechanical polishing of FeRAM capacitors and method of fabricating FeRAM capacitors using same |
US6169686B1 (en) * | 1997-11-20 | 2001-01-02 | Hewlett-Packard Company | Solid-state memory with magnetic storage cells |
US5940319A (en) | 1998-08-31 | 1999-08-17 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
KR100408576B1 (ko) * | 1999-03-19 | 2003-12-03 | 인피니언 테크놀로지스 아게 | 기억 셀 어레이 및 그의 제조 방법 |
JP2000285668A (ja) | 1999-03-26 | 2000-10-13 | Univ Nagoya | 磁気メモリデバイス |
US6165803A (en) * | 1999-05-17 | 2000-12-26 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
US6872993B1 (en) * | 1999-05-25 | 2005-03-29 | Micron Technology, Inc. | Thin film memory device having local and external magnetic shielding |
US6164803A (en) | 1999-10-25 | 2000-12-26 | Attwood Corporation | Fold-up navigation light |
DE10043947A1 (de) * | 2000-09-06 | 2002-04-04 | Infineon Technologies Ag | Integrierte Schaltungsanordnung |
US6677631B1 (en) * | 2002-08-27 | 2004-01-13 | Micron Technology, Inc. | MRAM memory elements and method for manufacture of MRAM memory elements |
-
2001
- 2001-03-15 US US09/805,916 patent/US6653154B2/en not_active Expired - Lifetime
-
2002
- 2002-03-12 JP JP2002574699A patent/JP4589603B2/ja not_active Expired - Lifetime
- 2002-03-12 AU AU2002258488A patent/AU2002258488A1/en not_active Abandoned
- 2002-03-12 KR KR1020027016306A patent/KR100605637B1/ko active IP Right Grant
- 2002-03-12 EP EP02728437.1A patent/EP1368830B1/en not_active Expired - Lifetime
- 2002-03-12 WO PCT/US2002/007284 patent/WO2002075782A2/en active Search and Examination
- 2002-03-12 DE DE10291412.5T patent/DE10291412B4/de not_active Expired - Lifetime
-
2003
- 2003-04-08 US US10/408,450 patent/US6689624B2/en not_active Expired - Lifetime
- 2003-04-09 US US10/409,145 patent/US6765250B2/en not_active Expired - Lifetime
-
2008
- 2008-11-27 JP JP2008302810A patent/JP5032449B2/ja not_active Expired - Lifetime
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000322718A (ja) * | 1993-03-15 | 2000-11-24 | Toshiba Corp | 磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気記録再生装置、および磁気抵抗効果ヘッドの製造方法 |
JPH11120758A (ja) * | 1997-10-09 | 1999-04-30 | Sony Corp | 不揮発性ランダムアクセスメモリー装置 |
JPH11175921A (ja) * | 1997-12-05 | 1999-07-02 | Hitachi Ltd | 磁気抵抗効果型ヘッドおよび磁気記録再生装置 |
US5956267A (en) * | 1997-12-18 | 1999-09-21 | Honeywell Inc | Self-aligned wordline keeper and method of manufacture therefor |
WO2000010172A2 (de) * | 1998-08-12 | 2000-02-24 | Infineon Technologies Ag | Speicherzellenanordnung und verfahren zu deren herstellung |
JP2002522915A (ja) * | 1998-08-12 | 2002-07-23 | インフィネオン テクノロジース アクチエンゲゼルシャフト | メモリセル装置及び該メモリセル装置の製造方法 |
WO2000028342A1 (en) * | 1998-11-09 | 2000-05-18 | International Business Machines Corporation | Disk drive with thermal asperity reduction circuitry using a magnetic tunnel junction sensor |
JP2000150985A (ja) * | 1999-01-01 | 2000-05-30 | Nec Corp | 磁気抵抗効果素子 |
JP2001168418A (ja) * | 1999-12-13 | 2001-06-22 | Rohm Co Ltd | 強磁性トンネル接合素子を用いた装置、およびその製造方法 |
JP2001284679A (ja) * | 2000-03-28 | 2001-10-12 | Toshiba Corp | 磁気素子およびその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004172599A (ja) * | 2002-11-01 | 2004-06-17 | Nec Corp | 磁気抵抗デバイス及びその製造方法 |
US7394626B2 (en) | 2002-11-01 | 2008-07-01 | Nec Corporation | Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same |
US7742263B2 (en) | 2002-11-01 | 2010-06-22 | Nec Corporation | Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same |
US7379280B2 (en) | 2002-12-16 | 2008-05-27 | Nec Corporation | Magnetic tunnel magneto-resistance device and magnetic memory using the same |
JP2014053438A (ja) * | 2012-09-07 | 2014-03-20 | Hitachi High-Technologies Corp | 磁気抵抗素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
DE10291412T5 (de) | 2004-04-22 |
AU2002258488A1 (en) | 2002-10-03 |
WO2002075782A2 (en) | 2002-09-26 |
EP1368830B1 (en) | 2019-08-28 |
US20030215961A1 (en) | 2003-11-20 |
KR100605637B1 (ko) | 2006-07-28 |
EP1368830A2 (en) | 2003-12-10 |
US20020132375A1 (en) | 2002-09-19 |
US6653154B2 (en) | 2003-11-25 |
DE10291412B4 (de) | 2019-08-29 |
WO2002075782A3 (en) | 2003-06-05 |
JP2009088544A (ja) | 2009-04-23 |
JP5032449B2 (ja) | 2012-09-26 |
US6689624B2 (en) | 2004-02-10 |
KR20030014257A (ko) | 2003-02-15 |
US6765250B2 (en) | 2004-07-20 |
US20030207471A1 (en) | 2003-11-06 |
JP4589603B2 (ja) | 2010-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5032449B2 (ja) | Mramデバイス | |
US6358756B1 (en) | Self-aligned, magnetoresistive random-access memory (MRAM) structure utilizing a spacer containment scheme | |
US7285811B2 (en) | MRAM device for preventing electrical shorts during fabrication | |
US7402879B2 (en) | Layered magnetic structures having improved surface planarity for bit material deposition | |
US7634851B2 (en) | Method of forming a magnetic random access memory element | |
US7063985B2 (en) | Method for fabricating sensor devices having improved switching properties | |
US6780652B2 (en) | Self-aligned MRAM contact and method of fabrication | |
US6551852B2 (en) | Method of forming a recessed magnetic storage element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041019 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100910 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4589603 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |