CN105446075A - 一种半导体基板光刻工艺 - Google Patents
一种半导体基板光刻工艺 Download PDFInfo
- Publication number
- CN105446075A CN105446075A CN201510901539.9A CN201510901539A CN105446075A CN 105446075 A CN105446075 A CN 105446075A CN 201510901539 A CN201510901539 A CN 201510901539A CN 105446075 A CN105446075 A CN 105446075A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- photoresist
- photoetching
- seconds
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明公开了一种半导体基板光刻工艺,通过在半导体基板上涂覆单层正性光刻胶层,进行曝光、显影,之后涂覆具有水溶性的抗反射涂层,再进行烘焙处理使得光刻胶层回流,最后利用水溶液去除水溶性的抗反射涂层得到了具有缩小线宽的光刻胶型。解决了现有技术中对于某些正性光刻胶而言,回流技术仅可以改变光刻胶型即仅使得光刻胶侧壁变缓,但是线宽不能减小的问题,一方面在不升级设备的前提下,制作出远比设备极限能力要小的光刻线宽,并且工艺简单可靠;二是获得中间线宽小、底部线宽大的光刻胶型,这种胶型有利于干法刻蚀过程中获得具有较缓坡度的图形。
Description
技术领域
本发明涉及半导体技术,尤其涉及一种半导体基板光刻工艺。
背景技术
光刻技术是集成电路的关键技术之一,光刻也是决定了集成电路按照摩尔定律发展的一个重要原因,如果没有光刻技术的进步,集成电路就不可能从微米进入深亚微米再进入纳米时代。同时,光刻在整个产品制造中是重要的经济影响因子,光刻成本占据了整个制造成本的35%。
光刻技术最重要的指标就是图形线宽,为了获得更小的图形线宽,各种技术不断推陈出新,包括各种光源(紫外(g、h、i线)、深紫外(KrF、ArF)、极紫外等),各种分辨率增强技术如偏轴照明(OAI)、光学邻近效应校正(OPC)、移相掩膜(PSM)等等。不断发展的技术随之而来的是不断增加的研发成本和设备成本。所以,在不用新设备前提下,通过对光刻图形进行修正以得到更小的图形线宽是很有前景的。在各种光刻胶型修正技术中,回流工艺是极为实用的一种方法。现有的回流工艺是:通过对显影后的光刻胶进行充分烘焙,使得光刻胶变软并发生流动,从而减小线宽。但是这种工艺不是所有光刻胶都适用,并且这种工艺得到的胶型也不是所有的场合都适用。
对于正性光刻胶,主要应用于对分辨率、线宽、胶深等参数要求严格的场合,以AZ7908光刻胶为例,该正性光刻胶是AZElectronicMaterials公司生产的高分辨率的i线正性光刻胶,线宽最细可达到300nm。此种胶在光刻后的胶型具有高的光刻胶侧壁倾斜角(约80°~90°)。若对显影后的AZ7908光刻胶进行高温烘焙,则光刻胶熔化回流可以得到变形的胶型,侧壁倾斜角变小,但是线宽不变。所以仅使用回流工艺无法使得AZ7908的线宽减小。
发明内容
发明目的:为了克服现有技术中存在的不足,本发明提供一种半导体基板光刻工艺,能够缩小光刻胶图形线宽,得到中间线宽小、底部线宽大的光刻胶型。
技术方案:为实现上述目的,本发明的半导体基板光刻工艺包括以下步骤:
(1)对半导体基板进行清洗处理后在其表面涂覆光刻胶层,涂胶后进行前烘处理;
(2)对经过前烘处理的半导体基板依次进行曝光、曝光后烘、显影和坚膜处理;
(3)在所述光刻胶层上涂覆抗反射涂层;
(4)对所述半导体基板进行烘焙处理使光刻胶回流;
(5)用水溶液去除抗反射涂层。
优选地,步骤(1)中所述光刻胶层的厚度为0.4~2μm。
优选地,步骤(1)中所述前烘处理的温度为110℃,烘焙时间为60秒。
优选地,步骤(2)中的曝光剂量为200~450mJ/cm2;曝光后曝光后烘处理的温度为130℃,时间为60秒。
优选地,步骤(2)中的显影处理的显影液为正胶显影液,处理时间60s;坚膜处理的温度为110℃,时间为150秒。
优选地,步骤(3)中利用旋转涂覆法涂覆所述抗反射层,转速为500-4500rpm。
优选地,步骤(4)中的所述烘焙处理采用热板烘焙处理的方式,烘焙温度为125~150℃,烘焙时间为60~300秒。
有益效果:本发明的半导体基板光刻工艺,在光刻胶曝光显影之后,涂覆抗反射涂层,然后烘焙使得光刻胶回流,得到完全不同的胶型,利用抗反射涂层的作用,达到缩小光刻胶图形线宽的目的,并且得到中间线宽小、底部线宽大的光刻胶型,此类胶型对于某些栅介质刻蚀的场合特别适用。
附图说明
图1是实施例1得到的中间线宽小、底部线宽大的光刻胶型的扫描电子显微镜图;
图2是实施例2中本发明的光刻工艺每个步骤处理完后所得到的胶型图;图2(a)是曝光、显影处理后的胶型图;图2(b)是涂覆抗反射涂层后的胶型图;图2(c)是光刻胶回流后的胶型图;图2(d)是水溶液去除抗反射涂层后的胶型图;
图3是实施例2得到0.30μm的光刻图形并进行刻蚀的扫描电子显微镜图。
具体实施方式
下面结合实施例对本发明作更进一步的说明。
实施例1
本实施例中以在GaAs半导体基板制作0.20μm的光刻图形为例介绍本发明的光刻工艺,包括以下步骤:
(1)对半导体基板进行清洗处理后在其表面涂覆光刻胶层
为了处理基板表面的有机沾污与氧化物,同时增强光刻胶的粘附性,利用氧等离子体对基板表面进行处理,然后再利用稀盐酸进行清洗。在GaAs半导体基板1上涂覆AZ7908正性光刻胶形成光刻胶层2,胶厚为0.9μm。对涂胶后的GaAs半导体基板1进行前烘处理,烘焙温度为110℃,烘焙时间为60秒。
(2)对涂胶后的半导体基板进行曝光、显影处理
曝光剂量为450mJ/cm2。曝光后进行曝光后烘处理,烘焙温度为130℃,时间60秒。利用正胶显影液处理曝光后的GaAs半导体基板1进行显影,处理时间60秒。显影处理后再进行坚膜处理,温度为110℃,时间为150秒。
(3)旋转涂胶法涂覆抗反射涂层
在光刻胶层2上涂覆具有水溶性的抗反射涂层3,抗反射涂层的涂胶方式和胶厚根据显影图像中图形台阶、光刻胶厚度、所需的光刻胶型来确定。我们需要的是全片均匀厚度的抗反射涂层,针对不同的图形台阶的片子,不同的涂胶方式效果不一样。另外光刻胶层2的图形上要覆盖合适厚度的抗反射涂层:抗反射涂层过薄则后续光刻胶层2回流效果不明显,过厚则不易去除。通过控制旋转涂覆转速来控制抗反射层的厚度,优选的转速为500-4500rpm,本实施例中抗反射涂层的厚度为50nm。
(4)对半导体基板进行烘焙处理使光刻胶回流
根据所需的光刻胶型和图形线宽确定烘焙的温度和时间烘焙处理。烘焙温度越高,烘焙时间越长,则得到的光刻胶型中间线宽越小。为了提高工艺效率可以适当提高烘焙温度,同时减小烘焙时间。优选的采用热板烘焙处理的方式,本实施例中烘焙温度为150℃,烘焙时间为60秒,此烘焙温度较高,得到较小的线宽。
(5)用水溶液去除抗反射涂层,本实施例中选用去离子水。
图1是本发明的第一个实施例得到的中间线宽小(0.2μm)、底部线宽大(0.45μm)的AZ7908光刻胶型的扫描电子显微镜图。比起一般的AZ7908光刻工艺,线宽和胶型有很大的不同。正常的AZ7908光刻线宽≧0.3μm,但是本发明的胶型,线宽最小可以减小到0.12μm。胶型方面,正常的AZ7908光刻胶型为梯形,而本发明的胶型中间线宽小、底部线宽大。
实施例2
本实施例中以在GaAs半导体基板制作0.30μm的光刻图形为例介绍本发明的光刻工艺,包括以下步骤:
(1)对半导体基板进行清洗处理后在其表面涂覆光刻胶层
GaAs半导体基板1上生长有140nmSiNx介质,利用氧等离子体对GaAs半导体基板1的表面进行处理,然后再利用稀盐酸进行清洗。在GaAs半导体基板1上涂覆AZ7908正性光刻胶形成光刻胶层2,胶厚为2.0μm。对涂胶后的GaAs半导体基板1进行前烘处理,烘焙温度为110℃,烘焙时间为60秒。
(2)对涂胶后的半导体基板进行曝光、显影处理
曝光剂量为380mJ/cm2,曝光后进行曝光后烘处理,烘焙温度为130℃,时间60秒。利用正胶显影液处理曝光后的GaAs半导体基板1,处理时间60秒。显影处理后再进行坚膜,温度为110℃,时间为150秒,得到的胶型如图2(a)所示。
(3)旋转涂胶法涂覆抗反射涂层
在光刻胶层2上涂覆具有水溶性的抗反射涂层3,本实施例中抗反射涂层的厚度为33nm,得到的胶型如图2(b)所示。
(4)对半导体基板进行烘焙处理使光刻胶回流
根据所需的光刻胶型和图形线宽确定烘焙的温度和时间烘焙处理。本实施例中烘焙温度为130℃,烘焙时间为180秒,此烘焙温度较低,得到较大的线宽,得到的胶型如图2(c)所示。
(5)用水溶液去除抗反射涂层,本实施例中选用去离子水,得到的胶型如图2(d)所示;
(6)干法刻蚀介质层。
图3是本发明的第二个实施例得到0.30μm的光刻图形并进行刻蚀的扫描电子显微镜图。
实施例3
本实施例中以在沉积了多层薄膜结构的GaN半导体基板制作0.30μm的光刻图形为例介绍本发明的光刻工艺,包括以下步骤:
(1)对半导体基板进行清洗处理后在其表面涂覆光刻胶层
GaN半导体基板1上生长有140nmSiNx介质。利用氧等离子体对基板表面进行处理,然后再利用稀盐酸进行清洗。在GaN半导体基板1上涂覆AZ7904正性光刻胶形成光刻胶层2,胶厚为0.4μm。对涂胶后的GaN半导体基板1进行前烘处理,烘焙温度为110℃,烘焙时间为60秒。
(2)对涂胶后的半导体基板进行曝光、显影处理
曝光剂量为200mJ/cm2。曝光后进曝光后烘处理,烘焙温度为130℃,时间60秒。利用正胶显影液处理曝光后的GaN半导体基板1,处理时间60秒。显影处理后再进行坚膜:温度110℃,时间150秒。
(3)移动手臂涂胶法涂覆抗反射涂层
在光刻胶层2上涂覆具有水溶性的抗反射涂层3。因为片子表面的多层薄膜结构使得表面高低起伏,用移动手臂涂胶法可以获得较均匀的抗反射涂层。本实施例中抗反射涂层的厚度为33nm。
(4)对半导体基板进行烘焙处理使光刻胶回流
本实施例中烘焙温度为125℃,烘焙时间为300秒。
(5)用去离子水去除抗反射涂层。
(6)干法刻蚀介质层。
抗反射涂层适用于超高分辨率光刻图形,通常涂覆在未曝光未显影的光刻胶上,以降低薄膜干涉造成的驻波效应,提高光刻胶表面的亲水性,有效地减少显影引起的缺陷。本发明在光刻胶曝光显影之后,涂覆抗反射涂层,然后烘焙使得光刻胶回流,得到完全不同的胶型,利用抗反射涂层的作用,达到缩小光刻胶图形线宽的目的,并且得到中间线宽小、底部线宽大的光刻胶型。
中间线宽小、底部线宽大的光刻胶型对于某些栅介质刻蚀的场合特别适用,因为中间线宽小可以得到小线宽的介质刻蚀线宽,底部线宽大可以增强干法刻蚀的横向钻蚀,从而得到缓坡度的刻蚀图形。本发明的方法通过改进具体工艺条件同样可以推广应用于其他系列的正性光刻胶的光刻工艺。
以上详细描述了本发明的优选实施方式,但是,本发明并不限于上述实施方式中的具体细节,在本发明的技术构思范围内,可以对本发明的技术方案进行多种等同变换,这些等同变换均属于本发明的保护范围。
Claims (7)
1.一种半导体基板光刻工艺,其特征在于,包括以下步骤:
(1)对半导体基板进行清洗处理后在其表面涂覆光刻胶层,涂胶后进行前烘处理;
(2)对经过前烘处理的半导体基板依次进行曝光、曝光后烘、显影和坚膜处理;
(3)在所述光刻胶层上涂覆抗反射涂层;
(4)对所述半导体基板进行烘焙处理使光刻胶回流;
(5)用水溶液去除抗反射涂层。
2.根据权利要求1所述的半导体基板光刻工艺,其特征在于,步骤(1)中所述光刻胶层的厚度为0.4~2μm。
3.根据权利要求1所述的半导体基板光刻工艺,其特征在于,步骤(1)中所述前烘处理的温度为110℃,烘焙时间为60秒。
4.根据权利要求1所述的半导体基板光刻工艺,其特征在于,步骤(2)中的曝光剂量为200~450mJ/cm2;曝光后烘处理的温度为130℃,时间为60秒。
5.根据权利要求1所述的半导体基板光刻工艺,其特征在于,步骤(2)中的显影处理的显影液为正胶显影液,处理时间60s;坚膜处理的温度为110℃,时间为150秒。
6.根据权利要求1所述的半导体基板光刻工艺,其特征在于,步骤(3)中利用旋转涂覆法或移动手臂法涂覆所述抗反射层。
7.根据权利要求1所述的半导体基板光刻工艺,其特征在于,步骤(4)中的所述烘焙处理采用热板烘焙处理的方式,烘焙温度为125~150℃,烘焙时间为60~300秒。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510901539.9A CN105446075B (zh) | 2015-12-09 | 2015-12-09 | 一种半导体基板光刻工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510901539.9A CN105446075B (zh) | 2015-12-09 | 2015-12-09 | 一种半导体基板光刻工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105446075A true CN105446075A (zh) | 2016-03-30 |
CN105446075B CN105446075B (zh) | 2019-07-12 |
Family
ID=55556429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510901539.9A Active CN105446075B (zh) | 2015-12-09 | 2015-12-09 | 一种半导体基板光刻工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105446075B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107731663A (zh) * | 2017-10-20 | 2018-02-23 | 上海华力微电子有限公司 | 一种增加高深宽比层次光刻工艺窗口并减小线宽的方法 |
CN111025862A (zh) * | 2019-11-12 | 2020-04-17 | 常州微泰格电子科技有限公司 | 一种光刻处理方法 |
CN113514912A (zh) * | 2021-06-02 | 2021-10-19 | 中国计量科学研究院 | 梯度渐变微纳米光学结构制备方法及其结构 |
CN116782748A (zh) * | 2023-08-24 | 2023-09-19 | 致真存储(北京)科技有限公司 | 多态存储单元结构的制作方法及存储器 |
CN117219495A (zh) * | 2023-11-07 | 2023-12-12 | 北京晨晶电子有限公司 | 一种解决光学临近效应的方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1244723A (zh) * | 1998-08-06 | 2000-02-16 | 三菱电机株式会社 | 半导体器件的制造方法及半导体器件 |
CN101207069A (zh) * | 2006-12-22 | 2008-06-25 | 中芯国际集成电路制造(上海)有限公司 | 通孔的形成方法 |
KR20110013566A (ko) * | 2011-01-25 | 2011-02-09 | 주식회사 하이닉스반도체 | 베이킹 장치 |
US20110092007A1 (en) * | 2008-12-24 | 2011-04-21 | Gwangju Institute Of Science And Technology | Method of Fabricating Antireflective Grating Pattern and Method of Fabricating Optical Device Integrated with Antireflective Grating Pattern |
CN103293850A (zh) * | 2013-05-08 | 2013-09-11 | 中国电子科技集团公司第五十五研究所 | 一种应用于金属剥离的单层正性光刻胶光刻方法 |
-
2015
- 2015-12-09 CN CN201510901539.9A patent/CN105446075B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1244723A (zh) * | 1998-08-06 | 2000-02-16 | 三菱电机株式会社 | 半导体器件的制造方法及半导体器件 |
CN101207069A (zh) * | 2006-12-22 | 2008-06-25 | 中芯国际集成电路制造(上海)有限公司 | 通孔的形成方法 |
US20110092007A1 (en) * | 2008-12-24 | 2011-04-21 | Gwangju Institute Of Science And Technology | Method of Fabricating Antireflective Grating Pattern and Method of Fabricating Optical Device Integrated with Antireflective Grating Pattern |
KR20110013566A (ko) * | 2011-01-25 | 2011-02-09 | 주식회사 하이닉스반도체 | 베이킹 장치 |
CN103293850A (zh) * | 2013-05-08 | 2013-09-11 | 中国电子科技集团公司第五十五研究所 | 一种应用于金属剥离的单层正性光刻胶光刻方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107731663A (zh) * | 2017-10-20 | 2018-02-23 | 上海华力微电子有限公司 | 一种增加高深宽比层次光刻工艺窗口并减小线宽的方法 |
CN111025862A (zh) * | 2019-11-12 | 2020-04-17 | 常州微泰格电子科技有限公司 | 一种光刻处理方法 |
CN113514912A (zh) * | 2021-06-02 | 2021-10-19 | 中国计量科学研究院 | 梯度渐变微纳米光学结构制备方法及其结构 |
CN116782748A (zh) * | 2023-08-24 | 2023-09-19 | 致真存储(北京)科技有限公司 | 多态存储单元结构的制作方法及存储器 |
CN116782748B (zh) * | 2023-08-24 | 2023-11-14 | 致真存储(北京)科技有限公司 | 多态存储单元结构的制作方法及存储器 |
CN117219495A (zh) * | 2023-11-07 | 2023-12-12 | 北京晨晶电子有限公司 | 一种解决光学临近效应的方法 |
CN117219495B (zh) * | 2023-11-07 | 2024-02-23 | 北京晨晶电子有限公司 | 一种解决光学临近效应的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105446075B (zh) | 2019-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105446075A (zh) | 一种半导体基板光刻工艺 | |
TWI594296B (zh) | 使用收縮及成長方法之極紫外光敏感度降低 | |
TWI413160B (zh) | 半導體微影製程 | |
CN101571674A (zh) | 一种双重曝光方法 | |
US7341939B2 (en) | Method for patterning micro features by using developable bottom anti-reflection coating | |
US8546048B2 (en) | Forming sloped resist, via, and metal conductor structures using banded reticle structures | |
CN102122113A (zh) | 光刻方法 | |
JP2007525714A (ja) | イメージ直接書込み中のフォトレジスト安定性を延長する方法 | |
CN1776523A (zh) | 一种低成本简易制作光刻掩膜的方法 | |
TW201801139A (zh) | 半導體裝置的製作方法 | |
CN114464524A (zh) | 光刻、剥离工艺及制造芯片的方法 | |
CN103092008B (zh) | 一种非感光性聚酰亚胺光刻工艺方法 | |
CN102129167B (zh) | 光刻掩膜以及光刻方法 | |
KR20100102422A (ko) | 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법 | |
CN104425216A (zh) | 具有沟槽的半导体衬底的光刻方法 | |
US9086631B2 (en) | EUV resist sensitivity reduction | |
CN102890402B (zh) | 去除光感显影底部抗反射层缺陷的方法 | |
CN102446712B (zh) | 一种增加两次图形曝光工艺窗口的方法 | |
KR100650892B1 (ko) | 포토레지스트막패턴 형성방법 | |
JP4574976B2 (ja) | 微細パターン形成方法 | |
TWI820349B (zh) | 光學鄰近校正方法及基板處理方法 | |
TW523807B (en) | Method for improving photolithography pattern profile | |
Mehta et al. | Assessment of negative tone development challenges | |
Sho et al. | The resist-core spacer patterning process for fabrication of 2xnm node semiconductor devices | |
CN117008413A (zh) | 光刻胶底切形貌的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |