CN114695088A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114695088A
CN114695088A CN202011642823.6A CN202011642823A CN114695088A CN 114695088 A CN114695088 A CN 114695088A CN 202011642823 A CN202011642823 A CN 202011642823A CN 114695088 A CN114695088 A CN 114695088A
Authority
CN
China
Prior art keywords
etching
photoresist layer
material layer
inclination angle
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011642823.6A
Other languages
English (en)
Inventor
刘磊
王明军
祝志阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp
Original Assignee
Ningbo Semiconductor International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Semiconductor International Corp filed Critical Ningbo Semiconductor International Corp
Priority to CN202011642823.6A priority Critical patent/CN114695088A/zh
Publication of CN114695088A publication Critical patent/CN114695088A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请公开半导体结构及其形成方法，所述半导体结构的形成方法包括：提供第一材料层；在所述第一材料层表面形成图形化的光刻胶层；对所述光刻胶层进行预处理，使得所述光刻胶层的图形侧壁顶部向图形内侧倾斜，且具有预设倾斜角度；以预处理后的光刻胶层为掩膜，沿所述预设倾斜角度，对所述第一材料层进行第一刻蚀，形成刻蚀图形，所述刻蚀图形的侧壁具有目标倾斜角度，所述目标倾斜角度与所述预设倾斜角度之差小于设定值。上述半导体结构的形成方法能够控制刻蚀图形的侧壁倾斜角度。

Description

半导体结构及其形成方法
技术领域
本申请涉及半导体技术领域，具体涉及一种半导体结构及其形成方法。
背景技术
半导体结构的形成过程中，经常需要在前层刻蚀形成的刻蚀图形上沉积新的材料层。新的材料层的沉积质量与前层的刻蚀图形的形貌有很大的关系，在前层的刻蚀图形侧壁垂直或者具有倒梯形侧壁的情况下，新的材料层在侧壁处容易产生空洞、缝隙等缺陷。
为了提高沉积质量，通常需要使得前层的刻蚀图形的侧壁顶部向图形内侧倾斜，使得侧壁能够在沉积过程中，充分与沉积气体接触，从而提高在侧壁表面的材料层的沉积质量。
可以用倾斜角度体现侧壁的倾斜程度，倾斜角度定义为侧壁与材料层所在平面之间的夹角。前层刻蚀图形的侧壁倾斜角度，对于沉积质量的改善非常重要。倾斜角度太大，无法达到改善效果；倾斜角度太小，又会对图形的线宽造成影响；不同材料需要的倾斜角度也会有差异。
因此，如何对刻蚀图形侧壁的倾斜角度实现准确控制，是目前需要解决的问题。
发明内容
鉴于此，本申请提供一种半导体结构及其形成方法，以实现对刻蚀图形侧壁的倾斜角度的准确控制。
本申请提供的一种半导体结构的形成方法，包括：提供第一材料层；在所述第一材料层表面形成图形化的光刻胶层；对所述光刻胶层进行预处理，使得所述光刻胶层的图形侧壁顶部向图形内侧倾斜，与第一材料层表面之间具有预设倾斜角度；以预处理后的光刻胶层为掩膜，沿所述预设倾斜角度，对所述第一材料层进行第一刻蚀，形成刻蚀图形，所述刻蚀图形的侧壁具有目标倾斜角度，所述目标倾斜角度与所述预设倾斜角度之差小于设定值。
可选的，所述目标倾斜角度等于所述预设倾斜角度。
可选的，所述预处理包括：对所述光刻胶层进行热回流，使得所述光刻胶层的图形具有凸起的弧形表面；对热回流处理后的光刻胶层进行第二刻蚀，使得所述光刻胶层的图形侧壁倾斜，且具有预设倾斜角度。
可选的，所述热回流处理的加热温度为200℃～300℃，时间为3min～5min。
可选的，所述光刻胶层的厚度为1微米～2微米。
可选的，所述设定值范围为0～5°。
可选的，所述目标倾斜角度为25°～60°。
可选的，所述第二刻蚀对所述光刻胶层和所述第一材料层的刻蚀选择比大于100。
可选的，所述第二刻蚀采用的刻蚀气体包括：O2、Cl2、Ar、He中的至少一种。
可选的，所述第一刻蚀对所述第一材料层和所述光刻胶层的刻蚀选择比大于100。
可选的，所述第一刻蚀过程中，采用的刻蚀气体中，能够产生聚合物的刻蚀气体的摩尔分数小于20％。
可选的，所述第一材料层包括金属层、绝缘介质层或半导体层。
可选的，还包括：形成覆盖所述刻蚀图形侧壁和顶面的第二材料层。
本申请还提供一种半导体结构，包括：基底；位于所述基底表面的第一材料层，所述第一材料层内形成有刻蚀图形，所述刻蚀图形的侧壁向刻蚀图形内侧倾斜，与基底表面之间的夹角范围为25°～60°。
可选的，所述第一材料层的材料包括金属、绝缘介质或半导体。
可选的，还包括：覆盖所述刻蚀图形侧壁和顶面的第二材料层。
本申请的半导体结构的形成方法，通过对光刻胶层进行预处理，对光刻胶层图形的侧壁倾斜角度进行准确控制，然后再以所述预处理后的光刻胶层为掩膜，刻蚀第一材料层，获取刻蚀图形，且刻蚀图形的侧壁倾斜角度与光刻胶层图形的侧壁倾斜角度差值小于预设值，通过对光刻胶层的预处理，获得预设倾斜角度，就能够实现对第一材料层内刻蚀图形侧壁倾斜角度的控制。
进一步，所述预处理包括热回流和第二刻蚀，通过热回流使得光刻胶层的图形表面呈凸起的圆弧状，侧壁位置处的表面切线角度接近预设倾斜角度，再结合第二刻蚀对侧壁处进行刻蚀，能够使得光刻胶层图形的侧壁的倾斜角度调整为预设倾斜角度，实现对光刻胶层图形侧壁的倾斜角度的更准确的控制。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例的半导体结构的形成方法的流程示意图；
图2至图8是本申请一实施例的半导体结构的形成过程的结构示意图。
具体实施方式
如背景技术中所述，需要形成侧壁具有特定倾斜角度的刻蚀图形，以提高后续在刻蚀图形上沉积的材料层的沉积质量。
目前形成倾斜侧壁通常采用两种方式，一种方法是采用较厚的光刻胶层作为掩膜，在刻蚀过程中，采用比例较高的能够在刻蚀过程中产生聚合物的气体，在刻蚀待刻蚀层的过程中，产生的聚合物能够在侧壁堆积，保护侧壁；且在刻蚀过程中，光刻胶层同时被刻蚀后退，露出新的待刻蚀层，从而形成倾斜侧壁。这种刻蚀方式，由于聚合物对侧壁的保护，形成的倾斜侧壁的倾斜角度偏小，通常在10°～25°范围内。
另一种方法，是减少刻蚀气体中能够产生聚合物的刻蚀气体比例，使得在刻蚀过程种，刻蚀图形侧壁几乎不会产生聚合物，刻蚀图形的侧壁角度能够与光刻胶层的侧壁保持一致。这种情况下，最终形成的刻蚀图形的侧壁倾斜角度由光刻胶的掩膜图形得侧壁的倾斜角度决定，因此，这种方法对光刻胶的图形侧壁的倾斜角度要求较高。而现有技术中，对光刻胶图形侧壁的角度控制较为困难，通常通过光刻工艺形成的图形侧壁倾斜角度会较高，因此形成的刻蚀图形的侧壁倾斜角度也较大，通常在60°～70°左右。
上述方法中，均存在刻蚀角度无法准确控制，以及倾斜角度的可调范围有限的问题。发明人研究发现，45°左右的倾斜侧壁有利于提高后续沉积材料层的沉积质量，但是，现有技术中，无法较好的将刻蚀图形的侧壁目标倾斜角度。
为了解决上述问题，本申请提出一种新的技术方案，能够在较大范围内实现目标倾斜角度，且对倾斜角度的控制更为准确。
下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
请参考图1，为本发明一实施例的半导体结构的形成过程的流程示意图。
所述半导体结构的形成过程包括如下步骤：
步骤S101:提供第一材料层。
所述第一材料层为待刻蚀材料层，所述第一材料层包括金属层、绝缘介质层或半导体层等半导体工艺中常用的材料层中的任意一种。
步骤S102:在所述第一材料层表面形成图形化的光刻胶层。
根据对第一材料层内待形成的刻蚀图形，通过光刻工艺在所述第一材料层表面形成图形化的光刻胶层，以作为后续刻蚀所述第一材料层的掩膜。
步骤S103:对所述光刻胶层进行预处理，使得所述光刻胶层的图形侧壁向图形内侧倾斜，且与第一材料层表面之间具有预设倾斜角度。
所述预处理包括：对所述光刻胶层进行热回流处理，使得所述光刻胶层的图形具有凸起的弧形表面；对热回流处理后的光刻胶层进行第二刻蚀，使得所述光刻胶层的图形的侧壁倾斜，与第一材料层表面之间具有预设倾斜角度。
步骤S104:以预处理后的光刻胶层为掩膜，对所述第一材料层进行第一刻蚀，形成具有倾斜侧壁的刻蚀图形，所述刻蚀图形的侧壁具有目标倾斜角度，所述目标倾斜角度与所述预设倾斜角度之差小于设定值。
由于以所述光刻胶层作为掩膜，所述第一刻蚀沿预设倾斜角度对未被光刻胶层覆盖的第一材料层表面进行刻蚀，可以通过对第一刻蚀过程的工艺参数的调整，使得所述刻蚀图形的侧壁倾斜角度在所述光刻胶图形的预设倾斜角度的基础上没有或仅有少许偏差。所述设定值范围为0～5°。所述目标倾斜角度可以略大于、略小于或等于所述预设倾斜角度。
上述方法，通过先对光刻胶层进行预处理后，将光刻胶层的图形侧壁的倾斜角度调整至预设倾斜角度，再以预处理后的光刻胶层作为掩膜，对第一材料层进行第一刻蚀，所述第一刻蚀形成的侧壁倾斜角度与预设倾斜角度差异较小，从而能够实现对刻蚀图形的侧壁倾斜角度更为准确的控制。
请参考图2至图7，为本发明一具体实施方式的半导体结构的形成过程的结构示意图。
请参考图2，提供第一材料层200。
所述第一材料层200为待刻蚀层，可以为衬底本身，也可以是形成于一基底上的材料层。该实施例中，所述第一材料层200形成于基底100表面。
所述第一材料层200可以为半导体层、金属层、绝缘介质层中的任意一种。
请参考图3，在所述第一材料层200表面形成图形化的光刻胶层300。
所述图形化光刻胶层300的形成方法包括：在所述第一材料层200表面通过旋涂方式形成光刻胶层后，通过光刻工艺，对所述光刻胶层进行光刻，形成图形化的光刻胶层。
通过光刻工艺形成的光刻胶的图形侧壁通常垂直于或几乎垂直于所述第一材料层200表面，倾斜角度接近90°。
后续需要对所述光刻胶层300进行预处理，以调整所述光刻胶层300内图形侧壁的倾斜角度。
请参考图4，对所述光刻胶层300(请参考图3)进行热回流，使得热回流后的光刻胶层300a的图形具有凸起的弧形表面。
所述热回流包括加热过程和冷却过程。加热过程中，通过一定的温度加热，至少使得光刻胶层表层材料软化，具有流动性；再自然冷却，光刻胶材料凝固，在材料表面张力作用下，形成凸起的弧形表面，横截面的边缘厚度小于中部厚度。
可以根据光刻胶材料的不同，合理设置所述热回流的加热温度，既要能够使得光刻胶软化，又要避免光刻胶层的图形过度变形而无法继续作为后续刻蚀的掩膜层。在一些实施例中，所述加热温度为200℃～300℃，加热时间为3min～5min。加热过程完成后，自然冷却或通氮气冷却。
较佳的，预处理后的光刻胶层300a的图形表面整体呈弧形，如图4所示，且侧壁位置处的弧形表面的切线的倾斜角度接近预设倾斜角度。
热回流后的光刻胶层的图形形貌与最初的光刻胶层300(请参考图3)的厚度有关。若光刻胶层300厚度过大，热回流处理后，仅顶部表面以及侧壁顶部呈圆弧状，而靠近底部的一定高度的侧壁依旧呈垂直形貌，如图5中预处理后的光刻胶层3001a，后续无法通过刻蚀处理将侧壁倾斜角度调整至预设倾斜角度。若光刻胶层300厚度过小，热回流后厚度进一步降低，将无法满足作为刻蚀掩膜的厚度要求，且侧壁处倾斜角度过小，也无法达到预设倾斜角度。在一些实施例中，所述光刻胶层300的厚度可以设置为1微米～2微米。在其他实施例中，可以根据实际需求，合理配置光刻胶层300厚度、回流过程的加热温度以及加热时间等参数。
请参考图6，对热回流处理后的光刻胶层300a进行第二刻蚀，使得第二刻蚀后的光刻胶层300b的侧壁倾斜，且具有预设倾斜角度α。
所述第二刻蚀可以采用干法刻蚀工艺，且对所述光刻胶层300a(请参考图4)具有较高刻蚀选择性，而对所述第一材料层200不产生刻蚀或几乎没有刻蚀效果。具体的，所述第二刻蚀采用的刻蚀气体包括O2、Cl2、Ar或He中的至少一种，通过化学刻蚀和/或物理刻蚀，对所述光刻胶层300a进行所述第二刻蚀。在一些实施例中，所述第二刻蚀工艺，对所述光刻胶层300a和所述第一材料层200的刻蚀选择比大于100。该实施例中，对所述光刻胶层300a进行的所述第二刻蚀采用的刻蚀气体包括：Ar、He和Cl2，其中，Ar的流速为80sccm～120sccm，He的流速为20sccm～50sccm，Cl2的流速为20sccm～80sccm，刻蚀过程压力5mTorr～10mTorr，功率为500W～1500W。
可以通过调整刻蚀方向，对光刻胶层300a的侧壁处进行刻蚀，形成倾斜侧壁，通过控制刻蚀速率、刻蚀角度、刻蚀时间，使得第二刻蚀后得光刻胶层300b得侧壁倾斜角度达到预设倾斜角度α。
虽然第二刻蚀会造成所述光刻胶层300b相比于光刻胶层300a会有一定的线宽(CD)损失，但是，由于在热回流过程中，由于光刻胶融化后在重力作用下会向底部流动，导致热回流后的光刻胶层300a得图形线宽略大于热回流之前的光刻胶层300得线宽，正好弥补了第二刻蚀可能造成的线宽损失，因此整个预处理过程对于光刻胶层的图形线宽影响基本可以忽略。
请参考图7，以预处理后的光刻胶层300b为掩膜，对所述第一材料层200进行第一刻蚀，形成具有倾斜侧壁的刻蚀图形201，所述刻蚀图形的侧壁与基底100表面之间具有目标倾斜角度β，所述目标倾斜角度β与所述预设倾斜角度α之差小于设定值。
采用第一刻蚀，对所述第一材料层200进行各向异性刻蚀，所述第一刻蚀对所述第一材料层200具有高选择性，对所述光刻胶层300b不产生刻蚀或几乎没有刻蚀效果。较佳的，所述第一刻蚀中，所述第一材料层200和所述光刻胶层300b的刻蚀选择比大于100。
所述第一刻蚀过程中，采用的刻蚀气体中能够产生聚合物的气体比例较低，即采用低聚合物刻蚀气体。通常的刻蚀过程中，部分刻蚀气体能够与刻蚀产物聚合或反应，形成聚合物。能够产生聚合物的气体通常为含C或B气体，例如CF4、C2F4、C2F6、C3F8、CF4、C2F4、C2F6、C3F8、BCl3，N2，CO等，产生聚合物的刻蚀气体比例越高，侧壁倾斜角度越小。在一些实施例中，所述第一刻蚀采用的能够产生聚合物的气体(例如含C和/或含B的气体)占整个刻蚀气体总量的摩尔分数小于20％，避免在刻蚀过程中在刻蚀图形201的侧壁上形成过多聚合物，影响目标倾斜角度的形成。较佳的，所述第一刻蚀的刻蚀气体中不存在能够产生聚合物的刻蚀气体。通过低聚合物刻蚀气体进行第一刻蚀，能够沿光刻胶层300b的侧壁的预设倾斜角度α对第一材料层200(请参考图6)进行刻蚀，尽量使得刻蚀所述第一材料层200后形成的刻蚀图形201的侧壁能够与所述光刻胶层300b的侧壁倾斜角度保持一致。即便由于工艺误差，刻蚀图形201侧壁的目标倾斜角度β无法与所述光刻胶层300b的图形侧壁的预设倾斜角度α保持严格一致，也能够将刻蚀图形201的目标倾斜角度β与所述预设倾斜角度α的差值控制在设定值以内。所述设定值可以为0～5°，所述目标倾斜角度可以为25°～60°，有利于提高后续材料层沉积的质量。
在该实施例中，所述第一材料层200的材料为Mo，所述光刻胶层300b的侧壁的倾斜角度α为45°，为了使得刻蚀第一材料层200后形成的刻蚀图形侧壁倾斜角度与光刻胶层300b的图形侧壁倾斜角度一致，该实施例中，所述第一刻蚀采用的刻蚀气体包括：Ar、He、SF6和Cl2，其中，Ar的流速为80sccm～120sccm，He的流速为20sccm～50sccm，SF6的流速为20sccm～80sccm，Cl2的流速为20sccm～80sccm，刻蚀过程压力5mTorr～10mTorr，功率为500W～1500W，并通过控制刻蚀时间，使得最终形成的刻蚀图形201侧壁的倾斜角度β与光刻胶层300b的图形的侧壁倾斜角度α一致，β＝α＝45°。
请参考图8，形成覆盖所述刻蚀图形201侧壁和顶面的第二材料层400。
在形成所述第二材料层400之前，还包括去除所述光刻胶层300b(请参考图7)。
所述第二材料层400的材料可以为半导体层、金属层、绝缘介质层中的任意一种，可以与所述第一材料层200的材料相同或不同，均不作限定，本领域技术人员可以根据实际需要进行选择。
所述第二材料层400可以通过化学气相沉积、等离子体增强化学气相沉积工艺、溅射、电镀等各种方法形成。
该实施例中，所述第二材料层400材料为Mo。由于前层的刻蚀图形201的侧壁倾斜角度45°，第二材料层400具有较高的台阶覆盖性，在所述刻蚀图形201的侧壁表面的沉积质量较高，能够避免产生缝隙、空洞等问题，提高半导体结构的可靠性。
根据所述第一材料层200和第二材料层400的材料不同，所述刻蚀图形201的侧壁的目标倾斜角度β还可以设置为其他值，响应的调整预处理后光刻胶层300b的侧壁的预设倾斜角度α，以满足不同材料层沉积的需求，从而提高第二材料层400的沉积质量。
本发明的实施例还提供一种半导体结构。
请参考图，为本发明一实施例提供的半导体结构的结构示意图。
该实施例中，所述半导体结构包括：基底100；位于所述基底100表面的第一材料层，所述第一材料层内具有刻蚀图形201，所述刻蚀图形201侧壁的朝向图形内侧倾斜，与基底100之间的夹角范围为25°～60°。
所述第一材料层的材料包括金属、绝缘介质或半导体。
该实施例中，所述半导体结构还包括：覆盖所述刻蚀图形201侧壁和顶面的第二材料层400。
该实施例中，所述刻蚀图形201的侧壁倾斜角度，有利于提高在其表面形成的所述第二材料层400的膜层质量，特别是减少第二材料层400与所述刻蚀图形201的侧壁界面上的缺陷。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (16)

1.一种半导体结构的形成方法，其特征在于，包括：
提供第一材料层；
在所述第一材料层表面形成图形化的光刻胶层；
对所述光刻胶层进行预处理，使得所述光刻胶层的图形侧壁顶部向图形内侧倾斜，与第一材料层表面之间具有预设倾斜角度；
以预处理后的光刻胶层为掩膜，沿所述预设倾斜角度，对所述第一材料层进行第一刻蚀，形成刻蚀图形，所述刻蚀图形的侧壁具有目标倾斜角度，所述目标倾斜角度与所述预设倾斜角度之差小于设定值。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述目标倾斜角度等于所述预设倾斜角度。
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述预处理包括：对所述光刻胶层进行热回流，使得所述光刻胶层的图形具有凸起的弧形表面；对热回流处理后的光刻胶层进行第二刻蚀，使得所述光刻胶层的图形侧壁倾斜，且具有预设倾斜角度。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述热回流的加热温度为200℃～300℃，时间为3min～5min。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述光刻胶层的厚度为1微米～2微米。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述设定值范围为0～5°。
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述目标倾斜角度为25°～60°。
8.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述第二刻蚀对所述光刻胶层和所述第一材料层的刻蚀选择比大于100。
9.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述第二刻蚀采用的刻蚀气体包括：O2、Cl2、Ar、He中的至少一种。
10.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一刻蚀对所述第一材料层和所述光刻胶层的刻蚀选择比大于100。
11.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一刻蚀过程中，能够产生聚合物的刻蚀气体的摩尔分数小于20％。
12.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一材料层包括金属层、绝缘介质层或半导体层。
13.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：形成覆盖所述刻蚀图形侧壁和顶面的第二材料层。
14.一种半导体结构，其特征在于，包括：
基底；
位于所述基底表面的第一材料层，所述第一材料层内形成有刻蚀图形，所述刻蚀图形的侧壁向刻蚀图形内侧倾斜，与基底表面之间的夹角范围为25°～60°。
15.根据权利要求14所述的半导体结构，其特征在于，所述第一材料层的材料包括金属、绝缘介质或半导体。
16.根据权利要求14所述的半导体结构，其特征在于，还包括：覆盖所述刻蚀图形侧壁和顶面的第二材料层。
CN202011642823.6A 2020-12-30 2020-12-30 半导体结构及其形成方法 Pending CN114695088A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011642823.6A CN114695088A (zh) 2020-12-30 2020-12-30 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011642823.6A CN114695088A (zh) 2020-12-30 2020-12-30 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114695088A true CN114695088A (zh) 2022-07-01

Family

ID=82136492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011642823.6A Pending CN114695088A (zh) 2020-12-30 2020-12-30 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114695088A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116782748A (zh) * 2023-08-24 2023-09-19 致真存储(北京)科技有限公司 多态存储单元结构的制作方法及存储器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116782748A (zh) * 2023-08-24 2023-09-19 致真存储(北京)科技有限公司 多态存储单元结构的制作方法及存储器
CN116782748B (zh) * 2023-08-24 2023-11-14 致真存储(北京)科技有限公司 多态存储单元结构的制作方法及存储器

Similar Documents

Publication Publication Date Title
US20100103517A1 (en) Segmented film deposition
US10381232B2 (en) Techniques for manipulating patterned features using ions
US7842622B1 (en) Method of forming highly conformal amorphous carbon layer
CN114695088A (zh) 半导体结构及其形成方法
US4705597A (en) Photoresist tapering process
JP3019367B2 (ja) 半導体装置の製造方法
JP5743718B2 (ja) 成形型の製造方法及び光学素子
JPH0522377B2 (zh)
JP2001255426A (ja) 光導波路
CN104658939B (zh) 用于自对准双构图技术的关键尺寸补偿方法
US5407530A (en) Method of preparing fine conductive pattern
US10622216B2 (en) Method for manufacturing semiconductor device
JP2003136014A (ja) 塗布膜形成方法
JPH0882704A (ja) 位相シフト回折格子の作製方法
WO2023231187A1 (zh) 半导体结构的制造方法
JP2011007837A (ja) 回折格子およびその製造方法
JP2023051549A (ja) 蒸着マスクの製造方法
JPH0496327A (ja) エッチング方法
CN115584469A (zh) 一种增加碳化硅台阶金属层覆盖厚度的方法及相关设备
KR0140638B1 (ko) 콘택식각방법
KR100617044B1 (ko) 반도체 소자의 금속배선 형성방법
KR102071498B1 (ko) 반도체 소자의 제조 방법 및 장치
CN113867104A (zh) Lift-off用光刻胶结构的制备方法
JP2022157655A (ja) 半導体装置の製造方法及び半導体装置
JP4810284B2 (ja) 固体撮像素子のインナーレンズの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination