JP2022157655A - 半導体装置の製造方法及び半導体装置 - Google Patents

Abstract

【課題】リフロー処理でのボイド発生と、アルミニウム又はアルミニウム合金表面での深い粒界の発生とを抑える半導体装置の製造方法及び半導体装置を得ることが目的である。【解決手段】絶縁膜パターンを形成した後、ホールの内面を含む基板１１０表面の主面側にアルミニウム又はアルミニウム合金による第１の成膜を行う工程と、リフロー処理により、ホール内部を埋め込む工程と、エッチングにより、ホール以外のアルミニウム又はアルミニウム合金を除去する工程と、スパッタリングにより、アルミニウム又はアルミニウム合金による第２の成膜を行う工程と、を有する。【選択図】図５

Description

本発明は、半導体装置の製造方法及び半導体装置に関し、特に、ホール内部のボイド及び表面の深い粒界の発生を抑える半導体装置の製造方法及び半導体装置に関する。

図６及び図７には、従来の半導体装置の製造方法の一例を表す工程断面図が示されている。図８には、リフロー処理後の半導体装置表面のアライメント用パターン周辺の外観写真が示されている。
図６に示すようにビアホール４６０の断面矩形形状（図６中の１点鎖線で示す矩形形状）の長辺ａ（高さ）と、短辺ｂ（ホールの直径）との比率（ａ：ｂ）又は（ａ／ｂ：１）であるアスペクト比のａ／ｂが、大きくなる場合がある。

かかる場合には、アルミニウム又はアルミニウム合金のスパッタリング法による成膜（具体的には、図６の第２アルミ配線層４５０の成膜）時にビアホール４６０等のホール内に図６に示すようなくびれ４７０が発生する可能性が高くなる。

上述した図６に示すくびれ４７０が発生した状態で、その後、リフロー処理を行うと、くびれ４７０が発生して孔径が小さくなっていることで、リフロー処理により溶融した金属が入り込んでも凝固する過程で、流動性が悪くなり、ホール全体に溶融した金属が行き届かずに、くびれ４７０が発生したホール内部の底側に溶融した金属が充填されない空間が残ってしまう、いわゆるボイド４８０が形成されてしまう場合（図７参照。）があるという問題点がある。
ここで、ボイド４８０を形成されにくくするために、アルミの成膜工程を複数回繰り返して成膜する技術が検討されている（特許文献１、特許文献２参照。）

また、コンタクトホール、ビアホール等のホールを埋め込むためのアルミ配線層のリフロー処理を行うと、アルミニウム又はアルミニウム合金に熱が加わって結晶粒が大きく成長する。結晶粒が大きくなると、結晶粒の境界である粒界も大きく目立つようになり、図８に示すように、アルミニウム又はアルミニウム合金の表面に、深い粒界４９５が現れる。当該粒界４９５は、位置合わせ等に用いられるアライメント用パターン４８５の認識の際にエラーの原因になってしまう可能性があるという問題点がある。

特開２０１１－３７２６号公報 特開２００９－１４１２３０号公報

本発明は、上記事実を考慮し、リフロー処理でのボイド発生と、アルミニウム又はアルミニウム合金表面での深い粒界の発生とを抑える半導体装置の製造方法及び半導体装置を得ることが目的である。

請求項１に記載の半導体装置の製造方法は、基板の一方の主面側に複数の層を設け、
少なくとも１つの層を貫通するホールを含む絶縁膜パターンを形成した後、
前記ホールの内面を含む前記基板表面の前記一方の主面側にアルミニウム又はアルミニウム合金による第１の成膜を行う工程と、
リフロー処理により、前記ホール内部に、前記アルミニウム又はアルミニウム合金を埋め込む工程と、
エッチングにより、前記基板表面の前記ホール以外の前記アルミニウム又はアルミニウム合金を除去する工程と、
前記基板表面の前記一方の主面側にスパッタリングにより、前記アルミニウム又はアルミニウム合金による第２の成膜を行う工程と、
を有する。

請求項２記載の半導体装置の製造方法は、前記ホールの底面の位置から前記第１の成膜の下面までに形成される絶縁層の厚さｃと、前記ホールの直径ｂとの比であるｃ／ｂが２．０以下となるように形成されていると共に、前記ホールの底面から前記第１の成膜の上面までにより形成される柱状部の高さａと、前記ホールの直径ｂとの比であるａ／ｂが、２．８以下となるように形成されている。

請求項３に記載の半導体装置は，第１アルミ配線層の上に位置する絶縁層と、
第１アルミ配線層の上の前記絶縁層に設けたホール内に埋め込まれているリフロー処理により形成されているアルミニウム又はアルミニウム合金と、
前記絶縁層及び前記アルミニウム又はアルミニウム合金の上に隣接し、スパッタリングにより形成されている第２アルミ配線層とを備える。

請求項１に記載の半導体装置の製造方法に係る発明によれば、リフロー処理でのホール内部のボイドの発生と、半導体装置の表面側のアルミニウム又はアルミニウム合金表面での深い粒界の発生とを抑えることができる。

請求項２に係る半導体装置の製造方法に係る発明によれば、ホールの底面の位置から第１の成膜の下面までに形成される絶縁層の厚さｃと、ホールの直径ｂとの比であるｃ／ｂが２．０以下となると共に、ホールの底面から第１の成膜の上面までにより形成される柱状部の高さａと、ホールの直径ｂとの比であるａ／ｂが、２．８以下となり、ホール内面を含むアルミ成膜において、くびれが発生し難く、その後のリフロー処理を行っても、溶融金属の流動性の低下によるボイドの発生を抑えることができる。

請求項３に記載の半導体装置に係る発明によれば、ホール内部でのボイドの発生と、基板の表面側において、リフロー処理によるアルミニウム又はアルミニウム合金の表面に発生し易い深い粒界の発生を抑えることができる。

本発明の実施形態に係る半導体装置の製造方法の一例を表す工程断面図である。 本発明の実施形態に係る半導体装置の製造方法の一例を表す工程断面図である。 本発明の実施形態に係る半導体装置の製造方法の一例を表す工程断面図である。 本発明の実施形態に係る半導体装置の製造方法の一例を表す工程断面図である。 本発明の実施形態に係る半導体装置の製造方法を示すフローチャートである。 従来の半導体装置の製造方法の一例を表す工程断面図である。 従来の半導体装置の製造方法の一例を表す工程断面図である。 リフロー処理後の半導体装置表面のアライメント用パターン周辺の外観写真である。 リフロー処理無しの半導体装置表面のアライメント用パターン周辺の外観写真である。

図１～図５を用いて、本発明の実施の形態の半導体装置及びその製造方法について説明する。
図１～図４には、本発明の実施形態に係る半導体装置の製造方法の一例を表す工程断面図が示されている。図５には、本発明の実施形態に係る半導体装置の製造方法を示すフローチャートが示されている。

まず、図１に示すように、半導体装置１００の一方の主面側（図１中の上面側）であっって、主にシリコンからなる基板１１０の上に絶縁層１２０を形成し、この絶縁層１２０の上に、アルミニウム又はアルミニウム合金からなる第１アルミ配線層１３０をスパッタリング（スパッタ法）により形成する。

なお、このスパッタリング（スパッタ法）は、一般的に行われているスパッタリング技術であって、真空中で不活性ガス（アルゴンガス）を導入し、ターゲット（成膜材料）であるアルミニウム又はアルミニウム合金にマイナスの電圧を印加してグロー放電を発生させ、不活性ガス原子をイオン化し、高速でターゲットの表面にガスイオンを衝突させて激しく叩き、ターゲットを構成する成膜材料であるアルミニウム又はアルミニウム合金の粒子（原子・分子）を激しく弾きだし、勢いよく基板１１０上の絶縁層１２０の表面に付着・堆積させ第１アルミ配線層１３０としての薄膜を形成しているものである。

そして、この第１アルミ配線層１３０の上に絶縁層１４０を堆積するとともに、当該絶縁層１４０には、ビアホール１６０を形成している。当該ビアホール１６０は、１つの絶縁層１４０を貫通しているが、特にこの１つの絶縁層１４０に限定されるものではなく、少なくとも１つの層を貫通するものであればよいものであって、複数の層を貫通するようなものでも良い。

この絶縁層１４０は、図１に示すように、少なくとも１つの層を貫通するホール（具体的には、ビアホール１６０）を含む絶縁膜パターンを形成しているものである。

図１に示すように、上述した絶縁層１４０の上面であって、上述したビアホール１６０の内面を含む半導体装置１００の一方の主面側（図１の上面側）にアルミニウム又はアルミニウム合金をスパッタリングによる第１の成膜により第１のアルミ成膜層１５１が所定の厚さにより形成されている。

なお、上述した「所定の厚さ」は、図６に示す従来技術における第２アルミ配線層４５０のアルミ成膜の厚さよりも厚さが薄くなるように形成されている。
したがって、ビアホール１６０の断面矩形形状（図１中の１点鎖線で示す矩形形状）の長辺ａ（高さ）と、短辺ｂ（ホールの直径）との比率（ａ：ｂ）又は（ａ／ｂ：１）であるアスペクト比の数値ａ／ｂが、図６に示す従来技術のビアホール４６０における同様のアスペクト比の数値ａ／ｂと比べて、小さくなるように形成されている。
本施の形態では、図１に示すように、ビアホール１６０の底面の位置から第１の成膜である第１のアルミ成膜層１５１の下面までに形成される絶縁層１４０の厚さｃと、ビアホール１６０の直径ｂとの比であるｃ／ｂが２．０以下となるように形成されている。
なお、一般的に上述したｂに対して、ｃが小さくなる程、ビアホール１６０の深さが浅くなって溶融金属の流動性が向上するため、ボイドが発生し難くなる傾向がある。
更に、本実施の形態では、ビアホール１６０の底面から第１の成膜（第１のアルミ成膜層１５１）の上面までにより形成される柱状部１６５の中心軸を通る断面矩形形状の長辺となる高さａと、この断面矩形形状の短辺となるホールの直径ｂとの比であるａ／ｂが２．８以下となるように形成されている。

本実施の形態では、第１のアルミ成膜層１５１の厚みは、図６に示す従来技術の第２アルミ配線層４５０よりもアルミ成膜の厚さが薄くなっている。さらに、上述したようにビアホール１６０のアスペクト比の数値ａ／ｂも、図６に示す従来技術よりも小さく形成されていることで、図６に示すようなくびれ４７０は形成されない。

上述したような図１に示す工程断面図の状態から、第１のアルミ成膜層１５１のアルミニウム又はアルミニウム合金のリフロー処理を行い、図２に示すように、ビアホール１６０の内部にアルミニウム又はアルミニウム合金を埋め込んで充填させた状態にする。

本実施の形態では、第１のアルミ成膜層１５１において従来技術のようなくびれ４７０が形成されていない。これにより、アルミニウム又はアルミニウム合金のリフロー処理の際、溶融した金属がくびれ４７０により流動性が阻害されてしまうことがない。このため、ビアホール１６０内部の隅々まで溶融金属が行き渡り、図７に示す従来技術で説明したボイド４８０が形成されることは無く、ビアホール１６０内部に隙間なく、溶融したアルミニウム又はアルミニウム合金が充填され、リフローアルミ１７０が形成される。なお、ビアホール１６０内のリフローアルミ１７０は、ビアホール１６０周囲にアルミ成膜された第１のアルミ成膜層１５１のアルミニウム又はアルミニウム合金の一部がリフロー処理により溶融して流れこんで形成される。

次に上述したような図２に示す工程断面図の状態から、半導体装置１００の主面側（図２の上面側）のエッチングにより、半導体装置１００の表面のビアホール１６０以外のアルミニウム又はアルミニウム合金を除去することで、図３に示す工程断面図の状態となる。

このエッチングは、高真空プラズマを利用したドライエッチングであり、異方性に優れているものである。
これにより、絶縁層１４０の上面に成膜されている第１のアルミ成膜層１５１のリフローアルミ１７０が除去され、図３に示すように、ビアホール１６０内部にだけアルミニウム又はアルミニウム合金からなるリフローアルミ１７０が充填されている状態となる。

次に、図３に示す工程断面図の状態から、図４に示すように半導体装置１００の表面の一方の主面側（図３の半導体装置１００の上面側）にスパッタリングにより、アルミニウム又はアルミニウム合金による第２の成膜を行い、絶縁層１４０及びビアホール１６０内部のリフローアルミ１７０の上面に第２のアルミ成膜層１５２としての第２アルミ配線層１５０を形成する。

この第２のアルミ成膜層１５２は、スパッタリングにより形成されていると共に、この段階で既にビアホール１６０内部には、図４に示すように上述したリフロー処理によりアルミニウム又はアルミニウム合金のリフローアルミ１７０が充填されている。このため、第２のアルミ成膜層１５２に関しては、ビアホール１６０内部をアルミニウム又はアルミニウム合金で埋め込むためのリフロー処理を実施する必要がない。
したがって、第２のアルミ成膜層１５２のアルミニウム又はアルミニウム合金の表面には、従来技術の図８に示すようなリフロー処理の入熱による結晶粒の成長は見られず、結晶粒の成長による深い粒界４９５の発生は抑えられる。

本実施の形態では、第２のアルミ成膜層１５２において、リフロー処理を行わないため、上述したように深い粒界４９５の発生は抑えられる。これにより、図９に示すように、当該第２のアルミ成膜層１５２の表面に形成された凹状のアライメント用パターン４８５も誤認識されることなく、明瞭に認識可能となる。

次に、本実施の形態に係る半導体装置の製造方法についてフローチャートを用いて説明する。
図５は、本実施の形態に係る半導体装置の製造方法を示すフローチャートである。

ステップＳ１０の絶縁膜パターン形成工程において、図１に示すように、基板１１０の一方の主面側に複数の層（絶縁層１２０、第１アルミ配線層１３０、絶縁層１４０）を設け、少なくとも１つの層、たとえば絶縁層１４０を貫通するビアホール１６０を含む絶縁膜パターンをフォトリソグラフィ等の技術により形成する。

ステップＳ１１の第１のアルミ成膜工程において、図１に示すように、上述した絶縁層１４０により絶縁膜パターンを形成した後、ビアホール１６０等のホールの内面を含む半導体装置１００の一方の主面側にアルミニウム又はアルミニウム合金による成膜（第１の成膜）を行い、第１のアルミ成膜層１５１を形成する。

ステップＳ１２の第１のアルミ成膜層１５１のリフロー処理工程において、図２に示すようにリフロー処理により、第１のアルミ成膜層１５１の一部が溶融し、当該溶融金属がビアホール１６０に流れ込む。これにより、ビアホール１６０内部にアルミニウム又はアルミニウム合金からなるリフローアルミ１７０が埋め込まれる。

ステップＳ１３のエッチング工程において、エッチングにより、図３に示すように、半導体装置１００表面のビアホール１６０以外のアルミニウム又はアルミニウム合金を除去する。

ステップＳ１４の第２のアルミ成膜工程において、図４に示すように、半導体装置１００の表面の一方の主面側全面にスパッタリングにより、アルミニウム又はアルミニウム合金による第２の成膜を行い、第２アルミ配線層１５０となる第２のアルミ成膜層１５２を形成する。

上述した半導体装置１００の製造方法により、基板１１０の上に形成されている絶縁層１２０と、この絶縁層１２０の上にスパッタリングによる形成されている第１アルミ配線層１３０と、この第１アルミ配線層１３０の上に位置する絶縁層１４０と、第１アルミ配線層１３０の上の絶縁層１４０に設けたビアホール１６０内に埋め込まれているリフロー処理により形成されているアルミニウム又はアルミニウム合金からなるリフローアルミ１７０と、絶縁層１４０及びリフローアルミ１７０の上に隣接し、スパッタリングにより形成されている第２のアルミ成膜層１５２からなる第２アルミ配線層１５０とを備えた半導体装置１００が形成される。

（作用及び効果）
本実施の形態に係る半導体装置１００の製造方法では、アルミニウム又はアルミニウム合金によるアルミ配線（具体的には、第２アルミ配線層１５０）の成膜を１段階で完成させるのではなく、アルミニウム又はアルミニウム合金による第１の成膜を行う工程と、アルミニウム又はアルミニウム合金による第２の成膜を行う工程との２段階に分けて、アルミ配線（第２アルミ配線層１５０）の成膜を行っている。
さらに、このアルミ配線の成膜において、アルミニウム又はアルミニウム合金による第１の成膜を行って第１のアルミ成膜層１５１を形成した後に、リフロー処理により、ビアホール１６０内部にアルミニウム又はアルミニウム合金を埋め込んでいる。

このように、アルミ配線（第２アルミ配線層１５０）の成膜において、アルミ成膜を１段階で行わずに、２段階（第１の成膜、第２の成膜）に分けて行うことで、ビアホール１６０内面を含む半導体装置１００の表面に１段階だけで当該アルミ成膜を行うよりも、２段階に分割したうちの１段階目である第１のアルミ成膜による第１のアルミ成膜層１５１の厚さを、１段階だけで当該アルミ成膜を完了させるよりも薄く成膜することができる。

一般的に、図６に示すように、半導体装置４００にビアホール４６０等のホールを形成する場合、ホールの底面から第２アルミ配線層４５０の上面までにより形成される円柱形の柱状部４６５の中心軸を通る断面矩形形状（図６の１点鎖線参照。）における長辺ａ（高さ）と、この断面矩形形状の短辺ｂとなるホールの直径ｂとの比率（ａ：ｂ）＝（ａ／ｂ：１）であるアスペクト比（例えばａ／ｂ）が大きくなる場合がある（図６参照。）。
この柱状部４６５の断面形状が深く細長い矩形形状となっているホールに厚みが大きなアルミ成膜を行うと、ホール内部の一部の箇所に最小孔径が小さくなるようなくびれ４７０（図６参照。）が発生し易くなる。そのような状態で、アルミニウム又はアルミニウム合金のリフロー処理を行うと、ホールの途中のくびれ４７０が形成されている箇所付近で、凝固したアルミニウム又はアルミニウム合金がホール孔を塞いでしまう可能性が高くなる。リフロー処理により溶融したアルミニウム又はアルミニウム合金がホール底部にまで行き届かずに埋め込まれない状態、いわゆる溶融金属の流動性がホール内で悪い状態となり易い。その結果、ホール内部の空間全体に溶融金属が行き届かずに、ホール底側に空間が残ってしまう、いわゆるボイド４８０（図７参照。）が発生し易くなる。

本実施の形態では、上述したようなホールの断面形状の矩形形状における長辺ａと短辺ｂとの比率である「アスペクト比（ａ／ｂ）」が大きく、断面形状全体として細長い矩形形状のホールであっても、アルミ成膜を一度に行わずに２段階（第１のアルミ成膜、第２のアルミ成膜）に分割して行っている。これにより、１回のアルミ成膜の厚さを分割して成膜を行わない場合よりも薄くすることができる。

このように第２アルミ配線層１５０のアルミ成膜を２段階に分割して行うことで、分割して行わない場合よりも、１段階目のアルミ成膜の厚さ（第１のアルミ成膜層１５１の厚さ）を薄くすることができる。
このため、従来技術として図６に示すビアホール４６０におけるアスペクト比のａ／ｂと比べて、リフロー処理前のホール内の断面矩形形状のアスペクト比のａ／ｂを小さくすることができる。これにより、第１のアルミ成膜実行後の状態で第１のアルミ成膜層１５１のリフロー処理を行っても、上述したようなくびれ４７０（図６参照）の発生を抑えることができる。

したがって、ビアホール１６０内部への溶解したアルミニウム又はアルミニウム合金の流動性を良好に維持することができ、当該リフロー処理によるホール内におけるボイド４８０（図７参照）の発生を抑えることが可能となる。

図６、図７に示すように従来技術では、第２アルミ配線層４５０の要求する厚さを確保する場合において、１回のアルミ成膜で、所定の第２アルミ配線層４５０の厚さを確保しようとしている。このため、ホールの柱状部４６５のアスペクト比のａ／ｂの数値が大きくなり、ホール内にくびれ４７０を発生させ、ボイド４８０を発生させている。
それに対して、本実施の形態では、図６、図７に示す従来技術の第２アルミ配線層４５０と同様の厚さを確保する場合において、第１のアルミ成膜層１５１と第２のアルミ成膜層１５２との２段階のアルミ成膜を行うことで、ホール内にくびれ４７０（図６参照）を発生させずにボイド４８０の発生を抑えている。

本実施の形態に係る半導体装置１００の製造方法に係る発明によれば、図１に示すように、絶縁層１４０の厚さｃと、ホールの直径ｂとの比であるｃ／ｂが２．０以下となるように形成されていると共に、柱状部１６５の中心軸を通る断面矩形形状の長辺となる高さａと、この断面矩形形状の短辺となるホールの直径ｂとの比であるａ／ｂが２．８以下となっている。これにより、ホール内面を含むアルミ成膜において、くびれ４７０（図６参照。）が発生し難く、その後のリフロー処理を行っても、溶融金属の流動性の低下によるボイド４８０（図８参照。）の発生を抑えることができる。なお、ｃ／ｂが１．６、ａ／ｂが２．４とするのが好適である。

そして、図３に示すようにリフロー処理後のエッチングで半導体装置１００表面のホール以外のアルミニウム又はアルミニウム合金からなるリフローアルミ１７０を除去することで、第１のアルミ成膜後の当該リフロー処理によりアルミニウム又はアルミニウム合金からなるリフローアルミ１７０の表面に発生した深い粒界を除去することができる。

その後、図４に示すように、スパッタリングにより第２の成膜を行って半導体装置１００の表面をアルミニウム又はアルミニウム合金からなる第２のアルミ成膜層１５２で覆う。このとき、既にビアホール１６０内には、上述した第１のアルミ成膜のリフロー処理によるアルミニウム又はアルミニウム合金からなるリフローアルミ１７０が埋まっている。このため、ビアホール１６０内をアルミニウム又はアルミニウム合金で埋めるためのリフロー処理を上述した第２のアルミ成膜によって形成された第２のアルミ成膜層１５２に対して行う必要が無い。

このように第２のアルミ成膜によって形成された第２のアルミ成膜層１５２に対して、リフロー処理を行う必要が無い。リフロー処理を実行しないことで、当該リフロー処理後に結晶粒が成長してアルミニウム又はアルミニウム合金の表面に発生し易い深い粒界の発生を無くすことができる。
結果として、本発明に係る半導体装置１００の製造方法によれば、アルミ成膜を第１のアルミ成膜と第２のアルミ成膜との２段階に分割して行うとともに、第１のアルミ成膜のリフロー処理後にエッチングを行い、第２のアルミ成膜後にリフロー処理を行わないことで、リフロー処理でのホール内部のボイド４８０（図７参照。）の発生と、半導体装置１００の表面側のアルミニウム又はアルミニウム合金表面での深い粒界４９５（図８参照。）の発生とを抑えることができる。

本実施の形態に係る半導体装置１００では、第１アルミ配線層１３０の上に位置する絶縁層１４０と、第１アルミ配線層１３０の上の絶縁層１４０に設けたビアホール１６０内に埋め込まれているリフロー処理により形成されているアルミニウム又はアルミニウム合金（リフローアルミ１７０）と、絶縁層１４０及びアルミニウム又はアルミニウム合金（リフローアルミ１７０）の上に隣接し、スパッタリングにより形成されている第２アルミ配線層１５０（第２のアルミ成膜層１５２）とを備えている。

本実施の形態に係る半導体装置１００では、半導体装置１００の表面側に第２のアルミ成膜層１５２を形成する場合おいて、スパッタリングを用いて、その後にリフロー処理を行わないことで、リフロー処理によるアルミニウム又はアルミニウム合金の表面に発生し易い深い粒界（図８参照。）の発生を抑えることができる。
これにより、本実施の形態によれば、図９に示すように、アルミニウム又はアルミニウム合金の表面に形成した位置合わせ用のアライメント用パターン４８５を明瞭に認識することが可能となる。
結果として、リフロー処理でのボイド発生と、アルミニウム又はアルミニウム合金表面での深い粒界の発生とを抑えることが可能な半導体装置の製造方法及び半導体装置を得ることができる。

なお、半導体装置１００の製造方法及び半導体装置１００において、ホールの底面の位置から第１の成膜である第１のアルミ成膜層１５１の下面までに形成される絶縁層１４０の厚さｃと、ホールの直径ｂとの比であるｃ／ｂが２．０を超えるように形成され、ビアホール１６０の底面から第１の成膜（第１の成膜層１５１）の上面までにより形成される円柱形の柱状部１６５の中心軸を通る断面矩形形状の長辺となる高さａと、この断面矩形形状の短辺となるビアホール１６０の直径ｂとの比であるａ／ｂが２．８を超える場合、このホール内面を含むアルミ成膜をスパッタリングにより行った際、ホール内部にくびれ４７０（図６参照。）が発生しやすくなる。その後、リフロー処理を行うと、当該くびれ４７０により溶融金属の流動性が低下し、ホール内部全体に溶融金属が行き届かない空間が発生し易くなって、いわゆるボイド４８０（図７参照。）が発生し易くなる。
一方、ｃ／ｂの数値が２．０以下となると共に、上記ａ／ｂの数値が２．８以下となると、ホール内面を含むアルミ成膜において、くびれ４７０が発生し難く、その後のリフロー処理を行っても、溶融金属の流動性の低下によるボイド４８０の発生を抑えることができる。

（備考）
上述した本実施の形態では、半導体装置１００のホールとして、層間を繋ぐビアホール１６０を一例として用いているが、特にホールとしてビアホール１６０に限定されるものではなく、コンタクトホールや、スルーホール等のより長さの長いホールにも適用可能なものである。

１００・・・半導体装置、１１０・・・基板、１２０・・・絶縁層、１３０・・・第１アルミ配線層、１４０・・・絶縁層、１５０・・・第２アルミ配線層、１５１・・・第１のアルミ成膜層、１５２・・・第２のアルミ成膜層、１６０・・・ビアホール、１６５・・・柱状部、１７０・・・リフローアルミ、４００・・・半導体装置、４１０・・・基板、４２０・・・絶縁層、４３０・・・第１アルミ配線層、４４０・・・絶縁層、４５０・・・第２アルミ配線層、４６０・・・ビアホール、４６５・・・柱状部、４７０・・・くびれ、４８０・・・ボイド、４８５・・・アライメント用パターン、４９５・・・粒界

Claims (3)

1. 基板の一方の主面側に複数の層を設け、
   少なくとも１つの層を貫通するホールを含む絶縁膜パターンを形成した後、
   前記ホールの内面を含む前記基板表面の前記一方の主面側にアルミニウム又はアルミニウム合金による第１の成膜を行う工程と、
   リフロー処理により、前記ホール内部に、前記アルミニウム又はアルミニウム合金を埋め込む工程と、
   エッチングにより、前記基板表面の前記ホール以外の前記アルミニウム又はアルミニウム合金を除去する工程と、
   前記基板表面の前記一方の主面側にスパッタリングにより、前記アルミニウム又はアルミニウム合金による第２の成膜を行う工程と、
   を有する半導体装置の製造方法。
2. 前記ホールの底面の位置から前記第１の成膜の下面までに形成される絶縁層の厚さｃと、前記ホールの直径ｂとの比であるｃ／ｂが２．０以下となるように形成されていると共に、
   前記ホールの底面の位置から前記第１の成膜の上面までにより形成される柱状部の高さａと、前記ホールの直径ｂとの比であるａ／ｂが、２．８以下となるように形成されている請求項１に記載の半導体装置の製造方法。
3. 第１アルミ配線層の上に位置する絶縁層と、
   第１アルミ配線層の上の前記絶縁層に設けたホール内に埋め込まれているリフロー処理により形成されているアルミニウム又はアルミニウム合金と、
   前記絶縁層及び前記アルミニウム又はアルミニウム合金の上に隣接し、スパッタリングにより形成されている第２アルミ配線層とを備えた半導体装置。

Images