JP2007053403A - リソグラフ方法 - Google Patents
リソグラフ方法 Download PDFInfo
- Publication number
- JP2007053403A JP2007053403A JP2006297621A JP2006297621A JP2007053403A JP 2007053403 A JP2007053403 A JP 2007053403A JP 2006297621 A JP2006297621 A JP 2006297621A JP 2006297621 A JP2006297621 A JP 2006297621A JP 2007053403 A JP2007053403 A JP 2007053403A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mask
- image
- radiation
- energy sensitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【解決手段】半導体デバイス又はリソグラフ用マスクのような製品を製造するためのリソグラフ方法において、基板上に材料を塗布し、パターン付けし、パターン付層を用いる一連のステップにより製品を製造する。所望のパターンは第1のパターンの像をエネルギー感受性材料層中に描画することにより生成される。この像を現像し第1のパターンを生成する。第2の像を、第1のパターン上に形成されたエネルギー感受性材料層中に形成する。第2の像を現像する。所望のパターンを第1のパターン及び第2のパターンから現像する。
【選択図】図1
Description
320(すなわち、基板中に形成されたトレンチ315を有する基板314)の平面図を図4に示す。酸化シリコンライン301及び上部ホトレジスト層内露光部分311の端部と下部ライン311の端部との間の差がトレンチ315となる。所望のパターン320は、第1のマスクからの第1のフィーチャーの端部と第2のパターン310内のレジストフィーチャー311の端部との間の間隔により画成される領域である。
4枚一組のバイナリレチクル(マスク)をDupont Photomask Inc.から購入した。レーザ装置を用い、多数の異なるパターンが画成されたマスクを調製した。多数のパターンの2種類の具体例は図4及び図5に示される。レチクルアドレススペース(すなわち、マスク内のアドレス可能ユニット(ピクセル)のサイズ)は40nmであった。マスク上の最小フィーチャーの寸法は1μmであった。マスクの位置合せ規格は60nmであった。暗視野と明視野照明及びポジ型とネガ型レジストの異なる組み合わせを使用するために、4枚のマスクのうちの2枚のマスクのパターンは、他の2枚のマスクのパターンのネガである。露光用に、XLS7800リソグラフ露光装置を使用した。この装置は、Ultratech Stepper, Inc.により製造販売されている。この装置の拡大倍率は4倍であり、使用する露光波長は248nmであり、σコヒーレンス係数は0.74であり、NA(開口数)は0.53である。この実施例で使用したポジ型エネルギー感受性レジスト(以下「ホトレジスト」という)は、米国マサチューセッツ州のマールボローに存在するShipley Companyから市販されているUV6(登録商標)であった。この実施例で使用したネガ型ホトレジスト は、Shipley Companyから市販されているUV2(登録商標)であった。
20 輻射線
25,36 エネルギー感受性ホトレジスト層
30 硬質マスク層
35 シリコン基板
45 フィーチャー
100,105 マスク
101,110 輻射線
102,106 エネルギー感受性レジスト層
103 硬質マスク層
104 シリコン基板
108 フィーチャー
200,205 マスク
201,210 輻射線
202,206 エネルギー感受性レジスト層
203 誘電体層
204 シリコン基板
207 フィーチャー
300 パターン
301 酸化シリコン層領域
302 基板面領域
310 像
314 基板
315 トレンチ
320 生成パターン
400 第1のパターン
401 酸化シリコン層
402 シリコン基板
410 像
420 生成パターン
500 生成パターン
501,502 第1及び第2の矩形像
Claims (11)
- (a)特定の波長の輻射線を第1のパターンを有するマスクに照射するステップと、
(b)第1のパターンの像を、材料層をその上に有する基板上に形成されたエネルギー感受性材料層に投射するステップと、
(c)エネルギー感受性材料層中に第1のパターンを形成するために、前記像を現像するステップと、
(d)下部材料層に第1のパターンを転写するステップと、
(e)第1のパターン上にエネルギー感受性レジスト材料層を形成するステップと、
(f)特定の波長の輻射線を第2のパターンを有するマスクに照射するステップと、
ここで、該波長は、第1のパターンを有するマスクに照射される輻射線の波長と同一であるか又は異なる、
(g)第2のパターンの像をエネルギー感受性レジスト材料層に投射するステップと、
ここで、該像は、所望のパターンを画成するために第1のパターンと第2のパターンが協働するように、下部の第1のパターンと位置合せされる、
(h)第2のパターンをエネルギー感受性材料中に形成するために、前記像を現像するステップと、
(i)第1及び第2のパターンから所望のパターンを現像するステップとからなり、
ここで、該所望のパターンは、輻射線の波長のうちの少なくとも一つの波長よりも小さい寸法を有する、
ことを特徴とする製品を製造するためのリソグラフ方法。 - 前記製品は半導体デバイスである、
ことを特徴とする請求項1に記載の方法。 - 前記製品はリソグラフ用マスクである、
ことを特徴とする請求項1に記載の方法。 - 前記基板は半導体基板であり、該基板上には、硬質マスク材料、誘電体材料及び金属からなる群から選択される材料の層が形成されている、
ことを特徴とする請求項2に記載の方法。 - 前記エネルギー感受性材料は、ポジ型エネルギー感受性材料である、
ことを特徴とする請求項4に記載の方法。 - 前記第1及び第2のパターンは基板面に直交する端部を有する膜厚を有し、
第1のパターンの端部と第2のパターンの端部との間に間隔が存在するように、第2のパターンの像は第1のパターンに対して位置合わせされ、
前記所望のパターンは前記間隔により画成され、
前記間隔は露光輻射線の波長よりも小さい、
ことを特徴とする請求項5に記載の方法。 - 前記下部半導体基板の一部分は第1のパターンの端部と第2のパターンの端部との間で露光され、
前記所望のパターンを下部の基板に転写するステップを更に有する、
ことを特徴とする請求項6に記載の方法。 - 前記第2のパターンの一部分は前記第1のパターンの一部分上に延在し、
前記所望のパターンを半導体基板上に形成された材料層上に転写するステップを更に有する、
ことを特徴とする請求項6に記載の方法。 - 前記エネルギー感受性材料はネガ型エネルギー感受性材料である、
ことを特徴とする請求項4に記載の方法。 - 前記第1及び第2のパターンは基板面に直交する端部を有する膜厚を有し、
第1のパターンの端部と第2のパターンの端部との間に間隔が存在するように、第2のパターンの像は第1のパターンに対して位置合わせされ、
前記所望のパターンは前記間隔により画成され、
前記間隔は露光輻射線の波長よりも小さい、
ことを特徴とする請求項9に記載の方法。 - 前記基板上に形成された前記材料層の一部分は第1のパターンの端部と第2のパターンの端部との間で露光され、
前記所望のパターンを、前記基板上に形成された前記材料層に転写するステップを更に有する、
ことを特徴とする請求項10に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/293,103 US6218057B1 (en) | 1999-04-16 | 1999-04-16 | Lithographic process having sub-wavelength resolution |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000111051A Division JP2000331928A (ja) | 1999-04-16 | 2000-04-12 | リソグラフ方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011145682A Division JP2011199321A (ja) | 1999-04-16 | 2011-06-30 | リソグラフ方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007053403A true JP2007053403A (ja) | 2007-03-01 |
Family
ID=23127678
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000111051A Pending JP2000331928A (ja) | 1999-04-16 | 2000-04-12 | リソグラフ方法 |
JP2006297621A Pending JP2007053403A (ja) | 1999-04-16 | 2006-11-01 | リソグラフ方法 |
JP2011145682A Pending JP2011199321A (ja) | 1999-04-16 | 2011-06-30 | リソグラフ方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000111051A Pending JP2000331928A (ja) | 1999-04-16 | 2000-04-12 | リソグラフ方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011145682A Pending JP2011199321A (ja) | 1999-04-16 | 2011-06-30 | リソグラフ方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6218057B1 (ja) |
EP (1) | EP1045289A3 (ja) |
JP (3) | JP2000331928A (ja) |
KR (1) | KR100614781B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010206093A (ja) * | 2009-03-05 | 2010-09-16 | Dainippon Printing Co Ltd | パターン形成体の製造方法、パターン形成体、および凸状パターン形成体の製造方法、凸状パターン形成体 |
JP2011199321A (ja) * | 1999-04-16 | 2011-10-06 | Alcatel-Lucent Usa Inc | リソグラフ方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7778437B2 (en) * | 1994-03-17 | 2010-08-17 | Digimarc Corporation | Media and methods employing steganographic marking |
TW460755B (en) * | 1998-12-16 | 2001-10-21 | Asm Lithography Bv | Lithographic projection apparatus |
US6421820B1 (en) * | 1999-12-13 | 2002-07-16 | Infineon Technologies Ag | Semiconductor device fabrication using a photomask with assist features |
US6358856B1 (en) * | 2000-11-21 | 2002-03-19 | Advanced Micro Devices, Inc. | Bright field image reversal for contact hole patterning |
US6998198B2 (en) | 2001-11-30 | 2006-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contact hole printing by packing and unpacking |
US7014956B2 (en) * | 2002-01-04 | 2006-03-21 | Intel Corporation | Active secondary exposure mask to manufacture integrated circuits |
US6670646B2 (en) | 2002-02-11 | 2003-12-30 | Infineon Technologies Ag | Mask and method for patterning a semiconductor wafer |
DE10208449A1 (de) | 2002-02-27 | 2003-09-11 | Infineon Technologies Ag | Verfahren zur Erhöhung der Ätzresistenz und zur Verkleinerung der Loch- oder Grabenbreite einer Fotoresiststruktur unter Verwendung von Lösungsmittelsystemen geringer Polarität |
US7094686B2 (en) | 2003-12-16 | 2006-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contact hole printing by packing and unpacking |
KR100742090B1 (ko) | 2005-12-29 | 2007-07-23 | 동부일렉트로닉스 주식회사 | 포토레지스트 패턴의 제조방법 |
KR100796509B1 (ko) * | 2006-07-24 | 2008-01-21 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
US8582079B2 (en) * | 2007-08-14 | 2013-11-12 | Applied Materials, Inc. | Using phase difference of interference lithography for resolution enhancement |
US20090117491A1 (en) * | 2007-08-31 | 2009-05-07 | Applied Materials, Inc. | Resolution enhancement techniques combining interference-assisted lithography with other photolithography techniques |
US9018108B2 (en) | 2013-01-25 | 2015-04-28 | Applied Materials, Inc. | Low shrinkage dielectric films |
US9741586B2 (en) * | 2015-06-30 | 2017-08-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating package structures |
CN113156773B (zh) * | 2021-03-31 | 2024-02-09 | 华中科技大学 | 一种合作吸收双光束超分辨光刻系统及方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5843519A (ja) * | 1981-09-09 | 1983-03-14 | Nec Corp | 半導体装置の製造方法 |
JPS62102531A (ja) * | 1985-10-29 | 1987-05-13 | Sony Corp | エツチング方法 |
JPH01179418A (ja) * | 1988-01-07 | 1989-07-17 | Sharp Corp | マスク |
JPH0582487A (ja) * | 1991-09-20 | 1993-04-02 | Sony Corp | エツチングマスクの形成方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4937619A (en) | 1986-08-08 | 1990-06-26 | Hitachi, Ltd. | Projection aligner and exposure method |
JP3033135B2 (ja) | 1990-06-13 | 2000-04-17 | 株式会社ニコン | 投影露光装置及び方法 |
US5308741A (en) | 1992-07-31 | 1994-05-03 | Motorola, Inc. | Lithographic method using double exposure techniques, mask position shifting and light phase shifting |
DE4235702A1 (de) * | 1992-10-22 | 1994-04-28 | Siemens Ag | Verfahren zur Erzeugung von Strukturen eines Gesamtmusters in der Oberfläche eines Substrats |
JP2852169B2 (ja) * | 1993-02-25 | 1999-01-27 | 日本電気株式会社 | 投影露光方法および装置 |
US5667918A (en) | 1993-09-27 | 1997-09-16 | Micron Technology, Inc. | Method of lithography using reticle pattern blinders |
JP2803999B2 (ja) * | 1993-11-10 | 1998-09-24 | 現代電子産業株式会社 | 半導体装置の微細パターン製造法 |
US5667940A (en) * | 1994-05-11 | 1997-09-16 | United Microelectronics Corporation | Process for creating high density integrated circuits utilizing double coating photoresist mask |
US5652084A (en) * | 1994-12-22 | 1997-07-29 | Cypress Semiconductor Corporation | Method for reduced pitch lithography |
US5717518A (en) | 1996-07-22 | 1998-02-10 | Kla Instruments Corporation | Broad spectrum ultraviolet catadioptric imaging system |
US5807649A (en) | 1996-10-31 | 1998-09-15 | International Business Machines Corporation | Lithographic patterning method and mask set therefor with light field trim mask |
US5821014A (en) | 1997-02-28 | 1998-10-13 | Microunity Systems Engineering, Inc. | Optical proximity correction method for intermediate-pitch features using sub-resolution scattering bars on a mask |
US5837557A (en) | 1997-03-14 | 1998-11-17 | Advanced Micro Devices, Inc. | Semiconductor fabrication method of forming a master layer to combine individually printed blocks of a circuit pattern |
US5853923A (en) * | 1997-10-23 | 1998-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double layer method for fabricating a rim type attenuating phase shifting mask |
US6048649A (en) * | 1998-04-30 | 2000-04-11 | International Business Machines Corporation | Programmed defect mask with defects smaller than 0.1 μm |
US6218057B1 (en) * | 1999-04-16 | 2001-04-17 | Lucent Technologies Inc. | Lithographic process having sub-wavelength resolution |
-
1999
- 1999-04-16 US US09/293,103 patent/US6218057B1/en not_active Expired - Lifetime
-
2000
- 2000-04-04 EP EP00302834A patent/EP1045289A3/en not_active Withdrawn
- 2000-04-12 JP JP2000111051A patent/JP2000331928A/ja active Pending
- 2000-04-15 KR KR1020000019775A patent/KR100614781B1/ko active IP Right Grant
-
2006
- 2006-11-01 JP JP2006297621A patent/JP2007053403A/ja active Pending
-
2011
- 2011-06-30 JP JP2011145682A patent/JP2011199321A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5843519A (ja) * | 1981-09-09 | 1983-03-14 | Nec Corp | 半導体装置の製造方法 |
JPS62102531A (ja) * | 1985-10-29 | 1987-05-13 | Sony Corp | エツチング方法 |
JPH01179418A (ja) * | 1988-01-07 | 1989-07-17 | Sharp Corp | マスク |
JPH0582487A (ja) * | 1991-09-20 | 1993-04-02 | Sony Corp | エツチングマスクの形成方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011199321A (ja) * | 1999-04-16 | 2011-10-06 | Alcatel-Lucent Usa Inc | リソグラフ方法 |
JP2010206093A (ja) * | 2009-03-05 | 2010-09-16 | Dainippon Printing Co Ltd | パターン形成体の製造方法、パターン形成体、および凸状パターン形成体の製造方法、凸状パターン形成体 |
Also Published As
Publication number | Publication date |
---|---|
EP1045289A3 (en) | 2002-05-29 |
KR100614781B1 (ko) | 2006-08-25 |
EP1045289A2 (en) | 2000-10-18 |
US6218057B1 (en) | 2001-04-17 |
JP2000331928A (ja) | 2000-11-30 |
KR20000071705A (ko) | 2000-11-25 |
JP2011199321A (ja) | 2011-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007053403A (ja) | リソグラフ方法 | |
TWI261732B (en) | Composite optical lithography method for patterning lines of significantly different widths | |
US8133661B2 (en) | Superimpose photomask and method of patterning | |
US7968277B2 (en) | Imaging post structures using X and Y dipole optics and a single mask | |
JP4184918B2 (ja) | コンタクトホールの形成方法 | |
US20070263192A1 (en) | Illumination system and a photolithography apparatus employing the system | |
JPH08250395A (ja) | レジストパターン形成方法 | |
JP4804802B2 (ja) | フォトマスク及びこれを用いたパターン製造方法 | |
KR100907898B1 (ko) | 반도체 소자 제조 방법 | |
US6306558B1 (en) | Method of forming small contact holes using alternative phase shift masks and negative photoresist | |
JPH0567049B2 (ja) | ||
US7026106B2 (en) | Exposure method for the contact hole | |
KR100785186B1 (ko) | 설계 패턴의 작성 방법, 포토 마스크의 제조 방법,레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법 | |
JP3475309B2 (ja) | 位相シフトフォトマスクの製造方法 | |
JP2693805B2 (ja) | レチクル及びこれを用いたパターン形成方法 | |
JPH0651489A (ja) | ハーフトーン位相シフトフォトマスクの製造方法 | |
US6306549B1 (en) | Method for manufacturing EAPSM-type masks used to produce integrated circuits | |
JP2008015534A (ja) | 改良型cplマスクおよびそれを生成する方法およびプログラム製品 | |
TW200300961A (en) | Multiple photolithographic exposures with different clear patterns | |
JPH05142751A (ja) | フオトマスクおよび投影露光方法 | |
KR970006928B1 (ko) | 반도체 장치의 제조 방법 | |
JPH0950115A (ja) | Sogからなる位相シフト層を有する位相シフトフォトマスクの製造方法 | |
KR20050089291A (ko) | 반도체 소자의 미세패턴 형성 방법 | |
KR100223324B1 (ko) | 반도체 장치의 미세패턴 제조방법 | |
KR20100042468A (ko) | 반도체 소자의 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100421 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100721 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100726 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101021 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110630 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110815 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20111007 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120224 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120229 |