JPS5843519A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5843519A JPS5843519A JP56141896A JP14189681A JPS5843519A JP S5843519 A JPS5843519 A JP S5843519A JP 56141896 A JP56141896 A JP 56141896A JP 14189681 A JP14189681 A JP 14189681A JP S5843519 A JPS5843519 A JP S5843519A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist film
- film
- photoresist
- irradiated
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000012212 insulator Substances 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims 2
- 210000003127 knee Anatomy 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 20
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 10
- 239000000377 silicon dioxide Substances 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 230000005540 biological transmission Effects 0.000 abstract 2
- 238000011282 treatment Methods 0.000 description 3
- 206010011732 Cyst Diseases 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 208000031513 cyst Diseases 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はト。う／′レジスタ半導体・集積回路などの半
導体装置の製造方法に関する。 。
導体装置の製造方法に関する。 。
従来、半導体基板上に選択的にバタ７ンを形成す、る場
合に−は１、まず前記半導体基板の一面を被覆する絶縁
物層１例えば二酸化硅素（ＳｔＯ，）や窒化・−硅素（
８１ｓＮ４）等もしくは、導体層例えばアル電エウ五等
を形成した後に、フォトレジストと、して例えばポジタ
イプもしくは、ネガタイプいずれかの、フォーオシスト
を塗布形成後、所定の臂スクパターンによりて写真蝕刻
する方法が用いられている。この上うな方法に訃いて、
フォトレジスト膜］゛を介して二スクパタ７／の位置会
わせ精度は１μｍ、、。
合に−は１、まず前記半導体基板の一面を被覆する絶縁
物層１例えば二酸化硅素（ＳｔＯ，）や窒化・−硅素（
８１ｓＮ４）等もしくは、導体層例えばアル電エウ五等
を形成した後に、フォトレジストと、して例えばポジタ
イプもしくは、ネガタイプいずれかの、フォーオシスト
を塗布形成後、所定の臂スクパターンによりて写真蝕刻
する方法が用いられている。この上うな方法に訃いて、
フォトレジスト膜］゛を介して二スクパタ７／の位置会
わせ精度は１μｍ、、。
以下と非常に高いが、微細なマスクパターンを確実に写
真蝕刻する場合の従来の最小寸法は３μｍ糧度が限界で
ある。３μｍ以下のマスクパターンを形成する場合、フ
ォトレジスト膜Ｏ形成後、ネガタイプの場合露牟量６を
短縮、ポジーイブの場合、逆ｌ１ｃ−大する方法が知５
られていｂが、前記ネガタイプの場合、露光量を短縮し
ていくと、フォトレジスト膜が膨潤し、所定のパー−７
幅が不正確になりたシ、バタｒノの角Ｏ解ａｔ：が忠実
に再現されな％Ａことがある。従りて、３μｍ以下の寸
法をポジタイプフォトレジストあるいはネガタイプフォ
トレジストのみで写真−：、−するのは、非常に困難で
Ｔｏ、、た。一方、半導体装置においては、その特性上
、絶縁ゲート形トラｙジスタのダート領域や電極領域等
を形成するためには、微細な幅の領域を形成することが
要求される。
真蝕刻する場合の従来の最小寸法は３μｍ糧度が限界で
ある。３μｍ以下のマスクパターンを形成する場合、フ
ォトレジスト膜Ｏ形成後、ネガタイプの場合露牟量６を
短縮、ポジーイブの場合、逆ｌ１ｃ−大する方法が知５
られていｂが、前記ネガタイプの場合、露光量を短縮し
ていくと、フォトレジスト膜が膨潤し、所定のパー−７
幅が不正確になりたシ、バタｒノの角Ｏ解ａｔ：が忠実
に再現されな％Ａことがある。従りて、３μｍ以下の寸
法をポジタイプフォトレジストあるいはネガタイプフォ
トレジストのみで写真−：、−するのは、非常に困難で
Ｔｏ、、た。一方、半導体装置においては、その特性上
、絶縁ゲート形トラｙジスタのダート領域や電極領域等
を形成するためには、微細な幅の領域を形成することが
要求される。
本発明の目的は、上記問題点を一挙に解決することで・
、半導体装置の微小寸法領域の形成方法を゛ 提供する
ことにある。
、半導体装置の微小寸法領域の形成方法を゛ 提供する
ことにある。
本発明の特徴は、半導体基板上に絶縁−１層を被着する
工程とこの絶縁物層上に第１の“７オトレジスト膜を被
着する工程と、この第１の、フォトレジスト膜を写真蝕
刻法を用いて選択的に除去する工程と、この第１の７オ
トレジスト膜の選択的忙除去された領域及び残留せる第
１の７オトレジスト膜上に第２Ｑ７オトレジスト膜を被
着する工程と。
工程とこの絶縁物層上に第１の“７オトレジスト膜を被
着する工程と、この第１の、フォトレジスト膜を写真蝕
刻法を用いて選択的に除去する工程と、この第１の７オ
トレジスト膜の選択的忙除去された領域及び残留せる第
１の７オトレジスト膜上に第２Ｑ７オトレジスト膜を被
着する工程と。
少なくとも、ζＯＯ１２７オトレジスト膜が除去された
領域に被着されえ第２のフォトレジスト膜の一部のみを
残して門真蝕刻法を用いこの第２のフォトレジスト膜を
選択的に除去する工１と、第１の７オトレジ亮ト膜と第
２のフォトレジスト膜・・′：：、１ の両者が除去され一部分ｏｌｌ！Ｉ＠物層を蝕刻する工
程とを含む半導体装置の製造方法にある。
領域に被着されえ第２のフォトレジスト膜の一部のみを
残して門真蝕刻法を用いこの第２のフォトレジスト膜を
選択的に除去する工１と、第１の７オトレジ亮ト膜と第
２のフォトレジスト膜・・′：：、１ の両者が除去され一部分ｏｌｌ！Ｉ＠物層を蝕刻する工
程とを含む半導体装置の製造方法にある。
そして、半導体基板上に導体層が被着されていることも
好ましい。また第１の７オトレジスト膜にポジタイプ、
第２のフォトレジスト膜にネガタイプのフォト、レジス
ト膜を用いるこ、とや、第１．第２ともネガタイプのフ
ォ・トレジスト膜を用いるとも好ましい。
好ましい。また第１の７オトレジスト膜にポジタイプ、
第２のフォトレジスト膜にネガタイプのフォト、レジス
ト膜を用いるこ、とや、第１．第２ともネガタイプのフ
ォ・トレジスト膜を用いるとも好ましい。
以下１本発明について例えば２μｍの寸法領域を形成す
る場合についての実施例を図面を参照しながら説明する
。 ９ 第１図において用いる。半導体ｌとして例、えばＰ型シ
リコ・ンウェハの表面上に絶縁物層２と、して二”酸化
硅素を形成す・る。以下の説明においては二酸化硅素膜
厚を５ｏｏｏｌとす、る。次に第２図に示すごとくポジ
タイプフォトレジスト３を塗布せしめる。次に第３図に
示すごとく光の透、退部５を有するマ°スク・４におい
て、その透過部１・０寸法が、例えば４μｍとし、前記
マスク４を所定の位置に配−する。−・
。
る場合についての実施例を図面を参照しながら説明する
。 ９ 第１図において用いる。半導体ｌとして例、えばＰ型シ
リコ・ンウェハの表面上に絶縁物層２と、して二”酸化
硅素を形成す・る。以下の説明においては二酸化硅素膜
厚を５ｏｏｏｌとす、る。次に第２図に示すごとくポジ
タイプフォトレジスト３を塗布せしめる。次に第３図に
示すごとく光の透、退部５を有するマ°スク・４におい
て、その透過部１・０寸法が、例えば４μｍとし、前記
マスク４を所定の位置に配−する。−・
。
次に・このマスク−４を通して−直に紫外光Ｕを照射工
ｉする。
ｉする。
この様にして露光照射した後はこれをＩＩｇＩＬ、第４
図のごとくその照射された部分はポジタイプフォトレジ
スト膜５′が溶解さ、れ、紫外光が照射されない部分は
、ポジタイプフォトレジスト膜が残存する。ここでポ“
シタイブフォトンシスト１膜は紫外光の照射を受は先部
分が現像液に可溶性となるものである。次に第５図のご
とく前記ポジタイプフォトレジスト膜が除去された領域
を含むポジタイプフォトレジスト膜３の一面上にネガタ
イプ７オトレジスト膜６を塗布形成せしめる。、 、ζ
こで斗ガタイブフォトしシストは前記ポジタイプフォト
レジストと紫外光の照射に対して逆の性質な有するもの
である。次に嬉６図に示すとと〈光不透過部８を有する
マスクを配置する。８この時光不透過部８０寸法が例え
に４μｍとする。
図のごとくその照射された部分はポジタイプフォトレジ
スト膜５′が溶解さ、れ、紫外光が照射されない部分は
、ポジタイプフォトレジスト膜が残存する。ここでポ“
シタイブフォトンシスト１膜は紫外光の照射を受は先部
分が現像液に可溶性となるものである。次に第５図のご
とく前記ポジタイプフォトレジスト膜が除去された領域
を含むポジタイプフォトレジスト膜３の一面上にネガタ
イプ７オトレジスト膜６を塗布形成せしめる。、 、ζ
こで斗ガタイブフォトしシストは前記ポジタイプフォト
レジストと紫外光の照射に対して逆の性質な有するもの
である。次に嬉６図に示すとと〈光不透過部８を有する
マスクを配置する。８この時光不透過部８０寸法が例え
に４μｍとする。
ζζで前記ポジタイプ７＃トレジスト膜３の残？九部分
に２μｍ光不透過部が存在する１ｓＫ配置する。セして
ζ９！δり７を通して喬直に紫外光Ｕ／を照射す今。こ
の様に魁て露光の１後は、これを現！すると第７図のと
とく！外光を照射したところは、ネガタイプフォトレジ
スト６が残シ、紫外光の照射されない部分８′は、これ
を除去することができる。
に２μｍ光不透過部が存在する１ｓＫ配置する。セして
ζ９！δり７を通して喬直に紫外光Ｕ／を照射す今。こ
の様に魁て露光の１後は、これを現！すると第７図のと
とく！外光を照射したところは、ネガタイプフォトレジ
スト６が残シ、紫外光の照射されない部分８′は、これ
を除去することができる。
りｔｂ、最初ポジタイプフォトレジスト膜３の除去され
先部分５′とネガタイプフォトレジスト膜６の除去され
た部分８′とが重なった領域９に２μｍ幅の二酸化硅素
膜が露出する。
先部分５′とネガタイプフォトレジスト膜６の除去され
た部分８′とが重なった領域９に２μｍ幅の二酸化硅素
膜が露出する。
以上の処理を施した上で二酸化硅素膜が露出し先部分を
エツチング液に浸してエツチングを行なう。
エツチング液に浸してエツチングを行なう。
この場合、エツチング液としてＨＰ： １０ｇｃｃ 。
ＮＨ４Ｆ ： ３００ ｃｃの割合の混合液をｇｏｃの
一定温度に保りて使用すれは、約１２０秒で二酸化硅素
がエツチングされることが知られている。
一定温度に保りて使用すれは、約１２０秒で二酸化硅素
がエツチングされることが知られている。
従って第８図のごとく９′領域で輻２μｍの二酸化硅素
膜が５０００にエツチングされ前記ｐＨシリコンウ、ハ
が露出する。第９０は１以上の処理を總１１・ し先後にネガタイプフォト１ルジスト膜６とポジタイア
７＊）ｙ９ｘＨＨ７’！・ｉや、イ、去、え。
膜が５０００にエツチングされ前記ｐＨシリコンウ、ハ
が露出する。第９０は１以上の処理を總１１・ し先後にネガタイプフォト１ルジスト膜６とポジタイア
７＊）ｙ９ｘＨＨ７’！・ｉや、イ、去、え。
ので領域９′が形成される。牟かる処理を施した後に第
１０図のごとく例えばＮｌｌの不純物を拡散もしくは、
イオン注入法で注入することによって。
１０図のごとく例えばＮｌｌの不純物を拡散もしくは、
イオン注入法で注入することによって。
例えば約２μｍ幅のＮｌｉ領域１０を形成することがで
きる。また第１１図のごとく例えばアルξ二つ五等の電
極１１を形成することも可能である。
きる。また第１１図のごとく例えばアルξ二つ五等の電
極１１を形成することも可能である。
な、お半導体１はＮｌｌシリコンウェハや％また絶縁物
層２は、二酸化硅素の他室化シリコン等積々の既知の材
料を用いてもよい。
層２は、二酸化硅素の他室化シリコン等積々の既知の材
料を用いてもよい。
また絶縁物層２の代わりに導体層１例えばアル電ニウム
、モリブデン等を用いれば微細な配線形成が可能である
。
、モリブデン等を用いれば微細な配線形成が可能である
。
また１本実施例の応用例として、ポジタイプフォトレジ
スト膜３の代わりにネガタイプフォトレジスト膜、光の
透過部６が不透過部のマスク４を用いても、前記実施例
同様の半導体装置の製造が可能である。
スト膜３の代わりにネガタイプフォトレジスト膜、光の
透過部６が不透過部のマスク４を用いても、前記実施例
同様の半導体装置の製造が可能である。
以上１本発明による方法によれば、従来の写真１−“°
１：二”１“°９７“゛０′ 微細された寸法 、を選択的に形成することができる
。
１：二”１“°９７“゛０′ 微細された寸法 、を選択的に形成することができる
。
第１図乃至第１１図は１本発明実施例の各１椙を説明す
るための断面図である。 なお図において、１・・・・・・半導体、２・・・・・
・絶縁物層、３・・・・・・ポジタイプフォトレジスト
膜、４，７・・・・・・半導体、５・・・・・・マスク
の明部、６・・・・・・ネガタイプフォトレジスト膜、
訃・・・・・マスクの暗部％１０・・・・・・不純物
領斌部、ｌｌ・・・・・・アルン篭の電極。 Ｕ Ｕ／、・・・・・紫外光、 でおる。
るための断面図である。 なお図において、１・・・・・・半導体、２・・・・・
・絶縁物層、３・・・・・・ポジタイプフォトレジスト
膜、４，７・・・・・・半導体、５・・・・・・マスク
の明部、６・・・・・・ネガタイプフォトレジスト膜、
訃・・・・・マスクの暗部％１０・・・・・・不純物
領斌部、ｌｌ・・・・・・アルン篭の電極。 Ｕ Ｕ／、・・・・・紫外光、 でおる。
Claims (1)
- 【特許請求の範囲】 【１）半導体基板上に絶縁物層を被着する工場と、前記
絶縁物層上に第１のフートレジスト膜を被着する工程と
、前記第蓋のフォトレジスト膜を写真蝕刻法を用いて選
択的に除去するニーと、＃記ｆｓｌのフォトレジスト−
の選択的に除去され九領域及び残留せる第１“のフォト
レジスト膜上忙第゛２の７オトレジスト膜を被着するニ
ーと、少なくと４酌記第１°０フオトレジスト膜が除去
された領域に被着された前記第２のフォトレジスト膜の
一部のみを残して写真蝕刻法を用い前記第２の７オトレ
ジスト膜を選択的に除去する工場と、前記第１の７オト
レジスト膜と前記第２のフォートレジスト膜の両者が除
去され大部分の前記絶縁物層を蝕刻す為工場とを含むこ
とを特徴と量る半導体装置の製造方法。 （２） 半導体基板上に導体層を被着する工程を含む
ことを特徴とする特許請求の範囲第（１１項記載の半導
体装置。 （３）第１のフォトレジスト膜としてポジタイプフォト
レジスト膜、第２のフォトレジスト膜としてネガタイプ
フォトレジスト膜を用−ることを特徴とする特許請求の
範囲第（１）項記載の半導体装置。 （４）第１および第２の７オトシジスト膜としてネガタ
イプフォトレジスト膜を用いることを特徴とする特許請
求の範囲第（１）項記載の半導体装置。 □
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56141896A JPS5843519A (ja) | 1981-09-09 | 1981-09-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56141896A JPS5843519A (ja) | 1981-09-09 | 1981-09-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5843519A true JPS5843519A (ja) | 1983-03-14 |
Family
ID=15302679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56141896A Pending JPS5843519A (ja) | 1981-09-09 | 1981-09-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5843519A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007053403A (ja) * | 1999-04-16 | 2007-03-01 | Lucent Technol Inc | リソグラフ方法 |
-
1981
- 1981-09-09 JP JP56141896A patent/JPS5843519A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007053403A (ja) * | 1999-04-16 | 2007-03-01 | Lucent Technol Inc | リソグラフ方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5741624A (en) | Method for reducing photolithographic steps in a semiconductor interconnect process | |
| US6100014A (en) | Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers | |
| KR960005864A (ko) | 미세패턴 형성방법 | |
| US4546534A (en) | Semiconductor device manufacture | |
| JPH0415938A (ja) | コンタクトホールの形成方法 | |
| US5922516A (en) | Bi-layer silylation process | |
| KR100907887B1 (ko) | 하프톤형 위상 시프트 마스크의 제조방법 | |
| JPS5843519A (ja) | 半導体装置の製造方法 | |
| US8765612B2 (en) | Double patterning process | |
| US4581316A (en) | Method of forming resist patterns in negative photoresist layer using false pattern | |
| TWI747942B (zh) | 半導體裝置的製作方法 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| KR0159012B1 (ko) | 2층 감광막 패턴 형성방법 | |
| JPS6386550A (ja) | 多層配線層の形成方法 | |
| KR960000366B1 (ko) | 반도체 장치의 콘택 형성방법 | |
| JPS6214095B2 (ja) | ||
| KR960014056B1 (ko) | 감광막 패턴 형성방법 | |
| KR101096208B1 (ko) | 반도체 소자의 소자 분리용 패턴 형성 방법 | |
| KR950014944B1 (ko) | 감광막패턴 형성방법 | |
| JP3034071B2 (ja) | 半導体装置の作製方法 | |
| KR0171985B1 (ko) | 반도체 장치의 감광막 패턴 형성방법 | |
| KR20060054681A (ko) | 포토레지스트 패턴 및 박막 패턴 형성방법 | |
| JP3330673B2 (ja) | 半導体装置及びその製造方法 | |
| KR100685897B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| JPS60247948A (ja) | 半導体装置の製造方法 |