CN110828466A - 字线制作方法 - Google Patents

字线制作方法 Download PDF

Info

Publication number
CN110828466A
CN110828466A CN201911095517.2A CN201911095517A CN110828466A CN 110828466 A CN110828466 A CN 110828466A CN 201911095517 A CN201911095517 A CN 201911095517A CN 110828466 A CN110828466 A CN 110828466A
Authority
CN
China
Prior art keywords
word line
forming
layer
mask
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911095517.2A
Other languages
English (en)
Other versions
CN110828466B (zh
Inventor
姚邵康
巨晓华
黄冠群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201911095517.2A priority Critical patent/CN110828466B/zh
Publication of CN110828466A publication Critical patent/CN110828466A/zh
Application granted granted Critical
Publication of CN110828466B publication Critical patent/CN110828466B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种字线制作方法，包括以下步骤：提供半导体基底，其表面具有多个字线区并形成有字线材料层；在字线区和字线区之间形成间隔均匀的第一核心结构；在第一核心结构两侧形成侧墙并去除第一核心结构；在侧墙上形成第二掩模层，露出字线区；以侧墙和第二掩模层为阻挡，刻蚀字线材料层，形成字线和选择栅材料层；形成第三掩模层，露出选择栅材料层的中间区域，刻蚀选择栅材料层并形成选择栅。本发明提供的字线形成方法中，在字线区和字线区之间均形成间隔均匀的第一核心结构，可以在光刻和刻蚀过程中避免出现因为光学临近效应而导致形成的图案出现尺寸和形貌不一致的情况，并最终使字线区形成的多条字线的尺寸和形貌一致，保证了器件性能的均一性。

Description

字线制作方法
技术领域
本发明涉及半导体制造领域，尤其是涉及一种字线制作方法。
背景技术
非易失性存储器在系统关闭或无电源供应时仍能保持数据信息。NAND闪存作为一种非易失性存储器，由于具有大容量、擦写速度快、低成本等优点，适用于计算机中的数据存储，广泛应用于消费、汽车以及工业电子等领域。
NAND闪存阵列通常包括多个块，每个块包含位于块中部的若干根字线以及位于两端且临近于字线的选择管。随着技术的发展，字线的尺寸不断缩小，以满足存储容量日益增长的需求。图1为一种字线结构的剖面结构示意图。如图1所示，在半导体基底100上，当字线170尺寸存微缩至40nm以下时，通常采用双重曝光技术即分别采用两块掩模版依次制作每个块的字线170和每个块两端的选择栅180。
然而，在利用字线掩模板制作如图1所示的字线170时，由于字线170在每个块中部区域的密度明显大于临近选择管的边缘区域的密度，每个块中的复数条字线170受光学临近效应(Optical Proximity Effect,OPE)的影响，导致字线掩模的边缘区域和中间区域的形貌和尺寸不一致，使得最终形成的同一块中位于中部区域的字线170和位于边缘区域的字线170(在形成块两端的选择管后靠近选择管)的尺寸和形貌不一致，这会影响到NAND闪存存储特性的均一性。
发明内容
为了获得均匀的字线，降低或防止因字线形貌和尺寸不一致而造成的对闪存存储性能均一性的影响，本发明提供了一种字线制作方法。
本发明提供的字线制作方法包括：
提供半导体基底，所述半导体基底表面具有沿预定方向排列的多个字线区，所述半导体基底表面形成有字线材料层；
在所述字线材料层上形成多个第一核心结构，所述多个第一核心结构沿所述预定方向均匀排列在各个所述字线区内部和所述字线区之间；
在各个所述第一核心结构两侧形成侧墙，并去除所述第一核心结构而保留所述侧墙；
在所述侧墙上形成第二掩模层，所述第二掩模层露出所述字线区且填充位于所述字线区之间的所述侧墙的间隙；
以所述侧墙和所述第二掩模层为保护层，刻蚀所述字线材料层，在所述字线区形成多条沿所述预定方向排列的字线，并在所述字线区之间形成选择栅材料层；
在所述字线和所述选择栅材料层上形成第三掩模层，所述第三掩模层露出所述选择栅材料层的部分中间区域；以及
以所述第三掩模层为保护层，刻蚀所述选择栅材料层，从而在所述字线区之间形成选择栅。
可选的，所述多个第一核心结构的形成方法包括：
在所述字线材料层上形成核心层；
在所述核心层上形成第一掩模层，所述第一掩模层包括在所述字线区内和所述字线区之间沿所述预定方向均匀间隔排列的多个掩模结构；
利用所述多个掩模结构为保护层，刻蚀所述核心层，从而在所述字线区内和所述字线区之间形成沿所述预定方向均匀间隔排列的初始核心结构；以及
采用微缩工艺缩小每个所述初始核心结构在高度和所述预定方向上的尺寸，得到所述多个第一核心结构。
可选的，沿所述预定方向，各个所述掩模结构的尺寸相等且任意两个相邻的所述掩模结构的间距相等。
可选的，所述微缩工艺为湿法刻蚀，所述微缩工艺的微缩率为40～60％。
可选的，所述微缩工艺的微缩率为50％，所述掩模结构的宽度为相邻两根所述字线之间的间距的两倍，相邻两个所述掩模结构之间的间距为所述字线的宽度的两倍。
可选的，所述核心层和所述侧墙的材料分别为氧化硅、氮化硅和多晶硅中的两种。
可选的，在所述字线材料层形成所述核心层利用LPCVD工艺或PECVD工艺。
可选的，所述第一掩模层、第二掩模层及第三掩模层的材料为光刻胶。
可选的，在各个所述第一核心结构两侧形成所述侧墙的方法包括：
利用LPCVD工艺或ALD工艺在各个所述第一核心结构之间沉积侧墙材料；以及
对侧墙材料进行垂向干法刻蚀，以形成所述侧墙。
可选的，去除所述第一核心结构而保留所述侧墙的方法为湿法刻蚀。
本发明提供的字线形成方法中，在字线区和字线区之间均形成间隔均匀的第一核心结构，可以在光刻和刻蚀过程中避免出现因为光刻临近效应而导致形成的图案出现尺寸和形貌不一致的情况，并最终使字线区形成的多条字线的尺寸和形貌一致，保证了器件性能的均一性。
附图说明
图1为一种字线结构的剖面结构示意图。
图2A至图2F为利用现有的一种字线制作方法进行字线制作过程中的剖面结构示意图。
图3为本发明实施例的字线制作方法的流程示意图。
图4A至图4H为利用本发明实施例的字线制作方法进行字线制作过程中的剖面结构示意图。
附图标号说明如下：
I-字线区；
100、200-半导体基底；110、210-字线材料层；120、220-核心层；130、230-第一掩模层；131、231-掩模结构；140、240-初始核心结构；141-边缘初始核心结构；150-第一核心结构；151-边缘第一核心结构；160、260-侧墙；161-边缘侧墙；170、280-字线；171-边缘字线；180、320-选择栅；270-第二掩模层；290-选择栅材料层；310-第三掩模层。
具体实施方式
下面将结合示意图对本发明的字线制作方法的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
为了便于更好地对本发明实施例进行理解，下面首先对现有的一种字线制作方法进行介绍。图2A-2F为利用现有的一种字线制作方法进行字线制作过程中的剖面结构示意图，结合图2A-2F，该字线制作方法包括下面几个步骤。
第一步骤：参阅图2A，提供半导体基底100，所述半导体基底100表面具有沿预定方向排列的多个字线区I，所述字线区I用于形成复数条字线，选择管设置于所述字线区I之间，本实施例中，多个字线区I排列的方向即预定方向为图2A中X方向。沿远离所述半导体基底100的方向依次形成有字线材料层110和核心层120，所述字线材料层110和核心层120覆盖所述字线区I和所述字线区I之间的部分。第一步骤还在所述字线区I的核心层120上方形成了第一掩模层130。
其中，在现有的双重曝光工艺中，第一步骤利用光刻工艺仅在字线区I形成第一掩模层130。所述第一掩模层130包括在所述字线区I内和所述字线区I之间沿所述预定方向间隔均匀排列的多个掩模结构131，而对于位于字线区I边缘的掩模结构131，其一侧为与之距离较近的处于同一字线区I的掩模结构131，另一侧为与之距离较远的另一字线区I边缘的掩模结构131，也即，字线区I之间的曝光图形的线宽明显大于与之相邻的曝光图形的间距，由于光学邻近效应，这会使得位于字线区I之间的区域存在欠曝光现象，体现在字线区I边缘形成的掩模结构131会向字线区I外倾斜，导致位于字线区I边缘的掩模结构131尺寸偏大且产生变形。
第二步骤：参阅图2B，以第一掩模层130为阻挡，去除部分核心层120，形成在所述字线区I内沿所述预定方向间隔排列的多个初始核心结构140。其中，位于字线区I边缘的初始核心结构140为边缘初始核心结构141，可以看出，由于位于字线区I边缘的掩模结构131的尺寸和形貌与位于字线区I中间的掩模结构131的尺寸和形貌不一致，使得在位于字线区I边缘的掩模结构131的阻挡下形成的边缘初始核心结构141的尺寸和形貌也受到影响。
第三步骤：参阅图2C，采用微缩工艺，对初始核心结构140进行缩小。经过缩小后，初始核心结构140的宽度和高度缩小，形成第一核心结构150。多个第一核心结构150在所述字线区I内沿上述的预定方向(X方向)间隔排列，其中，位于字线区I边缘的第一核心结构150为边缘第一核心结构151，所述微缩工艺例如为湿法刻蚀，湿法刻蚀是各向同性的工艺，从而边缘第一核心结构151相对于位于字线区I中部的第一核心结构150仍具有偏大的尺寸及向字线区I外倾斜的形貌。
第四步骤：参阅图2D，采用侧墙工艺，在第一核心结构150的两侧形成侧墙160。由于边缘第一核心结构151具有向字线区I外倾斜的形貌和偏大的尺寸，故在边缘第一核心结构151偏向字线区I外的一侧形成的边缘侧墙161的形貌和尺寸也会受到影响。
第五步骤：参阅图2E，去除第一核心结构150。去除第一核心结构150后，字线材料层110上仅剩余侧墙160，可以看出，边缘侧墙161的形貌和尺寸与位于字线区I中部的侧墙160不一致。
第六步骤：参阅图2F，在侧墙160的阻挡下，去除部分字线材料层110，形成字线170。其中，由于边缘侧墙161的形貌和尺寸与位于字线区I中部的侧墙160的形貌和尺寸不一致，在边缘侧墙160的阻挡下，形成的边缘字线171的尺寸和形貌也与位于字线区I中部的字线170不一致。
可以看出，现有字线制作工艺在利用双重曝光技术在形成位于字线区的复数条字线以及位于相邻字线区之间的选择管栅极时，由于光学邻近效应(尤其是小节点的字线制作过程中比较明显)，使得最终形成的字线170中，位于字线区I边缘的边缘字线171和位于字线区I中部的字线170的尺寸和形貌不一致，在最终形成包括上述字线和选择管的闪存后，字线的不均匀会影响闪存存储性能的均一性。
为了改善上述双重曝光工艺中字线不均匀的问题，提高闪存的性能，本发明提供了一种字线制作方法。下面通过实施例对本发明的字线制作方法进行阐述。
图3为本发明实施例的字线制作方法的流程示意图。参阅图3，本实施例的所述字线制作方法包括以下步骤：
步骤S1：提供半导体基底，所述半导体基底表面具有沿预定方向排列的多个字线区，所述半导体基底表面形成有字线材料层；
步骤S2：在所述字线材料层上形成多个第一核心结构，所述多个第一核心结构沿所述预定方向均匀排列在各个所述字线区内部和所述字线区之间；
步骤S3：在各个所述第一核心结构两侧形成侧墙，并去除所述第一核心结构而保留所述侧墙；
步骤S4：在所述侧墙上形成第二掩模层，所述第二掩模层露出所述字线区且填充位于所述字线区之间的所述侧墙的间隙；
步骤S5：以所述侧墙和所述第二掩模层为保护层，刻蚀所述字线材料层，在所述字线区形成多条沿所述预定方向排列的字线，并在所述字线区之间形成选择栅材料层；
步骤S6：在所述字线和所述选择栅材料层上形成第三掩模层，所述第三掩模层露出所述选择栅材料层的部分中间区域；
步骤S7：以所述第三掩模层为保护层，刻蚀所述选择栅材料层，从而在所述字线区之间形成选择栅。
为利用本发明实施例的字线制作方法进行字线制作过程中的剖面结构示意图。下面结合图4A至图4H，详细说明本实施例中字线制作的方法。
首先执行步骤S1：提供半导体基底，所述半导体基底表面具有沿预定方向排列的多个字线区，所述半导体基底表面形成有字线材料层。
参阅图4A，提供半导体基底200，所述半导体基底200表面定义有沿预定方向排列的多个字线区I，本实施例中，所述预定方向例如为图4A中的Y方向。其中，字线区I用于形成字线，相邻字线区I之间的区域后续要形成两个选择管，每个字线区I的字线和分别位于其两端的邻近所述字线区I的选择管组成一个块。所述半导体基底200的材料可以为硅、锗、硅锗或碳化硅等，也可以是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI)，或者还可以为其它的材料，例如砷化镓等III、V族化合物。半导体基底200还可以根据设计需求注入一定的掺杂离子以改变电学参数。
在半导体基底200上，沿远离半导体基底200的方向依次形成有字线材料层210，所述字线材料层210覆盖所述字线区I以及字线区I之间的部分，用于后续形成字线和选择栅。
然后，执行步骤S2：在所述字线材料层上形成多个第一核心结构，所述多个第一核心结构沿所述预定方向均匀排列在各个所述字线区内部和所述字线区之间。
具体的，参阅图4A-图4C，本实施例中，例如通过步骤S201至步骤S204形成第一核心结构240。
首先步骤S201：在所述字线材料层210上形成核心层220。
所述核心层220覆盖所述字线区I以及字线区I之间的部分，核心层220可以为氧化硅，氮化硅、氮氧化硅或者多晶硅等材料，核心层220的沉积方式可以采用低压力化学气相沉积法(Low Pressure Chemical Vapor Deposition，LPCVD)或者离子体增强化学的气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)。
接着执行步骤S202，在所述核心层220上形成第一掩模层230，所述第一掩模层230包括在所述字线区I内和所述字线区I之间沿所述预定方向均匀间隔排列的多个掩模结构231。
其中，第一掩模层230包括多个掩模结构231，且掩模结构231的宽度和间距都相等。在一些小节点(例如小于40nm)产品的制作过程中，字线的设计宽度会小于光刻线宽，若直接形成与字线宽度相当的掩模结构，则难以获得符合要求的形貌，故本实施例中，先通过例如光刻获得尺寸较大的满足光刻线宽要求的第一掩模层230，然后经过微缩工艺以及侧墙工艺逐步形成宽度与字线宽度相当的字线掩模结构。在本实施例中，掩模结构231的宽度与相邻所述掩模结构231的间距之和例如为字线宽度与字线间距之和的两倍。
本实施例中，所述第一掩模层230的材料例如为光刻胶，通过光刻工艺形成。如图4A所示，第一掩模层230同时形成于字线区I和字线区I之间，且间距均匀，使得光刻时不易产生光学邻近效应而导致在曝光时掩模结构231出现尺寸以及形状上的不一致，从而得到尺寸和形状均一性较好的掩模结构231。
接着执行步骤S203，利用所述多个掩模结构231为保护层，刻蚀所述核心层220，从而在所述字线区I内和所述字线区II之间形成沿所述预定方向均匀间隔排列的初始核心结构240。
参阅图4B，由于掩模结构231分布的密度均匀，且宽度满足光刻线宽要求，故在掩模结构231的阻挡下形成的初始核心结构240也具有分布密度均匀、尺寸和形貌一致的特点。
然后执行步骤S204，采用微缩工艺缩小每个所述初始核心结构240在高度和所述预定方向上的尺寸，得到所述多个第一核心结构250。
参阅图4C，本实施例中，采用的微缩工艺例如为湿法刻蚀，由于湿法刻蚀各向同性的特征，使得初始核心结构240的侧面和顶部均匀地缩减，形成第一核心结构250。由于初始核心结构240的密度均匀，尺寸和形状均一性较好，故微缩形成的第一核心结构250也具有密度均匀、尺寸和形状均一性较好的特点。
具体而言，通过对湿法刻蚀的工艺参数的控制，可以控制第一核心结构250相对于初始核心结构在设定范围内微缩，例如，可以将微缩率控制为40-60％。此处微缩率指的是第一核心结构的尺寸和初始核心结构240的尺寸之比。优选的，本实施例中微缩率约为50％，也即第一核心结构250的宽度和高度缩减为初始核心结构240的一半，而将微缩率控制在50％时，结合步骤S202中通过控制掩模版图案形状，使所述掩模结构231的宽度为相邻两根所述字线之间的间距的两倍，相邻两个所述掩模结构231之间的间距为所述字线的宽度的两倍，从而，步骤S204中微缩工艺得到的第一核心结构250的宽度等于字线的间距。本发明不限于此，可以根据要形成的字线及闪存的结构要求调整上述第一掩模结构的尺寸以及微缩率。
然后执行步骤S3，在各个所述第一核心结构两侧形成侧墙，并去除所述第一核心结构而保留所述侧墙。
参阅图4D，本实施例中，形成的侧墙260的宽度可以是将要形成的字线的宽度，侧墙260的材料为氧化硅，氮化硅或者多晶硅，侧墙260优选采用与核心层220不同的材料制成，也即侧墙260和第一核心结构250的材料不同，以便于在不影响侧墙260的情况下去除第一核心结构250。形成侧墙260时，可以先通过采用LPCVD或者原子层沉积(Atomic layerdeposition，ALD)沉积侧墙材料，然后对侧墙材料进行垂向干法刻蚀，从而形成侧墙260。由于第一核心结构250的密度均匀，尺寸和形状均一性较好，故在第一核心结构250两侧形成的侧墙260也具有密度均匀、尺寸和形状均一性较好的特点。
参阅图4E，利用例如湿法刻蚀工艺选择性地去除第一核心结构250，获得均匀排布的侧墙260。由于本实施例中第一核心结构250的宽度约等于字线的间距，此时，侧墙260的宽度即为要形成的字线宽度，相邻侧墙的间距即为要形成的字线的间距。
然后执行步骤S4，在所述侧墙上形成第二掩模层，所述第二掩模层露出所述字线区且填充位于所述字线区之间的所述侧墙的间隙。
继续参阅图4E，由于字线只需在字线区I中形成，且字线区I之间的区域后续要形成选择管，故在所述字线区I之间形成第二掩模层270将所述字线区I之间的区域遮挡。其中，第二掩模层270的材料例如为光刻胶，所述第二掩模层270覆盖在位于字线区I之间的侧墙260的上表面，具体例如覆盖在位于字线区I之间的侧墙260中处于两端的侧墙260的中线之间的区域。
然后执行步骤S5，以所述侧墙和所述第二掩模层为保护层，刻蚀所述字线材料层，在所述字线区形成多条沿所述预定方向排列的字线，并在所述字线区之间形成选择栅材料层。
参阅图4F，可以在侧墙260和第二掩模层270的阻挡下进行干法刻蚀，形成字线280和选择栅材料层290。多条字线280在字线区I内沿所述预定方向排列，由于侧墙260的尺寸和形貌一致，故在干法刻蚀时也会形成尺寸、形貌一致的字线280，保证了器件性能的均一性。
然后执行步骤S6，在所述字线和所述选择栅材料层上形成第三掩模层，所述第三掩模层露出所述选择栅材料层的部分中间区域。
参阅图4G，在形成选择栅材料层290后，还在所述字线280和所述选择栅材料层290上方形成第三掩模层310，第三掩模层310的材料例如为光刻胶。
然后执行步骤S7，以所述第三掩模层为保护层，刻蚀所述选择栅材料层，从而在所述字线区之间形成选择栅。
参阅图4H，以第三掩模层310为阻挡，利用干法刻蚀去除部分选择栅材料层290，以形成位于字线区I两侧的选择栅320。本实施例中，选择栅320和位于字线区I边缘的字线280之间的间距约等于同一字线区I中相邻字线280之间的间距。通过后续工艺，在所述选择栅320的位置形成选择管。
本发明实施例提供的字线形成方法中，在字线区和字线区之间均形成间隔均匀的第一核心结构，可以在光刻和刻蚀过程中避免出现因为光刻临近效应而导致形成的图案出现尺寸和形貌不一致的情况，并最终使字线区形成的多条字线的尺寸和形貌一致，保证了器件性能的均一性。
上述仅为本发明的优选实施例，并非对本发明权利范围的限定。任何本领域技术领域的技术人员，在不脱离本发明的精神和范围内，都可以对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明的保护范围之内。

Claims (10)

1.一种字线制作方法，其特征在于，包括：
提供半导体基底，所述半导体基底表面具有沿预定方向排列的多个字线区，所述半导体基底表面形成有字线材料层；
在所述字线材料层上形成多个第一核心结构，所述多个第一核心结构沿所述预定方向均匀排列在各个所述字线区内部和所述字线区之间；
在各个所述第一核心结构两侧形成侧墙，并去除所述第一核心结构而保留所述侧墙；
在所述侧墙上形成第二掩模层，所述第二掩模层露出所述字线区且填充位于所述字线区之间的所述侧墙的间隙；
以所述侧墙和所述第二掩模层为保护层，刻蚀所述字线材料层，在所述字线区形成多条沿所述预定方向排列的字线，并在所述字线区之间形成选择栅材料层；
在所述字线和所述选择栅材料层上形成第三掩模层，所述第三掩模层露出所述选择栅材料层的部分中间区域；以及
以所述第三掩模层为保护层，刻蚀所述选择栅材料层，从而在所述字线区之间形成选择栅。
2.如权利要求1所述的字线制作方法，其特征在于，所述多个第一核心结构的形成方法包括：
在所述字线材料层上形成核心层；
在所述核心层上形成第一掩模层，所述第一掩模层包括在所述字线区内和所述字线区之间沿所述预定方向均匀间隔排列的多个掩模结构；
利用所述多个掩模结构为保护层，刻蚀所述核心层，从而在所述字线区内和所述字线区之间形成沿所述预定方向均匀间隔排列的初始核心结构；以及
采用微缩工艺缩小每个所述初始核心结构在高度和所述预定方向上的尺寸，得到所述多个第一核心结构。
3.如权利要求2所述的字线制作方法，其特征在于，沿所述预定方向，各个所述掩模结构的尺寸相等且任意两个相邻的所述掩模结构的间距相等。
4.如权利要求3所述的字线制作方法，其特征在于，所述微缩工艺为湿法刻蚀，所述微缩工艺的微缩率为40～60％。
5.如权利要求4所述的字线制作方法，其特征在于，所述微缩工艺的微缩率为50％，所述掩模结构的宽度为相邻两根所述字线之间的间距的两倍，相邻两个所述掩模结构之间的间距为所述字线的宽度的两倍。
6.如权利要求2所述的字线制作方法，其特征在于，所述核心层和所述侧墙的材料分别为氧化硅、氮化硅和多晶硅中的两种。
7.如权利要求2所述的字线制作方法，其特征在于，在所述字线材料层形成所述核心层利用LPCVD工艺或PECVD工艺。
8.如权利要求2所述的字线制作方法，其特征在于，所述第一掩模层、第二掩模层及第三掩模层的材料为光刻胶。
9.如权利要求1至8任一项所述的字线制作方法，其特征在于，在各个所述第一核心结构两侧形成所述侧墙的方法包括：
利用LPCVD工艺或ALD工艺在各个所述第一核心结构之间沉积侧墙材料；以及对侧墙材料进行垂向干法刻蚀，以形成所述侧墙。
10.如权利要求1至8任一项所述的字线制作方法，其特征在于，去除所述第一核心结构而保留所述侧墙的方法为湿法刻蚀。
CN201911095517.2A 2019-11-11 2019-11-11 字线制作方法 Active CN110828466B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911095517.2A CN110828466B (zh) 2019-11-11 2019-11-11 字线制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911095517.2A CN110828466B (zh) 2019-11-11 2019-11-11 字线制作方法

Publications (2)

Publication Number Publication Date
CN110828466A true CN110828466A (zh) 2020-02-21
CN110828466B CN110828466B (zh) 2022-03-29

Family

ID=69553918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911095517.2A Active CN110828466B (zh) 2019-11-11 2019-11-11 字线制作方法

Country Status (1)

Country Link
CN (1) CN110828466B (zh)

Citations (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040238849A1 (en) * 2003-05-30 2004-12-02 Tadashi Miwa Semiconductor device and manufacturing method thereof
JP2006216975A (ja) * 2006-03-13 2006-08-17 Toshiba Corp 不揮発性半導体記憶装置の製造方法
CN101106140A (zh) * 2006-07-11 2008-01-16 三星电子株式会社 包括虚拟字线的非易失性存储器件及相关结构和方法
US20080181007A1 (en) * 2007-01-29 2008-07-31 Qimonda Ag Semiconductor Device with Reduced Structural Pitch and Method of Making the Same
CN101276818A (zh) * 2007-03-30 2008-10-01 奇梦达股份公司 存储器件和导电线的阵列及其制造方法
CN101304007A (zh) * 2007-05-11 2008-11-12 海力士半导体有限公司 制造快闪存储器件的方法
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
KR20100076693A (ko) * 2008-12-26 2010-07-06 주식회사 하이닉스반도체 위상반전마스크의 제조방법
US20100173492A1 (en) * 2009-01-07 2010-07-08 Bong-Cheol Kim Method of forming semiconductor device patterns
US20100248153A1 (en) * 2009-03-31 2010-09-30 Hynix Semiconductor Inc. Method for forming pattern of semiconductor device
US20110136340A1 (en) * 2009-12-08 2011-06-09 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
JP2011258822A (ja) * 2010-06-10 2011-12-22 Toshiba Corp 半導体装置の製造方法
US20130260557A1 (en) * 2012-03-29 2013-10-03 Zih-Song Wang Process for semiconductor circuit
JP2014505359A (ja) * 2010-12-17 2014-02-27 スパンション エルエルシー スペーサダブルパターニングのための自己整合型ｎａｎｄフラッシュ選択ゲートワードライン
WO2014111637A2 (fr) * 2013-01-18 2014-07-24 Commissariat À L' Énergie Atomique Et Aux Énergies Alternatives Procédé de fabrication d'un réseau de conducteurs sur un substrat au moyen de copolymères à blocs
CN104022021A (zh) * 2013-03-01 2014-09-03 华邦电子股份有限公司 图案化的方法及存储器元件的形成方法
US20150137204A1 (en) * 2013-11-21 2015-05-21 Powerchip Technology Corporation Memory circuit structure and semiconductor process for manufacturing the same
US20160043094A1 (en) * 2014-08-08 2016-02-11 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device, related manufacturing method, and related electronic device
JP2016035967A (ja) * 2014-08-01 2016-03-17 キヤノン株式会社 パターン形成方法
US20160293417A1 (en) * 2015-03-31 2016-10-06 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor device
CN107546122A (zh) * 2016-06-27 2018-01-05 三星电子株式会社 半导体器件及其制造方法
CN108962901A (zh) * 2017-05-26 2018-12-07 中芯国际集成电路制造(上海)有限公司 半导体存储器件及其制造方法和掩膜版
US20190096692A1 (en) * 2017-09-22 2019-03-28 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structure and fabrication method thereof
US20190139824A1 (en) * 2017-11-07 2019-05-09 United Microelectronics Corp. Method of self-aligned double patterning
CN110021518A (zh) * 2018-01-09 2019-07-16 联华电子股份有限公司 自对准双重图案方法
CN110289261A (zh) * 2019-06-21 2019-09-27 上海华力微电子有限公司 Nand存储器的字线制作方法及包括其制作的字线的nand存储器
CN110391133A (zh) * 2018-04-17 2019-10-29 联华电子股份有限公司 图案化方法

Patent Citations (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040238849A1 (en) * 2003-05-30 2004-12-02 Tadashi Miwa Semiconductor device and manufacturing method thereof
JP2006216975A (ja) * 2006-03-13 2006-08-17 Toshiba Corp 不揮発性半導体記憶装置の製造方法
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US9553082B2 (en) * 2006-04-25 2017-01-24 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
CN101106140A (zh) * 2006-07-11 2008-01-16 三星电子株式会社 包括虚拟字线的非易失性存储器件及相关结构和方法
US20080181007A1 (en) * 2007-01-29 2008-07-31 Qimonda Ag Semiconductor Device with Reduced Structural Pitch and Method of Making the Same
CN101276818A (zh) * 2007-03-30 2008-10-01 奇梦达股份公司 存储器件和导电线的阵列及其制造方法
CN101304007A (zh) * 2007-05-11 2008-11-12 海力士半导体有限公司 制造快闪存储器件的方法
KR20100076693A (ko) * 2008-12-26 2010-07-06 주식회사 하이닉스반도체 위상반전마스크의 제조방법
US20100173492A1 (en) * 2009-01-07 2010-07-08 Bong-Cheol Kim Method of forming semiconductor device patterns
US20100248153A1 (en) * 2009-03-31 2010-09-30 Hynix Semiconductor Inc. Method for forming pattern of semiconductor device
US8202683B2 (en) * 2009-03-31 2012-06-19 Hynix Semiconductor Inc. Method for forming pattern of semiconductor device
US20110136340A1 (en) * 2009-12-08 2011-06-09 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
JP2011258822A (ja) * 2010-06-10 2011-12-22 Toshiba Corp 半導体装置の製造方法
JP2014505359A (ja) * 2010-12-17 2014-02-27 スパンション エルエルシー スペーサダブルパターニングのための自己整合型ｎａｎｄフラッシュ選択ゲートワードライン
US20130260557A1 (en) * 2012-03-29 2013-10-03 Zih-Song Wang Process for semiconductor circuit
WO2014111637A2 (fr) * 2013-01-18 2014-07-24 Commissariat À L' Énergie Atomique Et Aux Énergies Alternatives Procédé de fabrication d'un réseau de conducteurs sur un substrat au moyen de copolymères à blocs
CN104022021A (zh) * 2013-03-01 2014-09-03 华邦电子股份有限公司 图案化的方法及存储器元件的形成方法
US20150137204A1 (en) * 2013-11-21 2015-05-21 Powerchip Technology Corporation Memory circuit structure and semiconductor process for manufacturing the same
JP2016035967A (ja) * 2014-08-01 2016-03-17 キヤノン株式会社 パターン形成方法
US20160043094A1 (en) * 2014-08-08 2016-02-11 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device, related manufacturing method, and related electronic device
CN105336704A (zh) * 2014-08-08 2016-02-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
US20160293417A1 (en) * 2015-03-31 2016-10-06 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor device
CN107546122A (zh) * 2016-06-27 2018-01-05 三星电子株式会社 半导体器件及其制造方法
CN108962901A (zh) * 2017-05-26 2018-12-07 中芯国际集成电路制造(上海)有限公司 半导体存储器件及其制造方法和掩膜版
US20190096692A1 (en) * 2017-09-22 2019-03-28 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structure and fabrication method thereof
US20190139824A1 (en) * 2017-11-07 2019-05-09 United Microelectronics Corp. Method of self-aligned double patterning
CN110021518A (zh) * 2018-01-09 2019-07-16 联华电子股份有限公司 自对准双重图案方法
CN110391133A (zh) * 2018-04-17 2019-10-29 联华电子股份有限公司 图案化方法
CN110289261A (zh) * 2019-06-21 2019-09-27 上海华力微电子有限公司 Nand存储器的字线制作方法及包括其制作的字线的nand存储器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
柯顺魁: "光学邻近效应修正技术发展综述及思考", 《山东工业技术》 *

Also Published As

Publication number Publication date
CN110828466B (zh) 2022-03-29

Similar Documents

Publication Publication Date Title
KR101904413B1 (ko) 스페이서 이중 패턴화를 위한 자기 정렬 낸드 플래시 선택 게이트 워드라인
US9412591B2 (en) Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US9099402B2 (en) Integrated circuit structure having arrays of small, closely spaced features
US7253118B2 (en) Pitch reduced patterns relative to photolithography features
KR101003897B1 (ko) 피치 다중 콘택트 형성 방법
US7666578B2 (en) Efficient pitch multiplication process
US7704851B2 (en) Method of manufacturing a semiconductor device
US7972926B2 (en) Methods of forming memory cells; and methods of forming vertical structures
US20050074949A1 (en) Semiconductor device and a method for fabricating the semiconductor device
EP2080218A1 (en) Methods of etching a pattern layer to form staggered heights therein and intermediate semiconductor device structures
KR20100113087A (ko) 피치 배가된 재료의 루프의 부분들을 분리시키는 방법 및 관련 구조물
US20110312184A1 (en) Method for forming pattern of semiconductor device
WO2011068621A2 (en) Methods of patterning materials, and methods of forming memory cells
CN114093820A (zh) 一种有源区结构的制备方法、半导体结构和半导体存储器
CN113345800B (zh) 有源区阵列的形成方法及半导体结构
CN110828466B (zh) 字线制作方法
US11043504B2 (en) Method for fabricating word lines of NAND memory and NAND memory comprising word lines fabricated by adopting the same
US11374103B2 (en) Gate structure and photomask of NAND memory and method for making the same
CN112614843A (zh) 半导体结构及其制备方法
KR20050059926A (ko) 플래쉬 메모리소자의 콘택 플러그 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant