KR100566316B1 - 랜딩 비아의 형성 방법 - Google Patents
랜딩 비아의 형성 방법 Download PDFInfo
- Publication number
- KR100566316B1 KR100566316B1 KR1020040115784A KR20040115784A KR100566316B1 KR 100566316 B1 KR100566316 B1 KR 100566316B1 KR 1020040115784 A KR1020040115784 A KR 1020040115784A KR 20040115784 A KR20040115784 A KR 20040115784A KR 100566316 B1 KR100566316 B1 KR 100566316B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- interlayer oxide
- film
- buried metal
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000011229 interlayer Substances 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 15
- 239000010410 layer Substances 0.000 claims description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 229910001080 W alloy Inorganic materials 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 소자의 랜딩 비아의 형성 방법을 개시한다. 본 방법은, 하부 산화막, 제1 층간 산화막, 식각 저지막 및 제2 층간 산화막을 차례로 적층된 반도체 기판에서 상기 식각 저지막을 제2 층간 산화막에 대한 식각 장벽으로 사용함으로써, 단면이 "T"자형인 제1 비아 컨택을 형성한다. 따라서, 제2 비아 홀을 제1 비아 컨택 위에 형성할 때, 포토 마스크가 제1 비아 컨택에 대해 다소 어긋나 있더라도 제2 층간 산화막을 손상시키지 않고 제2 비아 홀을 형성할 수 있으므로, 보다 안정된 랜딩 비아를 형성할 수 있다.
Description
도 1은 종래의 방법에 의해 형성된 랜딩 비아의 구조를 도시한 반도체 소자의 단면도이다.
도 2a 내지 도 2i는 본 발명에 따른 랜딩 비아의 형성 방법을 단계별로 설명하는 반도체 소자의 단면도이다.
본 발명은 반도체 소자의 제조 기술에 관한 것으로서, 보다 자세하게는, 복수개의 비아 컨택으로 구성된 랜딩 비아를 형성하는 방법에 관한 것이다.
반도체 제조 공정에서, 다층 상호 접속은 산화막을 증착한 후 산화막의 일부분에 비아를 형성하고 그 비아(Via)에 금속을 채워서 상부의 금속 배선과 하부의 금속배선을 상호 연결시킴으로써 이루어진다. 최근 반도체 소자의 집적도가 증가함에 따라, 반도체 기판 위에 복수의 금속 배선층이 형성되고, 경우에 따라서는 소자의 특성상 랜딩 비아를 형성할 필요가 있게 되었다.
랜딩 비아는 하나의 비아 위에 다시 또 다른 비아를 만드는 기술로써, 비아와 비아가 완전히 일치하여 비아를 채운 금속이 상하로 꼭 한 개의 금속처럼 상호 연결된다. 랜딩 비아를 형성할 때에는 상부에 위치한 비아가 하부에 위치한 비아 위에 정확히 일치하도록 포토 마스킹 공정에서의 각별한 주의를 요한다. 만약, 포토 마스킹 공정을 행하면서 마스크의 정렬(Alignment)이 틀어져서 오차가 발생하게 되면 반도체 소자의 정상적인 동작을 방해하는 여러가지 문제를 야기하게 된다.
도 1을 통하여 종래에 행해진 랜딩 비아의 형성 방법을 설명하면 다음과 같다. 즉, 실리콘 반도체 기판(도시하지 않음) 위의 소정의 영역에 하부 산화막(1)을 형성하고, 그 위에 층간 산화막(2)을 형성한다. 그 후, 제1 비아 홀(Via Hole; 100)을 형성하기 위하여 층간 산화막(2)의 소정의 영역을 식각한다. 제1 비아 홀(100)의 내부는 매립 금속(6)으로 채워지게 된다.
다음으로, 층간 산화막(2) 위에 다시 상부 산화막(9)을 증착하고, 그 위에 감광막(도시하지 않음)을 도포한 후, 포토리소그래피(Photolithography) 공정을 통해 제2 비아 홀을 형성하기 위한 상부 산화막(9)의 일부 영역을 노출시킨다. 상부 산화막(9)의 노출 영역을 식각하여 제2 비아 홀을 형성한다.
여기서, 포토리소그래피 공정을 행할 때 마스크의 정렬 작업이 정확하게 이루어지지 않으면, 상부 산화막(9)에 형성되는 제2 비아 홀의 위치가 제1 비아 홀로부터 일정한 거리만큼 벗어나서 형성될 수 있다. 이 경우, 도 1에서 보듯이, 상부 산화막(9)을 식각할 때 하부 산화막(1)의 일부 영역이 함께 식각된다. 따라서, 하부 산화막(1)에 미세 홈(20a) 등의 결함이 형성된다. 이러한 결함은 전류의 흐름을 방해하여, 예컨대 전류 누설의 증가를 초래할 수 있다. 따라서, 반도체 소자의 정상적인 동작을 방해한다.
본 발명의 목적은 포토 마스크의 정렬 오차를 보상할 수 있는 복수개의 비아 컨택으로 구성된 랜딩 비아를 랜딩 비아를 형성하는 방법을 제공하는 것이다.
본 발명에 따른 랜딩 비아의 형성 방법은, (a) 반도체 기판 위에 하부 산화막, 제1 층간 산화막, 식각 저지막 및 제2 층간 산화막을 차례로 적층하고, 소정의 노출 폭을 가지는 제1 감광막 패턴을 이용하여 상기 제2 층간 산화막, 상기 식각 저지막 및 상기 제1 층간 산화막을 식각함으로써 제1 비아 홀을 형성하는 단계; (b) 상기 제1 비아 홀을 제1 매립 금속으로 충진하여 제1 비아 컨택을 형성하는 단계; (c) 상기 제2 층간 산화막의 일부 영역 및 상기 제1 비아 컨택의 상면을 노출시키는 제2 감광막 패턴을 이용하여 상기 제2 층간 산화막의 상기 일부 영역을 선택적으로 식각함으로써 상기 제1 비아 컨택의 양측벽에 홈을 형성하는 단계; (d) 상기 홈을 제2 매립 금속으로 충진하여 상기 제1 비아 컨택의 상면을 확장하는 단계; (e) 상기 제2 층간 산화막 및 상기 제1 비아 컨택 위에 상부 산화막을 형성하고, 소정의 노출 폭을 가지는 제3 감광막 패턴을 이용하여 상기 상부 산화막을 식각함으로써 제2 비아 홀을 형성하는 단계; 및 (f) 상기 제2 비아 홀을 제3 매립 금속으로 충진하여 제2 비아 컨택을 형성하는 단계;를 포함하여 구성된다.
여기서, 상기 식각 저지막은 예컨대 실리콘 질화막, 실리콘 산질화막 등의 질소를 함유하는 재질인 것이 바람직하다. 또한, 상기 제2 감광막 패턴의 노출 폭은 상기 제1 감광막 패턴이 노출 폭 보다 큰 것이 바람직하다. 나아가, 상기 제1 매립 금속, 상기 제2 매립 금속 및 상기 제3 매립 금속은 텅스텐 또는 알루미늄 합금 중 어느 하나인 것이 바람직하고, 이들 모두 동일한 금속 재료를 이용하는 것이 더욱 바람직하다.
이하 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
먼저, 도 2a에서 보듯이, 반도체 기판(도시하지 않음) 위의 소정의 영역에 하부 산화막(1)을 형성한다. 또한, 하부 산화막(1) 위에 제1 층간 산화막(2), 실리콘 질화막(3), 제2 층간 산화막(4)을 차례로 적층한다. 그 후, 감광제를 제2 층간 산화막(4) 위에 도포하고 포토리소그래피 공정을 통해 제1 감광막 패턴(5)을 형성한다. 이렇게 하여, 비아 홀이 형성될 제2 층간 산화막(4)의 소정의 영역이 노출된다.
다음으로, 에칭 공정을 실시하여 제2 층간 산화막(4), 실리콘질화막(3), 제1층간 산화막(2)의 일부 영역을 제거함으로써 제1 비아 홀(100)을 형성하고, 후속하는 공정을 위하여 감광막(5)을 제거한 후 기판을 세정한다.(도 2b 참조)
위와 같이 제1 비아 홀(100)을 형성한 후에는, 제1 매립 금속(6)을 기판에 증착하여 제1 비아 홀(100)을 충진하여 하부 비아 컨택을 형성한다. 여기서, 제1 매립 금속은 텅스텐 또는 알루미늄 합금을 사용한다. 다음으로, 화학적 기계적 연마법(Chemical Mechanical Polishing Process; CMP)으로 제2 층간 산화막(4)의 표면에 잔존하는 제1 매립 금속(6)을 모두 제거한다.
그리고 나서, 감광제를 도포하고 포토리소그래피 공정을 통해 제2 감광막 패턴(15)을 형성한다.(도 2c 참조) 여기서, 제2 감광막 패턴(15)의 오픈 영역은 제1 감광막 패턴(5)의 오픈 영역보다 넓게 형성된다. 그리하여, 제2 감광막 패턴(15)의 오픈 영역은 제1 매립 금속(6) 및 소정 영역의 제2 층간 산화막(4)을 노출시킨다.
이와 같이, 제2 감광막 패턴(15)에 의해 노출된 제1 매립 금속(6) 및 소정 영역의 제2 층간 산화막(4)에 산화막 식각 공정을 실시한다. 이 때, 제1 매립 금속(6)은 식각되지 않고 제2 층간 산화막(4)의 소정의 영역만이 선택적으로 식각된다.
또한, 제2 층간 산화막(4)의 아래에는 실리콘 질화막(3)이 존재하는데, 산화막 식각 공정에서 실리콘 질화막(3)이 식각 저지층으로 작용하게 된다. 여기서는 식각 저지층으로서 실리콘 질화막을 사용하였으나, 산화물에 대한 식각 저지가 가능한 질소를 포함하는 재료라면 어떠한 재료든지 사용할 수 있으며, 질소의 함유 비율이 약 5% 이상인 것이 바람직하다. 예컨대, 실리콘 산질화물도 식각 저지층으로서 사용될 수 있다.
따라서, 제2 층간 산화막(4)을 식각할 때, 제1 층간 산화막(2)은 식각되지 않는다. 결과적으로, 제2 감광막 패턴(15)를 제거하고 세정한 후에는, 도 2d에서와 같이, 제1 매립 금속(6)의 양측에 소정의 폭을 가지는 홈(7)이 형성된다.
다음으로, 제2 층간 산화막(4) 위에 제2 매립 금속(8)을 증착하여, 홈(7)의 내부를 제2 매립 금속(8)으로 충진한다.(도 2e 참조) 여기서, 제2 매립 금속으로는 텅스텐 또는 알루미늄 합금 등을 사용할 수 있으며, 제1 매립 금속과 동일한 재료를 사용하는 것이 바람직하다. 그리고 나서, CMP 공정에 의해 제2 층간 산화막 (4) 위에 잔존하는 제2 매립 금속(8)을 제거하면, 제1 매립 금속 및 제2 매립 금속으로 이루어진 제1 비아 컨택(10)은 도 2f에서와 같이 단면이 "T"자 형인 구조를 갖게 된다.
나아가, 제1 비아 컨택(10) 및 제2 층간 산화막(4) 위에 상부 산화막(9)을 증착한 다음, 그 상부에 감광제를 도포한 후 포토리소그래피 공정을 실시하여 소정의 폭을 가지는 제3 감광막 패턴(25)을 형성한다. 그리하여, 상부 산화막(9)의 일부 영역이 노출된다.(도 2g 참조) 그 후, 에칭 공정을 상부 산화막(9)의 노출 영역을 제거함으로써 제2 비아 홀(200)을 형성한다. 그리고 나서, 제3 감광막 패턴(25)을 제거하고 기판을 세정하여 도 2h와 같은 구조가 형성된다.
도 2h에서 보듯이, 제1 비아 컨택(10)은 상부 영역이 폭이 넓게 형성되어 있으므로, 상부 산화막(9)의 식각으로 인해 제2 층간 산화막(4)이 손상되지는 않는다. 즉, 제1 비아 컨택(10)의 상부는 "A" 길이만큼 넓어진 여유 부분으로 인하여, 제3 감광막 패턴(25)의 포토 마스킹 공정에서 다소의 오차가 발생하는 경우에도, 제2 비아 홀(200)을 형성할 때 제2 층간 산화막(4)이 노출되지 않는다.
마지막으로, 제2 비아 홀(200)을 제3 매립 금속(11)으로 충진한 후, 상부 산화막(9) 위에 잔존하는 여분의 매립 금속을 CMP 공정에 의해 제거한다.(도 2i 참조) 이렇게 하여, 복수층의 층간 산화막을 상하로 관통하는 랜딩 비아를 안전하게 형성할 수 있다.
본 발명에 따르면, 포토 마스크의 정렬 오차를 보상할 수 있는 복수개의 비 아 컨택으로 구성된 랜딩 비아를 랜딩 비아를 형성하는 방법을 제공할 수 있다. 그리하여, 상부의 비아 홀을 형성할 때 포토 마스크가 하부의 비아 홀에 대해 어긋나 있더라도 층간 산화막을 손상시키지 않고 상부 비아홀을 형성할 수 있으므로, 보다 안정된 랜딩 비아를 형성할 수 있다.
지금까지 본 발명의 바람직한 실시예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다. 그러므로 여기서 설명한 본 발명의 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.
Claims (7)
- (a) 반도체 기판 위에 하부 산화막, 제1 층간 산화막, 식각 저지막 및 제2 층간 산화막을 차례로 적층하고, 소정의 노출 폭을 가지는 제1 감광막 패턴을 이용하여 상기 제2 층간 산화막, 상기 식각 저지막 및 상기 제1 층간 산화막을 식각함으로써 제1 비아 홀을 형성하는 단계;(b) 상기 제1 비아 홀을 제1 매립 금속으로 충진하여 제1 비아 컨택을 형성하는 단계;(c) 상기 제2 층간 산화막의 일부 영역 및 상기 제1 비아 컨택의 상면을 노출시키는 제2 감광막 패턴을 이용하여 상기 제2 층간 산화막의 상기 일부 영역을 선택적으로 식각함으로써 상기 제1 비아 컨택의 양측벽에 홈을 형성하는 단계;(d) 상기 홈을 제2 매립 금속으로 충진하여 상기 제1 비아 컨택의 상면을 확장하는 단계;(e) 상기 제2 층간 산화막 및 상기 제1 비아 컨택 위에 상부 산화막을 형성하고, 소정의 노출 폭을 가지는 제3 감광막 패턴을 이용하여 상기 상부 산화막을 식각함으로써 제2 비아 홀을 형성하는 단계;(f) 상기 제2 비아 홀을 제3 매립 금속으로 충진하여 제2 비아 컨택을 형성하는 단계;를 포함하는 것을 특징으로 하는 랜딩 비아의 형성 방법.
- 제1항에 있어서, 상기 식각 저지막은 질소를 함유하는 재질인 것을 특징으로 하는 랜딩 비아의 형성 방법.
- 제2항에 있어서, 상기 식각 저지막은 실리콘 질화막 또는 실리콘 산질화막 중 어느 하나인 것을 특징으로 하는 랜딩 비아의 형성 방법.
- 제1항에 있어서, 상기 (c) 단계에서 상기 제2 층간 산화막에 대한 식각은 산화물에 대한 선택적 식각 공정으로 행해지는 것을 특징으로 하는 랜딩 비아의 형성 방법.
- 제1항에 있어서, 상기 제2 감광막 패턴의 노출 폭은 상기 제1 감광막 패턴이 노출 폭 보다 큰 것을 특징으로 하는 랜딩 비아의 형성 방법.
- 제1항에 있어서, 상기 제1 매립 금속, 상기 제2 매립 금속 및 상기 제3 매립 금속은 동일한 금속 재료인 것을 특징으로 하는 랜딩 비아의 형성 방법.
- 제6항에 있어서, 상기 금속 재료는 텅스텐 또는 알루미늄 합금 중 어느 하나인 것을 특징으로 하는 랜딩 비아의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115784A KR100566316B1 (ko) | 2004-12-29 | 2004-12-29 | 랜딩 비아의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115784A KR100566316B1 (ko) | 2004-12-29 | 2004-12-29 | 랜딩 비아의 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100566316B1 true KR100566316B1 (ko) | 2006-03-30 |
Family
ID=37180119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040115784A KR100566316B1 (ko) | 2004-12-29 | 2004-12-29 | 랜딩 비아의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100566316B1 (ko) |
-
2004
- 2004-12-29 KR KR1020040115784A patent/KR100566316B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7268068B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7049221B2 (en) | Method for manufacturing a semiconductor device having a multilayer interconnection structure | |
| TWI552270B (zh) | 半導體裝置及其製造方法 | |
| JP2007150257A (ja) | 半導体素子のストレージノードコンタクトプラグの形成方法 | |
| JP3700460B2 (ja) | 半導体装置およびその製造方法 | |
| GB2345189A (en) | Process for forming dual damascene wiring | |
| US6448652B1 (en) | Interconnect structure with a dielectric layer conforming to the perimeter of a wiring layer | |
| JP2001185614A (ja) | 半導体装置およびその製造方法 | |
| KR100566316B1 (ko) | 랜딩 비아의 형성 방법 | |
| US20060110910A1 (en) | Method for forming landing plug poly of semiconductor device | |
| US10903110B2 (en) | Method of forming fine interconnection for a semiconductor device | |
| KR20020074551A (ko) | 반도체 장치의 배선 형성 방법 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR100470390B1 (ko) | 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법 | |
| US20050142850A1 (en) | Method of forming metal wiring of semiconductor device | |
| JPH1174174A (ja) | 半導体装置の製造方法 | |
| JP2010010270A (ja) | 半導体装置の製造方法 | |
| KR100640950B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0134108B1 (ko) | 반도체 소자의 제조방법 | |
| JP2005197694A (ja) | 半導体集積回路の配線製造方法 | |
| KR100887019B1 (ko) | 다중 오버레이 마크를 갖는 마스크 | |
| KR100356482B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20010005303A (ko) | 자기정렬적인 콘택 형성방법 | |
| KR100923763B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| CN110896051A (zh) | 一种半导体器件的制造方法和半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120221 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |