JPH065597A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH065597A JPH065597A JP15917092A JP15917092A JPH065597A JP H065597 A JPH065597 A JP H065597A JP 15917092 A JP15917092 A JP 15917092A JP 15917092 A JP15917092 A JP 15917092A JP H065597 A JPH065597 A JP H065597A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- wiring
- insulating film
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 配線パターン上の絶縁膜を平坦化するエッチ
バック法を用いた半導体装置の製造方法に関するもの
で、エッチバック後の配線上の膜厚のばらつきを小さく
することを目的とする。 【構成】 Ａｌ配線１が形成されたシリコン基板２上に
２種類以上の絶縁膜、つまり酸化珪素膜３、窒化珪素膜
４を堆積し、窒化珪素膜４の表面をレジスト５を用いて
平坦化した後、酸化珪素膜３の発光をモニターしながら
窒化珪素膜４とレジスト５を１：１のエッチングレート
でエッチングを行い、発光の強度の変化を検知すること
によりエッチングの終点を検出し、エッチングを停止さ
せる。
バック法を用いた半導体装置の製造方法に関するもの
で、エッチバック後の配線上の膜厚のばらつきを小さく
することを目的とする。 【構成】 Ａｌ配線１が形成されたシリコン基板２上に
２種類以上の絶縁膜、つまり酸化珪素膜３、窒化珪素膜
４を堆積し、窒化珪素膜４の表面をレジスト５を用いて
平坦化した後、酸化珪素膜３の発光をモニターしながら
窒化珪素膜４とレジスト５を１：１のエッチングレート
でエッチングを行い、発光の強度の変化を検知すること
によりエッチングの終点を検出し、エッチングを停止さ
せる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に配線間絶縁膜の平坦化方法に関するものであ
る。
関し、特に配線間絶縁膜の平坦化方法に関するものであ
る。
【０００２】
【従来の技術】半導体装置の高密度化・微細化にともな
い多層配線技術が重要になる。素子の集積化が進み配線
が多層化されると段差が激しくなり、配線の段差被覆性
（ステップカバレッジ）の低下による配線の断線を引き
起こす場合があり層間絶縁膜の平坦化が重要になってい
る。平坦化技術の１つにエッチバック法がある。図４に
示すように、まずＡｌ配線１が形成されたシリコン基板
２上に酸化珪素膜３を堆積し、レジスト５をスピンコー
トして表面を平坦化する（図４ａ）。次に酸化珪素膜３
とレジスト５を等しいエッチング速度でエッチングする
と、レジスト５の表面の平坦性が反映され酸化珪素膜３
が平坦化される（図４ｂ）。
い多層配線技術が重要になる。素子の集積化が進み配線
が多層化されると段差が激しくなり、配線の段差被覆性
（ステップカバレッジ）の低下による配線の断線を引き
起こす場合があり層間絶縁膜の平坦化が重要になってい
る。平坦化技術の１つにエッチバック法がある。図４に
示すように、まずＡｌ配線１が形成されたシリコン基板
２上に酸化珪素膜３を堆積し、レジスト５をスピンコー
トして表面を平坦化する（図４ａ）。次に酸化珪素膜３
とレジスト５を等しいエッチング速度でエッチングする
と、レジスト５の表面の平坦性が反映され酸化珪素膜３
が平坦化される（図４ｂ）。
【０００３】
【発明が解決しようとする課題】上記エッチバック法に
よる層間膜平坦化方法では、エッチングレートから所望
の膜厚でエッチングを止めるための時間を算出する。し
かし（１）絶縁膜堆積時の膜厚ばらつき、（２）エッチ
ングレートの変動、（３）マスク開口率などにより仕上
がりでの配線上の絶縁膜の膜厚ばらつきが発生しやす
い。また微細化により配線層をつなぐ接続孔の径が小さ
くなり、配線上の絶縁膜の膜厚のわずかなばらつきによ
り、接続孔の径に対する層間膜厚の比（アスペクト比）
のばらつきが大きくなり、接続孔において初期の段階で
断線・高抵抗化にいたる場合がある。その結果、高歩留
まり・高信頼性の半導体装置製造のためには、層間膜に
関しては下層配線の段差緩和（平坦化）を行い、かつ配
線上の絶縁膜の膜厚のばらつきを小さくする必要があ
る。
よる層間膜平坦化方法では、エッチングレートから所望
の膜厚でエッチングを止めるための時間を算出する。し
かし（１）絶縁膜堆積時の膜厚ばらつき、（２）エッチ
ングレートの変動、（３）マスク開口率などにより仕上
がりでの配線上の絶縁膜の膜厚ばらつきが発生しやす
い。また微細化により配線層をつなぐ接続孔の径が小さ
くなり、配線上の絶縁膜の膜厚のわずかなばらつきによ
り、接続孔の径に対する層間膜厚の比（アスペクト比）
のばらつきが大きくなり、接続孔において初期の段階で
断線・高抵抗化にいたる場合がある。その結果、高歩留
まり・高信頼性の半導体装置製造のためには、層間膜に
関しては下層配線の段差緩和（平坦化）を行い、かつ配
線上の絶縁膜の膜厚のばらつきを小さくする必要があ
る。
【０００４】２種類の絶縁膜を堆積し下層の絶縁膜をエ
ッチングのストッパーにしてエッチバックを行う方法が
あるが（特開昭６２−８１７３１号公報）、エッチング
を止めるための時間を算出する必要があり、上記理由に
より平坦性において表面の段差のばらつきが大きいとい
う問題がある。
ッチングのストッパーにしてエッチバックを行う方法が
あるが（特開昭６２−８１７３１号公報）、エッチング
を止めるための時間を算出する必要があり、上記理由に
より平坦性において表面の段差のばらつきが大きいとい
う問題がある。
【０００５】そこで本発明は上記の問題点を解消し、仕
上がり膜厚のばらつきを抑え、かつ平坦性の良い半導体
装置の製造方法を提供することを目的とする。
上がり膜厚のばらつきを抑え、かつ平坦性の良い半導体
装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置の製造方法は、配線が形成され
た半導体基板上に第一の絶縁膜を堆積する工程と、前記
第一の絶縁膜上に第二の絶縁膜を堆積する工程と、前記
第二の絶縁膜の表面を塗布膜を用いて平坦化する工程
と、前記第二の絶縁膜の発光をモニターしながら前記第
二の絶縁膜と前記レジストを１：１のエッチングレート
でエッチングし、前記第二の絶縁膜のエッチングの終点
を前記第一叉は第二の絶縁膜の発光のモニターより検知
したときエッチングを停止させる工程とを備えたもので
ある。
めに本発明の半導体装置の製造方法は、配線が形成され
た半導体基板上に第一の絶縁膜を堆積する工程と、前記
第一の絶縁膜上に第二の絶縁膜を堆積する工程と、前記
第二の絶縁膜の表面を塗布膜を用いて平坦化する工程
と、前記第二の絶縁膜の発光をモニターしながら前記第
二の絶縁膜と前記レジストを１：１のエッチングレート
でエッチングし、前記第二の絶縁膜のエッチングの終点
を前記第一叉は第二の絶縁膜の発光のモニターより検知
したときエッチングを停止させる工程とを備えたもので
ある。
【０００７】
【作用】本発明は上記した方法によって、エッチングの
終点検出を行っているため、エッチング工程を簡略化さ
せ、配線上の絶縁膜の膜厚のばらつきを小さくさせて、
高歩留まり・高信頼性半導体装置を製造することができ
る。
終点検出を行っているため、エッチング工程を簡略化さ
せ、配線上の絶縁膜の膜厚のばらつきを小さくさせて、
高歩留まり・高信頼性半導体装置を製造することができ
る。
【０００８】
【実施例】（実施例１）本発明の実施例を図面を参照し
ながら説明する。またエッチング後の所望とする膜厚は
８００ｎｍとして説明する。図１は本発明の実施例１に
おける半導体装置の製造工程断面図を示すものである。
ながら説明する。またエッチング後の所望とする膜厚は
８００ｎｍとして説明する。図１は本発明の実施例１に
おける半導体装置の製造工程断面図を示すものである。
【０００９】Ａｌ配線１が形成されたシリコン基板２の
上に酸化珪素膜３を７００ｎｍ堆積し、続いて窒化珪素
膜４を１３００ｎｍ堆積し、塗布膜としてレジスト５を
スピンコートして表面全体を平坦化する（図１ａ）。続
いて窒化珪素膜４とレジスト５が等しいエッチング速度
を持つ条件でドライエッチングする。
上に酸化珪素膜３を７００ｎｍ堆積し、続いて窒化珪素
膜４を１３００ｎｍ堆積し、塗布膜としてレジスト５を
スピンコートして表面全体を平坦化する（図１ａ）。続
いて窒化珪素膜４とレジスト５が等しいエッチング速度
を持つ条件でドライエッチングする。
【００１０】上記実施例では窒化珪素膜４からの発光を
モニターしながらドライエッチングする。酸化珪素膜３
がエッチングにより露出してくると窒化珪素膜４からの
発光の強度は弱くなる。そこで発光強度の変化する点を
エッチングの終点とし、発光のモニターにより終点を検
知した時点でエッチングを止めるようにすれば、酸化珪
素膜３がエッチングにより露出した時点でエッチングを
止めることができ、Ａｌ配線１上には７００ｎｍの酸化
珪素膜３のみを残すことができる。エッチングの終点が
正確にわかるため表面段差が小さくかつＡｌ配線１上に
は膜厚ばらつきが小さい絶縁膜を形成することができる
（図１ｂ）。
モニターしながらドライエッチングする。酸化珪素膜３
がエッチングにより露出してくると窒化珪素膜４からの
発光の強度は弱くなる。そこで発光強度の変化する点を
エッチングの終点とし、発光のモニターにより終点を検
知した時点でエッチングを止めるようにすれば、酸化珪
素膜３がエッチングにより露出した時点でエッチングを
止めることができ、Ａｌ配線１上には７００ｎｍの酸化
珪素膜３のみを残すことができる。エッチングの終点が
正確にわかるため表面段差が小さくかつＡｌ配線１上に
は膜厚ばらつきが小さい絶縁膜を形成することができる
（図１ｂ）。
【００１１】エッチング終了時点では表面は酸化珪素膜
３と窒化珪素膜４の異なる２種類の絶縁膜からなり、前
記表面上に配線を形成した場合、２種類の絶縁膜の異な
る大きさの応力により配線が断線する可能性がある。そ
こで単一膜の表面上に配線を形成するため、酸化珪素膜
３’を１００ｎｍ堆積する（図１ｃ）。Ａｌ配線１上に
は所望の膜厚に対し、膜厚ばらつきが小さく、平坦性に
優れ、上層に形成されるＡｌ配線に対して信頼性の高い
層間絶縁膜を形成することができる。
３と窒化珪素膜４の異なる２種類の絶縁膜からなり、前
記表面上に配線を形成した場合、２種類の絶縁膜の異な
る大きさの応力により配線が断線する可能性がある。そ
こで単一膜の表面上に配線を形成するため、酸化珪素膜
３’を１００ｎｍ堆積する（図１ｃ）。Ａｌ配線１上に
は所望の膜厚に対し、膜厚ばらつきが小さく、平坦性に
優れ、上層に形成されるＡｌ配線に対して信頼性の高い
層間絶縁膜を形成することができる。
【００１２】（実施例２）図２は本発明の実施例２にお
ける半導体装置の製造工程断面図を示すものである。
ける半導体装置の製造工程断面図を示すものである。
【００１３】Ａｌ配線１が形成されたシリコン基板２の
上に酸化珪素膜３を７００ｎｍ堆積し、続いて窒化珪素
膜４を１３００ｎｍ堆積し、珪素化合物を有機溶剤に溶
解した溶液をスピンコートした後熱処理を施し塗布膜と
して酸化珪素膜（ＳＯＧ６）を形成し、窒化珪素膜４の
表面の高低差を緩和する（ＳＯＧ法）（図２）。続いて
窒化珪素膜４とＳＯＧ６が等しいエッチング速度を持つ
条件でドライエッチングする。
上に酸化珪素膜３を７００ｎｍ堆積し、続いて窒化珪素
膜４を１３００ｎｍ堆積し、珪素化合物を有機溶剤に溶
解した溶液をスピンコートした後熱処理を施し塗布膜と
して酸化珪素膜（ＳＯＧ６）を形成し、窒化珪素膜４の
表面の高低差を緩和する（ＳＯＧ法）（図２）。続いて
窒化珪素膜４とＳＯＧ６が等しいエッチング速度を持つ
条件でドライエッチングする。
【００１４】上記実施例ではレジストによる平坦化方法
の時と同様に窒化珪素膜４からの発光をモニターし、エ
ッチングの終点を検知することにより、Ａｌ配線１上に
は７００ｎｍの酸化珪素膜３のみを残すことができ、表
面段差が小さくかつＡｌ配線１上には膜厚ばらつきが小
さい絶縁膜を形成することができる。
の時と同様に窒化珪素膜４からの発光をモニターし、エ
ッチングの終点を検知することにより、Ａｌ配線１上に
は７００ｎｍの酸化珪素膜３のみを残すことができ、表
面段差が小さくかつＡｌ配線１上には膜厚ばらつきが小
さい絶縁膜を形成することができる。
【００１５】また酸化珪素膜３’を１００ｎｍ堆積する
ことによりＡｌ配線１上には所望の膜厚に対し、膜厚ば
らつきが小さく、平坦性に優れ、上層に形成されるＡｌ
配線に対して信頼性の高い層間絶縁膜を形成することが
できる。
ことによりＡｌ配線１上には所望の膜厚に対し、膜厚ば
らつきが小さく、平坦性に優れ、上層に形成されるＡｌ
配線に対して信頼性の高い層間絶縁膜を形成することが
できる。
【００１６】なお、上記実施例では窒化珪素膜４の発光
をモニターすることによるエッチングを停止させる方法
を述べてきたが、酸化珪素膜３の発光をモニターしてエ
ッチングの終点を検知する場合も同様に実施可能であ
る。
をモニターすることによるエッチングを停止させる方法
を述べてきたが、酸化珪素膜３の発光をモニターしてエ
ッチングの終点を検知する場合も同様に実施可能であ
る。
【００１７】（実施例３）図３は本発明の実施例３にお
ける半導体装置の製造工程断面図を示すものである。
ける半導体装置の製造工程断面図を示すものである。
【００１８】Ａｌ配線１が形成されたシリコン基板２の
上に酸化珪素膜３を７５０ｎｍ堆積し、続いて窒化珪素
膜７を５０ｎｍ堆積した後、酸化珪素膜３’を１２００
ｎｍ堆積し、レジスト５をスピンコートして表面全体を
平坦化する（図３ａ）。続いて窒化珪素膜７とレジスト
５が等しいエッチング速度を持つ条件でドライエッチン
グする。
上に酸化珪素膜３を７５０ｎｍ堆積し、続いて窒化珪素
膜７を５０ｎｍ堆積した後、酸化珪素膜３’を１２００
ｎｍ堆積し、レジスト５をスピンコートして表面全体を
平坦化する（図３ａ）。続いて窒化珪素膜７とレジスト
５が等しいエッチング速度を持つ条件でドライエッチン
グする。
【００１９】上記実施例では窒化珪素膜７からの発光を
モニターしながらドライエッチングする。窒化珪素膜７
がエッチングにより露出してくると窒化珪素膜７からの
発光が現れ、強度が強くなる。そこで窒化珪素膜７の発
光強度が現れる点をエッチングの終点とし、発光のモニ
ターにより終点を検知した時点でエッチングを止めるよ
うにすれば、窒化珪素膜７がエッチングにより露出した
時点でエッチングを止めることができる。エッチングの
終点が正確にわかるため平坦性に優れ、Ａｌ配線１上に
は膜厚ばらつきが小さい膜厚８００ｎｍの絶縁膜を形成
することができる（図３ｂ）。
モニターしながらドライエッチングする。窒化珪素膜７
がエッチングにより露出してくると窒化珪素膜７からの
発光が現れ、強度が強くなる。そこで窒化珪素膜７の発
光強度が現れる点をエッチングの終点とし、発光のモニ
ターにより終点を検知した時点でエッチングを止めるよ
うにすれば、窒化珪素膜７がエッチングにより露出した
時点でエッチングを止めることができる。エッチングの
終点が正確にわかるため平坦性に優れ、Ａｌ配線１上に
は膜厚ばらつきが小さい膜厚８００ｎｍの絶縁膜を形成
することができる（図３ｂ）。
【００２０】なお、上記実施例３では表面の平坦化にレ
ジストを用いているが、ＳＯＧを用いた平坦化方法でも
同様に実施可能である。
ジストを用いているが、ＳＯＧを用いた平坦化方法でも
同様に実施可能である。
【００２１】また、上記実施例３では、絶縁膜の種類が
３種類までの例を説明したが、４種類以上の膜を堆積し
た場合も同様の方法で実施が可能である。
３種類までの例を説明したが、４種類以上の膜を堆積し
た場合も同様の方法で実施が可能である。
【００２２】また、上記実施例１〜３では塗布膜として
レジスト叉はＳＯＧを用いたが、ポリイミド等の塗布膜
であればよい。
レジスト叉はＳＯＧを用いたが、ポリイミド等の塗布膜
であればよい。
【００２３】
【発明の効果】以上のように本発明は、エッチングの終
点検出を行っているため、仕上がり後の配線上の膜厚の
ばらつきが小さく、かつ平坦性の良い絶縁膜が形成され
るために、多層化による配線の信頼性向上を可能にする
ものであり、超微細な半導体装置の製造に大きく寄与す
るものである。
点検出を行っているため、仕上がり後の配線上の膜厚の
ばらつきが小さく、かつ平坦性の良い絶縁膜が形成され
るために、多層化による配線の信頼性向上を可能にする
ものであり、超微細な半導体装置の製造に大きく寄与す
るものである。
【図１】本発明の実施例１における半導体装置の製造工
程断面図
程断面図
【図２】本発明の実施例２における半導体装置の製造工
程断面図
程断面図
【図３】本発明の実施例３における半導体装置の製造工
程断面図
程断面図
【図４】従来の方法による半導体装置の製造工程断面図
１ Ａｌ配線 ２ シリコン基板 ３ 酸化珪素膜 ４ 窒化珪素膜 ５ レジスト ６ ＳＯＧ ７ 窒化珪素膜
フロントページの続き (72)発明者 平田 恵 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (2)
- 【請求項１】配線が形成された半導体基板上に第一の絶
縁膜を堆積する工程と、前記第一の絶縁膜上に第二の絶
縁膜を堆積する工程と、前記第二の絶縁膜の表面を塗布
膜を用いて平坦化する工程と、前記第二の絶縁膜の発光
をモニターしながら前記第二の絶縁膜と前記レジストを
１：１のエッチングレートでエッチングし、前記第二の
絶縁膜のエッチングの終点を前記第一叉は第二の絶縁膜
の発光のモニターより検知したときエッチングを停止さ
せる工程とを備えた半導体装置の製造方法。 - 【請求項２】請求項１記載のエッチング後、絶縁膜を堆
積する工程を備えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15917092A JPH065597A (ja) | 1992-06-18 | 1992-06-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15917092A JPH065597A (ja) | 1992-06-18 | 1992-06-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065597A true JPH065597A (ja) | 1994-01-14 |
Family
ID=15687818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15917092A Pending JPH065597A (ja) | 1992-06-18 | 1992-06-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065597A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007257816A (ja) * | 2006-02-22 | 2007-10-04 | Tdk Corp | 磁気記録媒体の製造方法 |
| JP2007257817A (ja) * | 2006-02-23 | 2007-10-04 | Tdk Corp | 磁気記録媒体の製造方法 |
| US7740903B2 (en) | 2006-02-22 | 2010-06-22 | Tdk Corporation | Method for manufacturing magnetic recording medium |
-
1992
- 1992-06-18 JP JP15917092A patent/JPH065597A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007257816A (ja) * | 2006-02-22 | 2007-10-04 | Tdk Corp | 磁気記録媒体の製造方法 |
| US7740903B2 (en) | 2006-02-22 | 2010-06-22 | Tdk Corporation | Method for manufacturing magnetic recording medium |
| JP4626611B2 (ja) * | 2006-02-22 | 2011-02-09 | Ｔｄｋ株式会社 | 磁気記録媒体の製造方法 |
| JP2007257817A (ja) * | 2006-02-23 | 2007-10-04 | Tdk Corp | 磁気記録媒体の製造方法 |
| JP4626612B2 (ja) * | 2006-02-23 | 2011-02-09 | Ｔｄｋ株式会社 | 磁気記録媒体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0834772B2 (ja) | 半導体素子の製造方法 | |
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| JP3123450B2 (ja) | 半導体装置およびその製造方法 | |
| JPH065597A (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| KR920001913B1 (ko) | 패턴층을 이용한 반도체 제조방법 | |
| KR100668221B1 (ko) | Ｍｉｍ 캐패시터 형성 방법 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| JPH06244180A (ja) | 半導体装置およびその製造方法 | |
| JP2000269328A (ja) | 半導体装置及びその製造方法 | |
| KR100383084B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR100209337B1 (ko) | 에스오우지이 산화막을 가지는 다층 금속 배선막 제조 방법 | |
| KR20000056260A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR100410810B1 (ko) | 반도체장치의다층금속배선형성방법 | |
| KR100315849B1 (ko) | 다층 배선의 콘택 형성 방법 | |
| KR0127689B1 (ko) | 다층 금속배선 형성방법 | |
| KR100846993B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR100306240B1 (ko) | 반도체소자의다층배선형성방법 | |
| KR100524917B1 (ko) | 반도체 소자의 금속 배선간 절연막 및 그 형성방법 | |
| JPH04307939A (ja) | 半導体装置の製造方法 | |
| KR19980058406A (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| KR19990001665A (ko) | 반도체 장치의 금속 배선 제조 방법 | |
| JPH02152255A (ja) | 多層配線の形成方法 |