KR100302215B1 - 반도체장치의배선 - Google Patents

반도체장치의배선 Download PDF

Info

Publication number
KR100302215B1
KR100302215B1 KR1019940004494A KR19940004494A KR100302215B1 KR 100302215 B1 KR100302215 B1 KR 100302215B1 KR 1019940004494 A KR1019940004494 A KR 1019940004494A KR 19940004494 A KR19940004494 A KR 19940004494A KR 100302215 B1 KR100302215 B1 KR 100302215B1
Authority
KR
South Korea
Prior art keywords
film
wiring
substrate
orientation
aluminum
Prior art date
Application number
KR1019940004494A
Other languages
English (en)
Other versions
KR940022710A (ko
Inventor
마에다게이이찌
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR940022710A publication Critical patent/KR940022710A/ko
Application granted granted Critical
Publication of KR100302215B1 publication Critical patent/KR100302215B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/973—Substrate orientation

Abstract

본 발명은 고온스퍼터법으로 성막할 배선형성막(예를 들면 알루미늄계 금속막)의 표면 모폴로지를 높여서, 다층 배선구조에의 적용, 레지스트막 감광시의 헐레이션(halation)의 저감, 일렉트로마이그레이션(electro-migration) 내성(耐性)의 향상 등을 도모한다. 기판(11)의 성막면(11a)에 대해 수직방향으로 결정의 배향을 맞춘 바탕막(12)과, 그 바탕막(12)의 배향에 따라서 성막면(12a)에 대해 수직방향으로 결정의 배향을 맞춘 배선형성막(13)으로 이루어지는 것이다. 예를 들면, 바탕막(12)은 기판의 성막면에 대해 수직방향으로 결정의 배향을 맞춘 것이며, 결정을 (002), (010) 또는 (011) 배향시킨 티탄막으로 이루어진다. 또한, 배선형성막(13)은 상기 각 티탄막의 배향에 따라서 기판의 성막면에 대해 수직방향으로 결정의 배향을 맞춘 것이며, 또한 결정을 (111) 배향시킨 알루미늄계 금속막으로 이루어진다.
[색인어]
배선, 모폴로지, 일렉트로마이그레이션, 헐레이션, 바탕막, 배선형성막, 다층 배선구조

Description

반도체장치의 배선
본 발명은 반도체장치의 배선에 관한 것이다.
초(超) LSI 의 고집적화와 그에 수반되는 설계 룰의 축소화에 따라 접속공의 지름도 미세화되고 있다. 그러므로, 미세한 접속공이 내부에 배선재료를 매입(埋入)하는 기술이 중요하게 되고 있다. 상기와 같은 매입기술로서는 그 하나로 알루미늄 또는 알루미늄합금(이하 알루미늄계 금속이라 함)의 고온스퍼터법이 제안되어 있다. 이 방범은 반도체기판을 알루미늄계 금속의 융점부근의 온도까지 가열함으로써 알루미늄계 금속을 유동상태로 하면서 스퍼터성막하는 방법이다. 따라서, 접속공의 내부에는 알루미늄계 금속이 유입되고, 형성되는 알루미늄계 금속막의 표면은 평탄화되는 것으로 되어 있다. 이와 같이 , 배선형성막과 매입플러그를 동시에 형성할 수 있는 프로세스의 간편성이나 알루미늄계 금속이 저 저항재료라는 것으로 인해, 다른 프로세스 예를 들면 블랭킷텅스텐법이나 텅스텐의 선택성장법에 의해 텅스텐플러그를 형성한 후 배선을 형성하는 방법보다 유리하다.
그러나, 상기 고온스퍼터법에서는, 제3도에 나타낸 바와 같이, 기판(51)의 성막면(成膜面)(51a)에 형성되는 바탕막(52)의 배향성은 화살표로 나타낸 바와 같이, 그 성막면(51a)에 대해 반드시 수직방향으로 되지 않는다. 그러므로, 바탕막(52)의 상면에 형성되는 알루미늄계 금속막(53)은 바탕막(52)의 배향성에 따라서 성장하므로, 그 배향은 기판(51)의 성막면(51a)에 대해 수직방향으로 되지 않는다.그 결과, 알루미늄계 금속막(53)의 표면 모폴로지가 저하되고, 그 표면은 울통불퉁하게 된다. 그리고, 도면에서는 도면을 보기 쉽게 하기 위해, 단면을 나타내는 해칭은 생략하였다.
이와 같이 표면 모폴로지가 저하된 알루미늄계 금속막을 사용하여 배선을 형성한 경우에는, 다음과 같은 과제가 생긴다.
즉, 제4도에 나타낸 바와 같이, 기판(61)상에 성막된 알루미늄계 금속막의 표면이 울퉁불퉁하므로, 이 알루미늄계 금속막으로 형성한 배선(62)의 표면도 울퉁불퉁하게 된다. 이와 같은 배선(62)을 덮은 상태로 형성한 1층째의 층간절연막(63)의 표면도 울퉁불퉁하게 되고, 이 1층째의 중간절연막(63)상에 2층째의 배선(64)을형성하는 것이 어려워진다. 또한, 상기 2층째의 배선(64)을 덮은 상태로 형성한 2층째의 층간절연막(65)의 표면은 1층째의 중간절연막(63)의 표면보다 더욱 울퉁불퉁하게 된다. 따라서, 층을 거듭할 때마다 배선의 형성이 곤란해진다.
또한, 제5도에 나타낸 바와 같이, 포토 리소그라피공정에서의 레지스트 감광공정에서는, 기판(71)상에 성막된 알루미늄계 금속막(72)의 표면이 울퉁불퉁하므로그 표면에 성막되어 있는 레지스트막(73)을 투과한 노광광선(81)은 알루미늄계 금속막(72)의 표면에서 난반사(亂反射)한다. 그 결과, 레지스트막(73)의 예를 들면 그물눈으로 표시한 영역에 헐레이션이 발생한다. 이와 같은 상태에서, 현상처리되어 형성되는 레지스트패턴(도시하지 않음)은 매우 가늘어진 상태가 된다. 따라서, 레지스트의 패터닝 정밀도는 매우 저하된다. 도면에서는 레지스트막(73)의 단면을 나타내는 해칭은 생략하였다.
또한, 제6도에 나타낸 바와 같이, 금속(91)상에 표면 모폴로지가 나쁜 알루미늄계 금속막으로 배선(92)을 형성한 경우에는, 그 배선(92)의 막두께가 부분적으로 다르다. 그러므로, 배선(92)에 전류를 흐르게 한 경우에는, 막두께가 얇은 부분(92a)의 전류밀도가 높아지고, 배선(92)의 온도가 상승한다. 그러므로, 일렉트로 마이그레이션 내성(耐性)이 저하되어, 배선(92)이 절단된다.
본 발명은 표면 모폴로지가 우수한 반도제장치의 배선을 제공하는 것을 목적으로 한다.
제1도는 실시예의 개략구성단면도.
제2도는 실시예의 제조방법의 일례를 설명하는 제조공정도.
제3도는 종래예의 과제의 설명도.
제4도는 다층배선에 있어서의 과제의 설명도.
제5도는 감광공정에 있어서의 과제의 설명도.
제6도는 배선에 있어서의 일렉트로마이그레이션의 설명도.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 11a : 성막면,
12 : 바탕막 13 : 배선형성막
14 : 배선
본 발명은 상기 목적을 달성하기 위해 이루어진 반도체장치의 배선이다.
즉, 기판의 성막면에 대해 수직방향으로 결정의 배향을 맞춘 배선형성막으로 이루어지는 것이다. 이 배선형성막은, 예를 들면 기판의 성막면에 대해 수직방향으로 결정의 배향을 맞춰 형성한 바탕막의 배향을 따라서 그 성막면에 대해 수직방향으로 결정의 배향을 맞춘 것으로 이루어진다. 예를 들면, 기판의 성막면에 대해 수직방향으로 결정의 배향을 맞춘 것으로, 또한 결정을 (111) 배향시킨 알루미늄계 금속막으로 이루어진다. 또한, 바탕막은 기판의 성막면에 대해 수직방향으로 결정의 배향을 맞춘 것으로, 또한 결정을 (O02),(O1O) 또는 (O11) 배향시킨 티탄막으로 이루어진다.
상기 반도체장치의 배선은, 기판의 성막면에 대해 수직방향으로 결정의 배향을 맞춘 바탕막과, 그 바탕막의 배향에 따라서 기판의 성막면에 대해 수직방향으로 결정의 배향을 맞춘 배선형성막으로 이루어짐으로써, 배선형성막은 표면 모폴로지가 우수한 평탄한 표면으로 된다.
본 발명의 실시예에 대하여 제2도의 개략구성단면도에 따라서 설명한다. 또한, 도면에서는 도면을 보기 쉽게 하기 위해 단면을 나타내는 해칭은 생략하였다.
도면에 나타낸 바와 같이, 기판(11)에는 그 성막면(11a)에 대해 수직방향(화살표(21)방향)으로 결정의 배향을 맞춘 바탕막(12)이 성막되어 있다. 이 바탕막(12)의 상면에는 이 바탕막(12)의 배향에 따라서, 그리고 기판(11)의 성막면(12a)에 대해 수직방향(화살표(22)방향)으로 결정의 배향을 맞춘 배선형성막(13)이 형성되어 있다. 상기 바탕막(12)과 배선형성막(13)에 의해 배선(14)이 형성된다.
예를 들면, 상기 바탕막(12)은 기판(11)의 성막면(11a)에 대해 수직방향으로 결정의 배향을 맞춘 (O02) 배향의 티탄막으로 형성되어 있다. 또는, (O1O) 배향의 티탄막 또는 (O11) 배향의 티탄막으로 형성되어 있다.
또한, 배선형성막(13)은 상기 티탄막의 배향에 따라서, 또한 기판(11)의 성막면(11a)에 대해 수직방향으로 결정의 배향을 맞춘 (111) 배향의 알루미늄계 금속막으로 형성되어 있다.
상기 반도체장치의 배선은 바탕막(12)의 결정의 배향방향과 배선형성막(13)의 결정의 배향방향을 기판(11)의 성막면(11a)에 대해 수직방향으로 맞춤으로써, 배선형성막(13)의 표면은 모폴로지가 우수한 대략 평탄한 표면으로 된다. 이와 같은 배선형성막(13)을 사용하여 형성한 배선(14)에, 제1의 층간절연막(도시하지 않음)을 피복하고, 다시 제1의 층간절연막에 상기와 같은 배선(도시하지 않음)을 형성하고, 그 배선을 덮은 상태로 제2의 층간절연막을 형성한, 다층 배선구조에서는각 제1, 제2의 층간절연막의 표면이 각 배선의 표면의 영향을 받아서 울퉁불퉁하게 되지 않는다. 그러므로, 각 제1, 제2의 층간절연막의 표면은 평탄해진다.
또한, 배선형성막(13) 상에 레지스트막(도시하지 않음)을 형성하여, 감광공정을 행하여도 배선형성막(13)의 표면이 거칠지 않으므로 헐레이션이 발생하지 않는다. 따라서, 고정밀도의 레지스트 패터닝을 할 수 있다.
또한, 배선형성막(13)의 표면이 평탄화되어 있으므로, 배선형성막(13)은 대략 균일한 막두께로 형성되어 있다. 그러므로, 이 배선형성막(13)으로 형성한 배선(14)은 일렉트로마이그레이션 내성이 높아진다.
다음에, 기판 상의 절연막에 형성한 접속공에 상기 구조의 배선을 제조하는일례에 대하여 제2도에 따라서 설명한다.
제2도의 (1)에 나타낸 바와 같이, 기판(예를 들면 실리콘계 기판)(11)의 상층에는 확산층(31)이 형성되어 있다. 이 기판(11)의 상면에는 절연막(32)이 형성되어 있다. 상기 확산층(31) 위쪽의 절연막(32)에는 접속공(33)이 형성되어 있다.
먼저, 기판(11)과의 밀착성을 높이기 위해, 접속공(33)의 저부를 포함하는 그 내벽과 상기 절연막(32)의 상면에 밀착막(34)이 되는 티탄막을 형성한다. 이 티탄막의 형성은, 예를 들면 스퍼터법으로 행한다. 스퍼터조건은 예를 들면 프로세스가스로 유량(流量) 100 sccm의 아르곤(Ar)을 사용하고, DC 파워를 예를 들면 4kW, 스퍼터분위기의 압력을 예를 들면 O.4 Pa, 기판의 가열온도를 예를 들면 150℃ 로 설정한다.
계속해서 상기 밀착막(34)의 표면에 배리어성을 가진 반응방지막(35)으로서 예를 들면 질화티탄막을 형성한다. 이 반응방지막(35)의 형성은, 예를 들면 스퍼터법으로 행한다. 스퍼터조건은, 예를 들면 프로세스가스로 유량 100 sccm 의 아르곤(Ar)과 유량 7O sccm 의 질소(N2) 흔합가스를 사용하고, DC 파워를 예를 들면 5kW, 스퍼터분위기의 압력을 예를 들면 O.4 Pa, 기판의 가열온도를 예를 들면 150℃ 로 설정한다.
이어서, 제2도의 (2)에 나타낸 바와 같이, 상기 반응방지막(35)의 표면에 바탕막(12)이 되는 티탄막을 형성한다. 이 바탕막(12)의 형성은, 예를 들면 스퍼터법으로 행한다. 스퍼터조건으로서는, 상기 밀착막(34)의 성막조건과 같다.
상기 조건으로 바탕막(12)이 될 티탄막을 형성하면, 티탄막은 결정의 배향방향이 성막면에 대해 수직방향으로 맞춘 상태의 (O02) 배향을 갖는다.
상기 티탄막의 배향성은 성막조건에 따라 다른 배향성으로서, 예를 들면 (010) 또는 (O11) 배향을 얻는 것도 가능하다.
계속해서 제2도의 (3)에 나타낸 바와 같이, 상기 바탕막(12)의 표면에, 배선형성막(13)이 될 알루미늄계 금속막(예를 들면 알루미늄실리콘막 또는 알루미늄실리콘동막(鋼膜)등)을 형성한다. 이 배선형성막(12)의 형성은 고온스퍼터법으로 행한다. 예를 들면 알루미늄 1% 실리콘막을 형성하는 고온스퍼터조건은, 예를 들면 프로세스가스로 유량 100 sccm의 아르곤(Ar)을 사용하고, DC 파워를 예를 들면 20kW, 스퍼터분위기의 압력을 예를 들면 O.4 Pa, 기판의 가열온도를 예를 들면 500℃ 로 설정한다.
상기 조건으로 배선형성막(13)의 알루미늄계 금속막을 형성하면, 알루미늄계금속막은 결정의 배향방향이 성막면에 대해 수직방향으로 맞춘 상태의 (111) 배향을 갖는다.
또한, 상기 배선형성막(13)의 표면에, 반사방지막(36)이 될 질화산화티탄(TiON)막을 형성한다. 이 반사방지막(36)의 형성은 스퍼터법으로 행한다. 이 스퍼터조건은, 예를 들면 프로세스가스로 유량 100 sccm의 아르곤(Ar)과 유량 70sccm의 질소(N2)에 6 %의 산소(02)를 혼합한 가스를 사용하고, DC 파워를 예를 들면 5 kW, 스퍼터분위기의 압력을 예를 들면 O.4 Pa, 기판의 가열온도를 예를 들면 150℃로 설정한다.
그 후, 제2도의 (4)에 나타낸 바와 같이, 통상의 포토 리소그라피기술과 에칭(예를 들면 드라이에칭)에 의해, 상기 반사방지막(36), 배선형성막(13), 바탕막(12), 반응방지막(35) 및 밀착막(34)의 2점 쇄선으로 나타낸 부분을 제거하여, 해칭된 형성막(13)을 주재료로 하여 배선(14)을 형성한다.
상기 설명한 제조방법에서는, 성막방법으로서 스퍼터법을 이용하였으나 스퍼터법에 한정되는 것은 아니며, 상기 막 구조를 얻을 수 있는 성막방법이면, 예를들면 CVD 법 또는 그 외의 성막방법을 이용하여 성막하는 것도 가능하다. 또한, 상기 성막조건으로 나타낸 수치는 그 값에 한정되는 것은 아니며, 성막장치의 종류, 성막할 막의 배향성 등에 따라서 변경된다.
이상 설명한 바와 같이 본 발명에 의하면, 기판의 성막면에 대해 수직방향으로 결정의 배향을 맞춘 바탕막과, 그 바탕막의 배향에 따라서 기판의 성막면에 대해 수직방향으로 결정의 배향을 맞춘 배선형성막으로 이루어지므로, 배선형성막의표면은 모폴로지가 우수한 평탄한 면이 된다. 따라서, 다층 배선구조에 적용한 것에서는 층간절연막의 평탄화가 용이하다. 또한, 배선형성막의 표면 모폴로지가 양호해지므로 포토리소그라피공정의 감광을 행했을 때에 헐레이션이 발생하지 않는다. 따라서, 고정밀도의 배선을 형성할 수 있다. 또한, 배선형성막의 막두께를 균일화할 수 있으므로, 배선형성막으로 형성한 배선의 일렉트로마이그레이션 내성을 향상시킬 수 있다.

Claims (3)

  1. 기판의 성막면(成膜面)에 대해 수직방향으로 결정의 배향을 맞춰 형성한 바탕막과, 상기 바탕막의 배향을 따라서 성막면에 대해 수직방향으로 결정의 배향을 맞춘 배선형성막으로 이루어지는 것을 특징으로 하는 반도체장치의 배선.
  2. 제1항에 있어서, 상기 배선형성막은 상기 기판의 성막면에 대해 수직방향으로 결정의 배향을 맞춘 것이며, 결정을 (111) 배향시킨 알루미늄계 금속막으로 이루어지는 것을 특징으로 하는 반도체 장치의 배선.
  3. 제3항에 있어서, 상기 바탕막은 기판의 성막면에 대해 수직방향으로 결정의 배향을 맞춘 것이며, 결정을 (002),(010) 또는 (011) 배향시킨 티탄막으로 이루어지고, 상기 배선형성막은 상기 (002),(010) 또는 (011) 배향시킨 티탄막의 배향을 따라 상기 기판의 성막면에 대해 수직방향으로 결정의 배향을 맞춘 것이며, 결정을 (111) 배향시킨 알루미늄계 금속막으로 이루어지는 것을 특징으로 하는 반도체장치으 배선.
KR1019940004494A 1993-03-11 1994-03-09 반도체장치의배선 KR100302215B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP93-78,894 1993-03-11
JP5078894A JPH06268083A (ja) 1993-03-11 1993-03-11 半導体装置の配線
JP93-78,984 1993-03-11

Publications (2)

Publication Number Publication Date
KR940022710A KR940022710A (ko) 1994-10-21
KR100302215B1 true KR100302215B1 (ko) 2001-11-30

Family

ID=13674525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940004494A KR100302215B1 (ko) 1993-03-11 1994-03-09 반도체장치의배선

Country Status (3)

Country Link
US (2) US5449641A (ko)
JP (1) JPH06268083A (ko)
KR (1) KR100302215B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268083A (ja) * 1993-03-11 1994-09-22 Sony Corp 半導体装置の配線
KR100320364B1 (ko) * 1993-03-23 2002-04-22 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 금속배선및그의형성방법
JP3491237B2 (ja) * 1993-09-24 2004-01-26 日本テキサス・インスツルメンツ株式会社 半導体装置の積層導電膜構造
US5877031A (en) * 1994-07-07 1999-03-02 Hyundai Electronics Industries Co, Ltd Method for forming a metallic barrier layer in semiconductor device
JP3586899B2 (ja) * 1994-09-22 2004-11-10 ソニー株式会社 半導体装置およびその製造方法
US5523259A (en) * 1994-12-05 1996-06-04 At&T Corp. Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer
US5580823A (en) * 1994-12-15 1996-12-03 Motorola, Inc. Process for fabricating a collimated metal layer and contact structure in a semiconductor device
DE69625265T2 (de) * 1995-03-28 2003-09-04 Texas Instruments Inc Halbleiterstrukturen
JPH09115829A (ja) * 1995-10-17 1997-05-02 Nissan Motor Co Ltd アルミニウム配線部を有する半導体装置およびその製造方法
US5776831A (en) * 1995-12-27 1998-07-07 Lsi Logic Corporation Method of forming a high electromigration resistant metallization system
NO970220L (no) * 1996-01-19 1997-07-21 Murata Manufacturing Co Transduktor med tynnfilmsjikt av metall, for akustiske overflatebölger
US5895266A (en) 1996-02-26 1999-04-20 Applied Materials, Inc. Titanium nitride barrier layers
JPH1064907A (ja) * 1996-08-13 1998-03-06 Toshiba Corp 電気的固体装置及びその製造方法
US6071811A (en) * 1997-02-26 2000-06-06 Applied Materials, Inc. Deposition of titanium nitride films having improved uniformity
US5943601A (en) * 1997-04-30 1999-08-24 International Business Machines Corporation Process for fabricating a metallization structure
EP0875923A3 (en) * 1997-04-30 1999-11-03 International Business Machines Corporation Multilayer metallization structure comprising a group IVA metal
US6107195A (en) * 1997-06-18 2000-08-22 Tokyo Electron Limited Method for depositing a low-resistivity titanium-oxynitride (TiON) film that provides for good texture of a subsequently deposited conductor layer
KR19990003495A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 베리어 금속층 형성방법
US6045634A (en) * 1997-08-14 2000-04-04 Praxair S. T. Technology, Inc. High purity titanium sputtering target and method of making
JP4053241B2 (ja) * 1998-06-19 2008-02-27 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100484253B1 (ko) 1998-06-27 2005-07-07 주식회사 하이닉스반도체 반도체 장치의 타이타늄막 형성방법
JP4307592B2 (ja) 1998-07-07 2009-08-05 Ｏｋｉセミコンダクタ株式会社 半導体素子における配線形成方法
US6207568B1 (en) 1998-11-27 2001-03-27 Taiwan Semiconductor Manufacturing Company Ionized metal plasma (IMP) method for forming (111) oriented aluminum containing conductor layer
JP3353727B2 (ja) * 1998-12-21 2002-12-03 日本電気株式会社 半導体装置の配線構造の形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286323A (ja) * 1991-03-15 1992-10-12 Toshiba Corp 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4217153A (en) * 1977-04-04 1980-08-12 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
US4998157A (en) * 1988-08-06 1991-03-05 Seiko Epson Corporation Ohmic contact to silicon substrate
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
JPH06268083A (ja) * 1993-03-11 1994-09-22 Sony Corp 半導体装置の配線

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286323A (ja) * 1991-03-15 1992-10-12 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US5581125A (en) 1996-12-03
KR940022710A (ko) 1994-10-21
JPH06268083A (ja) 1994-09-22
US5449641A (en) 1995-09-12

Similar Documents

Publication Publication Date Title
KR100302215B1 (ko) 반도체장치의배선
EP0127020B1 (en) Method of manufacturing multi-layer semiconductor device
CA1204883A (en) Semiconductor device and manufacturing process thereof
US4070501A (en) Forming self-aligned via holes in thin film interconnection systems
US5281850A (en) Semiconductor device multilayer metal layer structure including conductive migration resistant layers
JPS63304644A (ja) ヴアイア・ホール形成方法
US5677238A (en) Semiconductor contact metallization
US4381595A (en) Process for preparing multilayer interconnection
JPH0519818B2 (ko)
JP2770945B2 (ja) タングステン被覆法
KR100499557B1 (ko) 반도체소자의 배선 형성방법
KR100495856B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
JPH0758201A (ja) 多層配線基板の製造方法
JPS60115221A (ja) 半導体装置の製造方法
JPH0259618B2 (ko)
KR100256271B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR0156126B1 (ko) 반도체장치의 콘택형성방법
JPH0611045B2 (ja) 多層配線の製造方法
JP2994934B2 (ja) 配線の形成方法
JPH0425159A (ja) 電極配線の形成方法
KR930001896B1 (ko) 반도체 장치의 금속배선구조 및 그 형성방법
KR100247643B1 (ko) 금속 배선 형성용 반응 챔버 및 이를 이용한 반도체 소자의 금속배선 형성방법
US6309963B1 (en) Method for manufacturing semiconductor device
KR940007055B1 (ko) 반도체소자의 평탄화방법
KR0167251B1 (ko) 반도체 소자의 배선구조 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 13