JP2019110350A - 電界効果トランジスタおよび無線通信装置 - Google Patents
電界効果トランジスタおよび無線通信装置 Download PDFInfo
- Publication number
- JP2019110350A JP2019110350A JP2019077930A JP2019077930A JP2019110350A JP 2019110350 A JP2019110350 A JP 2019110350A JP 2019077930 A JP2019077930 A JP 2019077930A JP 2019077930 A JP2019077930 A JP 2019077930A JP 2019110350 A JP2019110350 A JP 2019110350A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- effect transistor
- field effect
- region
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
(A)ゲート電極
(B)ゲート電極を間にしてソース領域およびドレイン領域を有する半導体層
(C)ソース領域の上に設けられた第1コンタクトプラグおよびドレイン領域の上に設けられた第2コンタクトプラグを含み、第1導電性材料を含む複数のコンタクトプラグ
(D)複数のコンタクトプラグの上にそれぞれ積層され、第1導電性材料とは異なる第2導電性材料を含む複数の第1メタル
(E)半導体層の面内方向において複数のコンタクトプラグの間の領域に設けられると共に、積層方向において少なくとも第1メタルの下面よりも下方の領域に設けられた一層以上の絶縁膜
(F)半導体層の面内方向において複数のコンタクトプラグの間の領域に設けられると共に、積層方向において少なくとも複数の第1メタルの下面とゲート電極の上面との間に設けられた低誘電率領域
一層以上の絶縁膜は、第1部分と、第2部分とを含む。第1部分は、半導体層の面内方向において複数のコンタクトプラグの間の領域に設けられると共に、積層方向において複数の第1メタルの下面よりも下方に設けられ、第1コンタクトプラグおよび第2コンタクトプラグの側面とゲート電極の側面との間の領域を占める。第2部分は、半導体層の面内方向において複数のコンタクトプラグの間の領域に設けられると共に、積層方向においてゲート電極の上面よりも上方に設けられている。低誘電率領域は、一層以上の絶縁膜の第2部分の内部に設けられている。
(A)ゲート電極
(B)ゲート電極を間にしてソース領域およびドレイン領域を有する半導体層
(C)ソース領域の上に設けられた第1コンタクトプラグおよびドレイン領域の上に設けられた第2コンタクトプラグを含み、第1導電性材料を含む複数のコンタクトプラグ
(D)複数のコンタクトプラグの上にそれぞれ積層され、第1導電性材料とは異なる第2導電性材料を含む複数の第1メタル
(E)半導体層の面内方向において複数のコンタクトプラグの間の領域に設けられると共に、積層方向において少なくとも第1メタルの下面よりも下方の領域に設けられた一層以上の絶縁膜
(F)半導体層の面内方向において複数のコンタクトプラグの間の領域に設けられると共に、積層方向において少なくとも複数の第1メタルの下面とゲート電極の上面との間に設けられた低誘電率領域
一層以上の絶縁膜は、第1部分と、第2部分とを含む。第1部分は、半導体層の面内方向において複数のコンタクトプラグの間の領域に設けられると共に、積層方向において複数の第1メタルの下面よりも下方に設けられ、第1コンタクトプラグおよび第2コンタクトプラグの側面とゲート電極の側面との間の領域を占める。第2部分は、半導体層の面内方向において複数のコンタクトプラグの間の領域に設けられると共に、積層方向においてゲート電極の上面よりも上方に設けられている。低誘電率領域は、一層以上の絶縁膜の第2部分の内部に設けられている。
1.第1の実施の形態(高周波スイッチ、電界効果トランジスタ;積層方向において、第1メタルの下面よりも下方の第1領域と、第1メタルの下面と上面との間の第2領域と、第1メタルの上面よりも上方の第3領域とに低誘電率領域を設ける例)
2.第2の実施の形態(電界効果トランジスタ;第1メタルの上に第2メタルを積層し、低誘電率領域を第2メタルの間にも延長して設ける例)
3.第3の実施の形態(電界効果トランジスタ;低誘電率領域を、第1絶縁膜および第2絶縁膜のうちゲート電極の表面を覆う部分よりも大きい幅で設ける例)
4.第4の実施の形態(電界効果トランジスタ;低誘電率領域のうち第1領域および第2領域を第5絶縁膜により埋め込み、第3領域を空隙とする例)
5.第5の実施の形態(電界効果トランジスタ;低誘電率領域を、ゲート電極に対して交差する方向に設ける例)
6.第6の実施の形態(電界効果トランジスタ;低誘電率領域を、ゲート電極のフィンガー部と、連結部の少なくとも一部とに設ける例)
7.適用例(無線通信装置)
図1は、本開示の第1の実施の形態に係る電界効果トランジスタを有する高周波スイッチの構成を表したものである。この高周波スイッチ1は、携帯電話などの携帯情報端末のフロントエンドに用いられるものであり、入出力のポート数により、図2に示したSPST(Single Pole Single Throw;単極単投)、SPDT(Single Pole Double Throw)、SP3T・・・SPNT(Nは実数)といった様々な構成で使い分けられている。図1には、SP10Tスイッチの例を表している。SP10Tスイッチは、例えば、アンテナANTに接続された一つの極と、10個の接点とを有している。高周波スイッチ1は様々な構成をとりうるが、どの構成の高周波スイッチ1も、図2に示したSPSTスイッチの基本回路構成を組み合わせたものである。
あるいは、低誘電率領域70は、図9に示したように、積層方向Zにおいて、第1領域A1と、第2領域A2とに設けられていてもよい。このようにした場合にも、ゲート電極20とコンタクトプラグ60S,60Dとの間の容量あるいはゲート電極20と第1メタルM1との間の容量CgM、または、第1メタルM1どうしの間に生じる容量(配線間容量)CMM1などが抑えられ、オフ容量の外部成分Cexが低減される。
更に、低誘電率領域70は、図10に示したように、積層方向Zにおいて、第1領域A1に設けられていてもよい。この場合にも、ゲート電極20とコンタクトプラグ60S,60Dとの間の容量あるいはゲート電極20と第1メタルM1との間の容量CgMなどが抑えられ、オフ容量の外部成分Cexが低減される。
図11は、参照例1に係る電界効果トランジスタ10Rの断面構成を表したものである。参照例1は、低誘電率領域70が、積層方向Zにおいて第2領域A2に設けられていることを除いては、図7に示した本実施の形態の電界効果トランジスタ10と同じ構成を有している。
図12は、図7に示した本実施の形態と、図9に示した変形例1と、図11に示した参照例1とについて、容量の外部成分Cexの、低誘電率領域70の幅W70に対する依存性を調べたシミュレーション結果を表したものである。
なお、上記第1の実施の形態では、コンタクトプラグ60S,60Dの上に、第1メタルM1のみを積層した場合について説明した。しかしながら、本開示は、図32に示した電界効果トランジスタ10Aのように、第1メタルM1の上に第2メタルM2を積層した場合にも適用可能である。また、この場合には、低誘電率領域70を第2メタルM2の間にも延長して設けることにより、第2メタルM2どうしの間の容量(配線間容量)CMM2を低減し、オフ容量の外部成分Cexを更に抑えることが可能である。
また、上記第1の実施の形態では、低誘電率領域70が、第1絶縁膜81および第2絶縁膜82のうちゲート電極20の表面を覆う部分の幅W82以下の幅W70で設けられている場合について説明した。しかしながら、ゲート電極20のフィンガー部21の幅を小さくした場合には、図33に示した電界効果トランジスタ10Bのように、低誘電率領域70は、第1絶縁膜81および第2絶縁膜82のうちゲート電極20の表面を覆う部分の幅W82よりも大きい幅W70で設けられていることも可能である。
更に、上記第1の実施の形態では、低誘電率領域70として、開口P内に気密封止された空隙AGを設ける場合について説明した。しかしながら、低誘電率領域70は空隙AGに限られず、第3絶縁膜83および第4絶縁膜84(開口Pが貫通する絶縁膜)よりも低誘電率の材料により構成されていてもよい。具体的には、例えば第3絶縁膜83および第4絶縁膜84が酸化シリコン(SiO2、誘電率3.9)膜である場合には、第5絶縁膜85をSiOC(炭素が添加された酸化シリコン、誘電率2.9)により構成し、開口Pの少なくとも一部を第5絶縁膜85で埋め込むようにすることも可能である。例えば図34に示した電界効果トランジスタ10Cのように、低誘電率領域70のうち第1領域A1および第2領域A2は、第3絶縁膜83および第4絶縁膜84よりも低誘電率の第5絶縁膜85により埋め込まれていてもよい。また、低誘電率領域70のうち第3領域A3には空隙AGが設けられていてもよい。
加えて、上記第1の実施の形態では、低誘電率領域70が、ゲート電極20のフィンガー部21と平行に延長されている場合について説明した。しかしながら、図35ないし図37に示した電界効果トランジスタ10Dのように、低誘電率領域70は、ゲート電極20のフィンガー部21に対して交差する方向、例えばゲート電極20のフィンガー部21に対して垂直な方向(X方向)に延長されていてもよい。これにより、ゲート電極20と開口Pおよび低誘電率領域70との合わせずれの影響を小さくすることが可能となる。また、この場合、低誘電率領域70は、ゲート電極20のフィンガー部21の延長方向(Y方向)に沿って複数並べて配置されていてもよい。
更にまた、上記第1の実施の形態では、図14に示したように、低誘電率領域70(空隙AG等)が、アクティブ領域AA内のゲート電極20のフィンガー部21の上方に設けられている場合について説明した。しかしながら、図43に示した電界効果トランジスタ10Eのように、低誘電率領域70は、フィンガー部21の上方または、連結部22の少なくとも一部の上方に設けられていることも可能である。具体的には、低誘電率領域70は、連結部22のうち、ドレイン電極30Dのフィンガー部31Dおよび連結部32Dを回避した領域の上方に設けられていることが好ましい。なお、図43では、ゲート電極20のフィンガー部21の上方の低誘電率領域70は省略している。
図44は、無線通信装置の一例を表したものである。この無線通信装置3は、例えば、音声、データ通信、LAN接続など多機能を有する携帯電話システムである。無線通信装置3は、例えば、アンテナANTと、高周波スイッチ1と、高電力増幅器HPAと、高周波集積回路RFIC(Radio Frequency Integrated Circuit)と、ベースバンド部BBと、音声出力部MICと、データ出力部DTと、インタフェース部I/F(例えば、無線LAN(W−LAN;Wireless Local Area Network )、Bluetooth (登録商標)、他)とを有している。高周波スイッチ1は、第1の実施の形態において図1ないし図5を参照して説明した高周波スイッチ1により構成されている。高周波集積回路RFICとベースバンド部BBとはインタフェース部I/Fにより接続されている。
(1)
ゲート電極と、
前記ゲート電極を間にしてソース領域およびドレイン領域を有する半導体層と、
前記ソース領域および前記ドレイン領域の上に設けられたコンタクトプラグと、
前記コンタクトプラグの上に積層された第1メタルと、
前記半導体層の面内方向において前記第1メタルの間の領域に設けられると共に、積層方向において少なくとも前記第1メタルの下面よりも下方の第1領域に設けられた低誘電率領域と
を備えた電界効果トランジスタ。
(2)
前記低誘電率領域は、積層方向において、前記第1領域と、前記第1メタルの下面と前記第1メタルの上面との間の第2領域とに設けられている
前記(1)記載の電界効果トランジスタ。
(3)
前記低誘電率領域は、積層方向において、前記第1領域および前記第2領域と、前記第1メタルの上面よりも上方の第3領域とに設けられている
前記(2)記載の電界効果トランジスタ。
(4)
前記半導体層の上に設けられた少なくとも一層の絶縁膜と、
前記少なくとも一層の絶縁膜の上面から前記ゲート電極の上面に向けて設けられた開口と
を更に備え、
前記低誘電率領域は、前記開口内に設けられている
前記(3)記載の電界効果トランジスタ。
(5)
前記少なくとも一層の絶縁膜は、エッチングレートの異なる複数の絶縁膜を含む
前記(4)記載の電界効果トランジスタ。
(6)
前記少なくとも一層の絶縁膜は、
前記ゲート電極の表面および前記半導体層の上面を覆う第1絶縁膜と、
前記第1絶縁膜の表面を覆う第2絶縁膜と、
前記第2絶縁膜の表面と前記第1メタルの下面との間に設けられた第3絶縁膜と、
を含み、
前記第2絶縁膜は、前記第1絶縁膜および前記第3絶縁膜とはエッチングレートの異なる材料により構成され、
前記開口は、少なくとも前記第3絶縁膜を貫通して前記第2絶縁膜の上面に達している
前記(4)または(5)記載の電界効果トランジスタ。
(7)
前記少なくとも一層の絶縁膜は、前記第3絶縁膜の上面および前記第1メタルの表面を覆う第4絶縁膜を更に含み、
前記開口は、前記第4絶縁膜の上面から前記第2絶縁膜の上面に達している
前記(6)記載の電界効果トランジスタ。
(8)
前記少なくとも一層の絶縁膜は、前記第4絶縁膜の上に、第5絶縁膜を更に含み、
前記開口内の少なくとも一部に、前記低誘電率領域として、空隙が設けられ、
前記空隙の上部は、前記第5絶縁膜により閉塞されている
前記(7)記載の電界効果トランジスタ。
(9)
前記第5絶縁膜は、前記開口の側面および底面を被覆している
前記(8)記載の電界効果トランジスタ。
(10)
前記低誘電率領域は、前記第1絶縁膜および前記第2絶縁膜のうち前記ゲート電極の表面を覆う部分の幅以下の幅で設けられている
前記(6)ないし(9)のいずれかに記載の電界効果トランジスタ。
(11)
前記ゲート電極は、一方向に延長されており、
前記コンタクトプラグ、前記第1メタルおよび前記低誘電率領域は、前記ゲート電極に対して平行に延長されている
前記(1)ないし(10)のいずれかに記載の電界効果トランジスタ。
(12)
前記半導体層に前記ソース領域および前記ドレイン領域が設けられた素子領域と、
多層配線部を有する配線領域と、
前記素子領域および前記配線領域を区画する素子分離層と
を更に備え、
前記低誘電率領域は、前記素子領域内に設けられている
前記(1)ないし(11)のいずれかに記載の電界効果トランジスタ。
(13)
前記素子領域および前記配線領域を含むアクティブ領域と、
前記アクティブ領域の外側に設けられ、前記素子分離層が設けられた素子分離領域と
を備え、
前記素子分離領域は、前記素子分離層上に、前記ゲート電極に接続されたゲートコンタクトを有し、
前記低誘電率領域は、前記ゲートコンタクトを回避して設けられている
前記(12)記載の電界効果トランジスタ。
(14)
前記第4絶縁膜と前記第5絶縁膜との間に、第2メタルを更に備え、
前記少なくとも一層の絶縁膜は、前記第4絶縁膜の上面および前記第2メタルの表面を覆う第7絶縁膜を更に含み、
前記開口は、前記第7絶縁膜の上面から前記第2絶縁膜の上面に達している
前記(8)記載の電界効果トランジスタ。
(15)
前記低誘電率領域は、前記第1絶縁膜および前記第2絶縁膜のうち前記ゲート電極の表面を覆う部分の幅よりも大きい幅で設けられている
前記(6)ないし(9)のいずれかに記載の電界効果トランジスタ。
(16)
前記開口の少なくとも一部に、前記低誘電率領域として、前記第3絶縁膜および前記第4絶縁膜よりも誘電率の低い材料よりなる第5絶縁膜が埋め込まれている
前記(7)記載の電界効果トランジスタ。
(17)
前記ゲート電極は、一方向に延長されており、
前記コンタクトプラグおよび前記第1メタルは、前記ゲート電極に対して平行に延長され、
前記低誘電率領域は、前記ゲート電極に対して交差する方向に延長されている
前記(1)ないし(16)のいずれかに記載の電界効果トランジスタ。
(18)
前記ゲート電極は、同一方向に延長された複数のフィンガー部と、前記複数のフィンガー部を連結する連結部とを有し、
前記低誘電率領域は、前記フィンガー部の上方または前記連結部の少なくとも一部の上方に設けられている
前記(1)ないし(17)のいずれかに記載の電界効果トランジスタ。
(19)
高周波デバイス用電界効果トランジスタである
前記(1)ないし(18)のいずれかに記載の電界効果トランジスタ。
(20)
半導体層の上面側にゲート電極を形成する工程と、
前記半導体層に、前記ゲート電極を間にしてソース領域およびドレイン領域を形成する工程と、
前記ソース領域および前記ドレイン領域の上にコンタクトプラグを設ける工程と、
前記コンタクトプラグの上に第1メタルを積層する工程と、
前記半導体層の面内方向において前記第1メタルの間の領域に、積層方向において少なくとも前記第1メタルの下面よりも下方の第1領域に低誘電率領域を設ける工程と
を含む電界効果トランジスタの製造方法。
Claims (31)
- ゲート電極と、
前記ゲート電極を間にしてソース領域およびドレイン領域を有する半導体層と、
前記ソース領域の上に設けられた第1コンタクトプラグおよび前記ドレイン領域の上に設けられた第2コンタクトプラグを含み、第1導電性材料を含む複数のコンタクトプラグと、
前記複数のコンタクトプラグの上にそれぞれ積層され、第1導電性材料とは異なる第2導電性材料を含む複数の第1メタルと、
前記半導体層の面内方向において前記複数のコンタクトプラグの間の領域に設けられると共に、積層方向において少なくとも前記第1メタルの下面よりも下方の領域に設けられた一層以上の絶縁膜と、
前記半導体層の面内方向において前記複数のコンタクトプラグの間の領域に設けられると共に、前記積層方向において少なくとも前記複数の第1メタルの下面と前記ゲート電極の上面との間に設けられた低誘電率領域と
を備え、
前記一層以上の絶縁膜が、
前記半導体層の面内方向において前記複数のコンタクトプラグの間の領域に設けられると共に、前記積層方向において前記複数の第1メタルの下面よりも下方に設けられ、前記第1コンタクトプラグおよび前記第2コンタクトプラグの側面と前記ゲート電極の側面との間の領域を占める第1部分と、
前記半導体層の面内方向において前記複数のコンタクトプラグの間の領域に設けられると共に、前記積層方向において前記ゲート電極の上面よりも上方に設けられた第2部分と
を含み、
前記低誘電率領域は、前記一層以上の絶縁膜の前記第2部分の内部に設けられている
電界効果トランジスタ。 - 前記一層以上の絶縁膜の前記第1部分が、前記半導体層の面内方向において前記ゲート電極と前記複数のコンタクトプラグとの間の空間を埋めている
請求項1記載の電界効果トランジスタ。 - 前記低誘電率領域は、空隙により構成されている
請求項1または2記載の電界効果トランジスタ。 - 前記空隙の上端は、前記一層以上の絶縁膜の前記第2部分により形成されている
請求項3記載の電界効果トランジスタ。 - 前記空隙の上端は、前記一層以上の絶縁膜の前記第2部分により形成されていると共に、前記積層方向において前記複数の第1メタルの下面以下の位置に設けられている
請求項3記載の電界効果トランジスタ。 - 前記一層以上の絶縁膜は、第1絶縁膜、第2絶縁膜、および第3絶縁膜を有し、
前記第1絶縁膜は、少なくとも前記ゲート電極の側面に沿って延在し、
前記第1絶縁膜の少なくとも一部は、前記第2絶縁膜と前記ゲート電極との間に設けられ、
前記第3絶縁膜は、前記半導体層の面内方向において前記複数のコンタクトプラグの間の領域に設けられると共に、前記積層方向において前記複数の第1メタルの下面よりも下方に設けられ、
前記第3絶縁膜は、前記空隙の側部の外側に位置している
請求項3ないし5のいずれか1項に記載の電界効果トランジスタ。 - 前記一層以上の絶縁膜は、第4絶縁膜を更に有し、
前記空隙の上端は、前記第4絶縁膜により形成されていると共に、前記積層方向において前記複数の第1メタルの下面以下の位置に設けられている
請求項6記載の電界効果トランジスタ。 - 前記一層以上の絶縁膜は、第4絶縁膜を更に有し、
前記第4絶縁膜は、少なくとも前記空隙の側部と前記第3絶縁膜との間に設けられている
請求項6記載の電界効果トランジスタ。 - 前記一層以上の絶縁膜の前記第2部分が、少なくとも、前記第4絶縁膜のうち前記空隙の側部と前記第3絶縁膜との間に設けられた一部を含む
請求項7または8記載の電界効果トランジスタ。 - 前記一層以上の絶縁膜の前記第2部分は、前記第4絶縁膜のうち前記空隙の側部と前記第3絶縁膜との間に設けられた一部と、前記第3絶縁膜のうち前記第4絶縁膜と前記第1コンタクトプラグおよび前記第2コンタクトプラグの側面との間に設けられた一部とを含む
請求項9記載の電界効果トランジスタ。 - 前記第4絶縁膜の残部は、前記第3絶縁膜の上に、前記複数の第1メタルの表面を覆って設けられている
請求項9または10記載の電界効果トランジスタ。 - 前記ゲート電極、前記半導体層、および前記複数のコンタクトプラグを含むアクティブ領域と、
前記ゲート電極に接続されたゲートコンタクトを有し、前記アクティブ領域の外側に設けられた素子分離領域と
を含む請求項7ないし11のいずれか1項に記載の電界効果トランジスタ。 - 前記ゲート電極は、一方向に延長されており、
前記複数のコンタクトプラグ、前記複数の第1メタルおよび前記低誘電率領域は、前記ゲート電極に対して平行に延長されている
請求項7ないし12のいずれか1項に記載の電界効果トランジスタ。 - 前記第3絶縁膜は、前記第3絶縁膜の上面から前記ゲート電極の上面に向かう凹部を有する
請求項7ないし13のいずれか1項に記載の電界効果トランジスタ。 - 前記空隙が少なくとも前記凹部内に設けられる
請求項14記載の電界効果トランジスタ。 - 前記第4絶縁膜が前記凹部の側面と底面を覆う
請求項14または15に記載の電界効果トランジスタ。 - 前記空隙の幅が前記凹部の上部における幅よりも小さい
請求項14ないし16のいずれか1項に記載の電界効果トランジスタ。 - 前記凹部の上部における幅が前記ゲート電極の上面の幅よりも小さい
請求項14ないし17のいずれか1項に記載の電界効果トランジスタ。 - 前記凹部の前記底面がケイ素(Si)と窒素(N)とで構成されている
請求項16ないし18のいずれか1項に記載の電界効果トランジスタ。 - 前記空隙と前記凹部の前記側面との間における前記第4絶縁膜の厚みは、前記空隙と前記凹部の前記底面との間における前記第4絶縁膜の厚みよりも小さい
請求項16ないし19のいずれか1項に記載の電界効果トランジスタ。 - 前記第1絶縁膜、前記第2絶縁膜、前記第3絶縁膜および前記第4絶縁膜のうち少なくとも一つが、前記空隙と前記ゲート電極との間に設けられている
請求項7ないし20のいずれか1項に記載の電界効果トランジスタ。 - 前記第2絶縁膜は、少なくとも前記ゲート電極の側面に沿って延在する
請求項8ないし21のいずれか1項に記載の電界効果トランジスタ。 - 前記低誘電率領域が、前記半導体層の面内方向において前記第1コンタクトプラグと前記第2コンタクトプラグとの間に前記ゲート電極が位置する特定断面で、前記ゲート電極の上面の少なくとも一部の上方に一つのみ設けられる
請求項1ないし22のいずれか1項に記載の電界効果トランジスタ。 - 前記複数の第1メタルのそれぞれの上方に設けられた複数の第2メタルを更に備え、
前記低誘電率領域は、前記積層方向において少なくとも前記複数の第2メタルの上面まで延在している
請求項1ないし23のいずれか1項に記載の電界効果トランジスタ。 - 前記ゲート電極は、同一方向に延長された複数のフィンガー部と、前記複数のフィンガー部を連結する連結部とを有し、
前記低誘電率領域は、前記フィンガー部の上方または前記連結部の少なくとも一部の上方に設けられている
請求項1ないし24のいずれか1項に記載の電界効果トランジスタ。 - 高周波デバイス用電界効果トランジスタである
請求項1ないし25のいずれか1項に記載の電界効果トランジスタ。 - 前記第1導電性材料は、タングステンを含む
請求項1ないし26のいずれか1項に記載の電界効果トランジスタ。 - 前記第2導電性材料は、アルミニウムを含む
請求項1ないし27のいずれか1項に記載の電界効果トランジスタ。 - 電界効果トランジスタを有する高周波スイッチと、
前記高周波スイッチに接続された高周波集積回路と
を備え、
前記電界効果トランジスタは、
ゲート電極と、
前記ゲート電極を間にしてソース領域およびドレイン領域を有する半導体層と、
前記ソース領域の上に設けられた第1コンタクトプラグおよび前記ドレイン領域の上に設けられた第2コンタクトプラグを含み、第1導電性材料を含む複数のコンタクトプラグと、
前記複数のコンタクトプラグの上にそれぞれ積層され、第1導電性材料とは異なる第2導電性材料を含む複数の第1メタルと、
前記半導体層の面内方向において前記複数のコンタクトプラグの間の領域に設けられると共に、積層方向において少なくとも前記第1メタルの下面よりも下方の領域に設けられた一層以上の絶縁膜と、
前記半導体層の面内方向において前記複数のコンタクトプラグの間の領域に設けられると共に、前記積層方向において少なくとも前記複数の第1メタルの下面と前記ゲート電極の上面との間に設けられた低誘電率領域と
を備え、
前記一層以上の絶縁膜が、
前記半導体層の面内方向において前記複数のコンタクトプラグの間の領域に設けられると共に、前記積層方向において前記複数の第1メタルの下面よりも下方に設けられ、前記第1コンタクトプラグおよび前記第2コンタクトプラグの側面と前記ゲート電極の側面との間の領域を占める第1部分と、
前記半導体層の面内方向において前記複数のコンタクトプラグの間の領域に設けられると共に、前記積層方向において前記ゲート電極の上面よりも上方に設けられた第2部分と
を含み、
前記低誘電率領域は、前記一層以上の絶縁膜の前記第2部分の内部に設けられている
無線通信装置。 - 前記高周波集積回路に接続されたベースバンド部を更に備えた
請求項29記載の無線通信装置。 - 前記高周波スイッチに接続されたアンテナを更に備えた
請求項29記載の無線通信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019077930A JP6717404B2 (ja) | 2019-04-16 | 2019-04-16 | 電界効果トランジスタおよび無線通信装置 |
JP2020100258A JP6930635B2 (ja) | 2019-04-16 | 2020-06-09 | 電界効果トランジスタおよび無線通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019077930A JP6717404B2 (ja) | 2019-04-16 | 2019-04-16 | 電界効果トランジスタおよび無線通信装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018026610A Division JP6516029B2 (ja) | 2018-02-19 | 2018-02-19 | 電界効果トランジスタおよび無線通信装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020100258A Division JP6930635B2 (ja) | 2019-04-16 | 2020-06-09 | 電界効果トランジスタおよび無線通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019110350A true JP2019110350A (ja) | 2019-07-04 |
JP6717404B2 JP6717404B2 (ja) | 2020-07-01 |
Family
ID=67180197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019077930A Active JP6717404B2 (ja) | 2019-04-16 | 2019-04-16 | 電界効果トランジスタおよび無線通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6717404B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022014461A1 (ja) * | 2020-07-15 | 2022-01-20 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11126820A (ja) * | 1997-08-21 | 1999-05-11 | Matsushita Electron Corp | 半導体装置とその製造方法 |
JP2002050767A (ja) * | 2000-08-04 | 2002-02-15 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2002217285A (ja) * | 2001-01-15 | 2002-08-02 | Canon Inc | 半導体装置の製造方法 |
JP2003023075A (ja) * | 2001-07-10 | 2003-01-24 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2009021269A (ja) * | 2007-07-10 | 2009-01-29 | Sony Corp | 半導体装置及びその製造方法 |
JP2009267347A (ja) * | 2008-03-31 | 2009-11-12 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2009295733A (ja) * | 2008-06-04 | 2009-12-17 | Sharp Corp | 半導体装置及びその製造方法 |
WO2014011510A2 (en) * | 2012-07-07 | 2014-01-16 | Skyworks Solutions, Inc. | Circuits, devices, methods and combinations related to silicon-on-insulator based radio-frequency switches |
-
2019
- 2019-04-16 JP JP2019077930A patent/JP6717404B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11126820A (ja) * | 1997-08-21 | 1999-05-11 | Matsushita Electron Corp | 半導体装置とその製造方法 |
JP2002050767A (ja) * | 2000-08-04 | 2002-02-15 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2002217285A (ja) * | 2001-01-15 | 2002-08-02 | Canon Inc | 半導体装置の製造方法 |
JP2003023075A (ja) * | 2001-07-10 | 2003-01-24 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2009021269A (ja) * | 2007-07-10 | 2009-01-29 | Sony Corp | 半導体装置及びその製造方法 |
JP2009267347A (ja) * | 2008-03-31 | 2009-11-12 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2009295733A (ja) * | 2008-06-04 | 2009-12-17 | Sharp Corp | 半導体装置及びその製造方法 |
WO2014011510A2 (en) * | 2012-07-07 | 2014-01-16 | Skyworks Solutions, Inc. | Circuits, devices, methods and combinations related to silicon-on-insulator based radio-frequency switches |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022014461A1 (ja) * | 2020-07-15 | 2022-01-20 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子 |
Also Published As
Publication number | Publication date |
---|---|
JP6717404B2 (ja) | 2020-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11810861B2 (en) | Field-effect transistor, method of manufacturing the same, and radio-frequency device | |
US11296023B2 (en) | Semiconductor device and method of fabricating the same | |
TWI754360B (zh) | 半導體裝置及半導體裝置之製造方法 | |
EP3723124A2 (en) | Semiconductor device | |
JP6717404B2 (ja) | 電界効果トランジスタおよび無線通信装置 | |
JP6516029B2 (ja) | 電界効果トランジスタおよび無線通信装置 | |
US11881529B2 (en) | Semiconductor device and method of fabricating the same | |
JP6930635B2 (ja) | 電界効果トランジスタおよび無線通信装置 | |
WO2020255805A1 (ja) | 半導体装置、及び半導体装置の製造方法 | |
US11658240B2 (en) | Semiconductor transistors on multi-layered substrates |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200525 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6717404 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |