JPH02105520A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02105520A JPH02105520A JP25843588A JP25843588A JPH02105520A JP H02105520 A JPH02105520 A JP H02105520A JP 25843588 A JP25843588 A JP 25843588A JP 25843588 A JP25843588 A JP 25843588A JP H02105520 A JPH02105520 A JP H02105520A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- layer
- silicon layer
- forming
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000009792 diffusion process Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005468 ion implantation Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 32
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 230000005415 magnetization Effects 0.000 abstract 2
- 238000005470 impregnation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 56
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に微細な集積
回路の製造方法に用いられているコンタクトホール部に
イオン注入法により拡散領域を形成する形成方法に関す
る。
回路の製造方法に用いられているコンタクトホール部に
イオン注入法により拡散領域を形成する形成方法に関す
る。
近年、集積回路はますまず微細になり、コンタクトホー
ル部の下にイオン注入法を用いて深い拡散層を形成する
方法が通常用いられる。この技術の欠点は、イオン注入
時に拡散領域以外の配線層、例えば多結晶シリコン層や
タングステン層などが帯電し、半導体基板と配線層との
間の絶縁膜が破壊されるという現象が発生することであ
る。
ル部の下にイオン注入法を用いて深い拡散層を形成する
方法が通常用いられる。この技術の欠点は、イオン注入
時に拡散領域以外の配線層、例えば多結晶シリコン層や
タングステン層などが帯電し、半導体基板と配線層との
間の絶縁膜が破壊されるという現象が発生することであ
る。
このため、従来は次のよ）にして半導体装置を製造して
いた。
いた。
第３図（ａ）〜（ｃ）は従来の半導体装置の製造方法の
一例を説明するための断面図である。
一例を説明するための断面図である。
この例では、先ず、第３図（ａ＞に示すように、半導体
基板１の上に第１の拡散領域２及びりングステン配線層
３を形成した後、眉間絶縁ｒｆ！Ａ４を被着し熱処理を
行うことにより表面を平坦にして、さらに公知のフォト
エツチング技術により、第１の拡散領域２及びタングス
テン配線層３に通じるコンタクトポールを開孔する。そ
の後全面に約５００人程度の多結晶シリコンＮ５’を形
成し、この多結晶シリコン層５′を通してイオン注入す
る。
基板１の上に第１の拡散領域２及びりングステン配線層
３を形成した後、眉間絶縁ｒｆ！Ａ４を被着し熱処理を
行うことにより表面を平坦にして、さらに公知のフォト
エツチング技術により、第１の拡散領域２及びタングス
テン配線層３に通じるコンタクトポールを開孔する。そ
の後全面に約５００人程度の多結晶シリコンＮ５’を形
成し、この多結晶シリコン層５′を通してイオン注入す
る。
この多結晶シリコンＮ５’を通してイオン注入すること
による効果は、次の通り説明できる。本来タングステン
配線層３に帯電される電荷が多結晶シリコン層５′を伝
って半導体ウェハーの周辺部分のシリコン基板に逃げる
為に、タングステン配線層３と半導体基板１との絶縁膜
が破壊することを防止できる。
による効果は、次の通り説明できる。本来タングステン
配線層３に帯電される電荷が多結晶シリコン層５′を伝
って半導体ウェハーの周辺部分のシリコン基板に逃げる
為に、タングステン配線層３と半導体基板１との絶縁膜
が破壊することを防止できる。
その後、第３図（ｂ）に示すように、窒素雰囲気中で熱
処理することにより、イオン注入層を活性化し、第１の
拡散領域２よりも深い第２の拡散領域７を形成する。
処理することにより、イオン注入層を活性化し、第１の
拡散領域２よりも深い第２の拡散領域７を形成する。
その後、第３図（ｃ）に示すように厚さ約１μｍ程度の
アルミ膜を全面に被着した後、さらに選択的にコンタク
トホールをおおい、深い第２の拡散領域７およびタング
ステン層３を接続するアルミ配線層８′を形成する。
アルミ膜を全面に被着した後、さらに選択的にコンタク
トホールをおおい、深い第２の拡散領域７およびタング
ステン層３を接続するアルミ配線層８′を形成する。
その後、オーミックコンタクＩ・をとる為に例えば４５
０℃の水素系雰囲気中で熱処理を行う。この時、第４図
に示すように、多結晶シリコン層５′とアルミ配線層８
′とが反応してシリコンノジュール９′が発生する。（
多結晶シリコン層５′は省略しである）。特に拡散領域
上にシリコンノジュール９′が発生すると、コンタクト
ホール上をふさぐ形になるため、この時のコンタク１〜
抵抗は非常に大きくなる。
０℃の水素系雰囲気中で熱処理を行う。この時、第４図
に示すように、多結晶シリコン層５′とアルミ配線層８
′とが反応してシリコンノジュール９′が発生する。（
多結晶シリコン層５′は省略しである）。特に拡散領域
上にシリコンノジュール９′が発生すると、コンタクト
ホール上をふさぐ形になるため、この時のコンタク１〜
抵抗は非常に大きくなる。
この現象は多結晶シリコン層が厚い程大きい。
ところが、この現象はこの従来技術の特徴である多結晶
シリコン層を通してイオン注入することにより、タング
ステン配線層が帯電することによる酸化膜の破壊不良を
低減させるという効果と相反するものである。すなわち
、第５図に示すように、多結晶シリコン層が厚い程帯電
による不良率は低いが、コンタクト抵抗は大きくなる為
、従来は、両者の二律背反の関係の中間をとって約５０
０人の厚さの多結晶シリコン膜が選定されていた。
シリコン層を通してイオン注入することにより、タング
ステン配線層が帯電することによる酸化膜の破壊不良を
低減させるという効果と相反するものである。すなわち
、第５図に示すように、多結晶シリコン層が厚い程帯電
による不良率は低いが、コンタクト抵抗は大きくなる為
、従来は、両者の二律背反の関係の中間をとって約５０
０人の厚さの多結晶シリコン膜が選定されていた。
しかしながら最近のサブミクロンのコンタクトホールが
出現してくると、コンタクト抵抗はますます大きくなり
、多結晶シリコン層の層厚の最適化が困難となってきた
。
出現してくると、コンタクト抵抗はますます大きくなり
、多結晶シリコン層の層厚の最適化が困難となってきた
。
本発明の半導体装置の製造方法は、半導体基板表面に選
択的に第１の拡散領域を形成する工程と、前記半導体基
板上に絶縁膜を形成する工程と、前記絶縁膜を選択的に
除去し前記第１の拡散領域上に接続用のコンタクトホー
ルを形成する工程と、前記半導体基板上に半導体層を形
成する工程と、イオン注入により前記コンタクトホール
の下の半導体基板表面に第１の拡散領域よりも深い第２
の拡散領域を形成する工程と、前記半導体層の表面に熱
酸化膜を形成する工程と、前記熱酸化膜を除去して導体
層を形成する工程とを少くとも含んで成る。
択的に第１の拡散領域を形成する工程と、前記半導体基
板上に絶縁膜を形成する工程と、前記絶縁膜を選択的に
除去し前記第１の拡散領域上に接続用のコンタクトホー
ルを形成する工程と、前記半導体基板上に半導体層を形
成する工程と、イオン注入により前記コンタクトホール
の下の半導体基板表面に第１の拡散領域よりも深い第２
の拡散領域を形成する工程と、前記半導体層の表面に熱
酸化膜を形成する工程と、前記熱酸化膜を除去して導体
層を形成する工程とを少くとも含んで成る。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（Ｃ）は本発明の一実施例を説明するた
めの断面図である。
めの断面図である。
この実施例では、先ず、第１図（ａ）に示すように、従
来例と同様に、コンタクトホールを開孔した後全面に約
７００人の多結晶シリコン層５を形成し、この多結晶シ
リコン層５を通して、イオン注入する。
来例と同様に、コンタクトホールを開孔した後全面に約
７００人の多結晶シリコン層５を形成し、この多結晶シ
リコン層５を通して、イオン注入する。
この結果、従来例より厚い多結晶シリコン層５のおかげ
で帯電による不良率は非常に少ない。
で帯電による不良率は非常に少ない。
その後、第１図（ｂ）に示すようにスチーム雰囲気中で
熱酸化し、多結晶シリコン層５の表面に約４００人の熱
酸化膜６を形成すると同時にイオン注入層を活性化し、
第１の拡散領域２よりも深い第２の拡散領域７を形成す
る。この時多結晶シリコン層は、約３００人の薄い多結
晶シリコン層５ａとなり膜質も緻密化している。
熱酸化し、多結晶シリコン層５の表面に約４００人の熱
酸化膜６を形成すると同時にイオン注入層を活性化し、
第１の拡散領域２よりも深い第２の拡散領域７を形成す
る。この時多結晶シリコン層は、約３００人の薄い多結
晶シリコン層５ａとなり膜質も緻密化している。
その後、第１図（Ｃ）に示すように、フッ酸系のエツチ
ング液を用いて薄い多結晶シリコン層５ａを露出させ、
さらにアルミニウム層を被着し、選択的にコンタクトホ
ールをおおい、深い第２の拡散領域７およびタングステ
ン層３に接続するアルミニウム配線層８を形成する。
ング液を用いて薄い多結晶シリコン層５ａを露出させ、
さらにアルミニウム層を被着し、選択的にコンタクトホ
ールをおおい、深い第２の拡散領域７およびタングステ
ン層３に接続するアルミニウム配線層８を形成する。
その後、従来と同様に、水素系雰囲気中で熱処理を行う
と第２図に示すようになる（多結晶シリコン層５ａは省
略しである）。この時発生するシリコンノジュールっけ
、多結晶シリコン層が従来例より薄く、シリコンの供給
が少い理由により従来より非常に小さい。
と第２図に示すようになる（多結晶シリコン層５ａは省
略しである）。この時発生するシリコンノジュールっけ
、多結晶シリコン層が従来例より薄く、シリコンの供給
が少い理由により従来より非常に小さい。
なお本実施例では、タングステン配線層を用いて説明し
ているが他の配線層例えばリンをドープした多結晶シリ
コン層あるいは複合の配線層であってもよい。
ているが他の配線層例えばリンをドープした多結晶シリ
コン層あるいは複合の配線層であってもよい。
以上説明したように本発明は、イオン注入する時の多結
晶シリコン層５の厚さとアルミニウム配線層８の下に形
成する多結晶シリコン層５ａの厚さとが違う為、帯電に
よる不良率を減らすと同時に、コンタクト抵抗を減らす
ことができて信頼性の高い半導体装置を提供できるとい
う効果がある。また多結晶シリコン層の厚さの制御性は
、単純に多結晶シリコン層を所定の厚さエツチングする
場合にくらべ、非常にすぐれている。
晶シリコン層５の厚さとアルミニウム配線層８の下に形
成する多結晶シリコン層５ａの厚さとが違う為、帯電に
よる不良率を減らすと同時に、コンタクト抵抗を減らす
ことができて信頼性の高い半導体装置を提供できるとい
う効果がある。また多結晶シリコン層の厚さの制御性は
、単純に多結晶シリコン層を所定の厚さエツチングする
場合にくらべ、非常にすぐれている。
第１図（ａ）〜（ｃ）は本発明の一実施例を説明するた
めの断面図、第２図は本実施例を説明するための部分拡
大断面図、第３図（ａ）〜（ｃ）は従来の半導体装置の
製造方法の一例を説明するための断面図、第４図は従来
例を説明す、るための部分拡大断面図、第５図はコンタ
クト抵抗及び帯電による不良率の多結晶シリコン層厚に
対する特性図である。 １・・・半導体基板、２・・・拡散領域、３・・・配線
層、４・・・層間絶縁膜、５，５′・・・多結晶シリコ
ン層、６・・・酸化膜、７・・・拡散領域、８．８′・
・・配線層、９．９′・・・シリコンノジュール。 はり弁理士内厚 晋 月 １ 図 肩 ４ 図 イオノ凡人 万 図 万 図
めの断面図、第２図は本実施例を説明するための部分拡
大断面図、第３図（ａ）〜（ｃ）は従来の半導体装置の
製造方法の一例を説明するための断面図、第４図は従来
例を説明す、るための部分拡大断面図、第５図はコンタ
クト抵抗及び帯電による不良率の多結晶シリコン層厚に
対する特性図である。 １・・・半導体基板、２・・・拡散領域、３・・・配線
層、４・・・層間絶縁膜、５，５′・・・多結晶シリコ
ン層、６・・・酸化膜、７・・・拡散領域、８．８′・
・・配線層、９．９′・・・シリコンノジュール。 はり弁理士内厚 晋 月 １ 図 肩 ４ 図 イオノ凡人 万 図 万 図
Claims (1)
- 半導体基板表面に選択的に第１の拡散領域を形成する工
程と、前記半導体基板上に絶縁膜を形成する工程と、前
記絶縁膜を選択的に除去し前記第１の拡散領域上に接続
用のコンタクトホールを形成する工程と、前記半導体基
板上に半導体層を形成する工程と、イオン注入により前
記コンタクトホールの下の半導体基板表面に第１の拡散
領域よりも深い第２の拡散領域を形成する工程と、前記
半導体層の表面に熱酸化膜を形成する工程と、前記熱酸
化膜を除去して導体層を形成する工程とを少くとも含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25843588A JPH02105520A (ja) | 1988-10-14 | 1988-10-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25843588A JPH02105520A (ja) | 1988-10-14 | 1988-10-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02105520A true JPH02105520A (ja) | 1990-04-18 |
Family
ID=17320166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25843588A Pending JPH02105520A (ja) | 1988-10-14 | 1988-10-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02105520A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444020A (en) * | 1992-10-13 | 1995-08-22 | Samsung Electronics Co., Ltd. | Method for forming contact holes having different depths |
-
1988
- 1988-10-14 JP JP25843588A patent/JPH02105520A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444020A (en) * | 1992-10-13 | 1995-08-22 | Samsung Electronics Co., Ltd. | Method for forming contact holes having different depths |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000082682A (ja) | 半導体―絶縁層の製造方法及びそれを有する素子の製造方法 | |
| JPH0722145B2 (ja) | 半導体装置の製造方法 | |
| JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
| JPH0226055A (ja) | 半導体装置の製造方法 | |
| JPH02105520A (ja) | 半導体装置の製造方法 | |
| JP3897071B2 (ja) | 半導体装置の製造方法 | |
| JPH0682652B2 (ja) | シリコン熱酸化膜の形成方法 | |
| JPH0231468A (ja) | 浮遊ゲート型半導体記憶装置の製造方法 | |
| JPH02186625A (ja) | 半導体装置の製造方法 | |
| JPH0917779A (ja) | 半導体装置の素子分離用酸化膜形成方法 | |
| US6444519B1 (en) | Method for forming a capacitor in a mixed mode circuit device by ion implantation | |
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JPS59103357A (ja) | 半導体装置の製造方法 | |
| JPH03205870A (ja) | 半導体装置 | |
| JPS6132479A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH03154332A (ja) | 半導体装置の製造方法 | |
| JPH03165026A (ja) | 半導体装置の製造方法 | |
| JP2007073749A (ja) | 半導体装置およびその製造方法 | |
| JPH03289171A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH0472630A (ja) | 半導体装置の製造方法 | |
| JPH021171A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPH0461226A (ja) | 半導体素子の製造方法 | |
| JPH05251381A (ja) | 半導体装置の製造方法 | |
| JPS59169172A (ja) | 半導体記憶装置の製造方法 |