KR20030092159A - 몰리브덴-텅스텐 박막의 형성 방법 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법 - Google Patents

몰리브덴-텅스텐 박막의 형성 방법 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법 Download PDF

Info

Publication number
KR20030092159A
KR20030092159A KR1020020029349A KR20020029349A KR20030092159A KR 20030092159 A KR20030092159 A KR 20030092159A KR 1020020029349 A KR1020020029349 A KR 1020020029349A KR 20020029349 A KR20020029349 A KR 20020029349A KR 20030092159 A KR20030092159 A KR 20030092159A
Authority
KR
South Korea
Prior art keywords
gate
layer
thin film
mow
forming
Prior art date
Application number
KR1020020029349A
Other languages
English (en)
Inventor
박봉옥
강성철
박홍식
박애나
조홍제
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020029349A priority Critical patent/KR20030092159A/ko
Publication of KR20030092159A publication Critical patent/KR20030092159A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate

Abstract

저항 특성이 우수한 MoW 박막의 형성 방법 및 이를 이용한 액정 표시 장치의 박막 트랜지스터 기판의 제조방법이 개시되어 있다. 이러한 박막은 100∼150℃의 온도 범위에서 0.002∼0.01 Å/Ws 의 증착 속도로 스퍼터링하는 단계를 수행하여 형성할 수 있다. 특히 형성된 박막의 전기적 특성이 우수하기 때문에 최근 액정 표시 장치용 패널의 대형화 추세로 인한 액정 표시 장치의 박막 트랜지스터 기판의 제조시 배선의 저저항화 요구에 부응하는 박막을 제공하게 된다. 따라서 이러한 MoW 박막은 액정 표시 장치의 박막 트랜지스터 기판의 제조시 게이트 배선층이나 데이터 배선층의 형성을 위한 박막으로 용이하게 적용될 수 있다.

Description

몰리브덴-텅스텐 박막의 형성 방법 및 이를 이용한 액정 표시 장치의 박막 트랜지스터 기판의 제조방법{Method Of Forming MoW Thin Film And Method Of Manufacturing Thin Film Transistor Of Liquid Crystal Display Device Using The Same}
본 발명은 MoW 박막의 형성 방법 및 이를 이용한 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 상세하게는 새로운 증착 조건을 적용하는 것에 의해 저항 특성이 향상된 MoW 박막을 형성하는 방법 및 이를 이용한 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
일반적으로 표시 장치는 전기적인 신호를 시각 영상으로 변환시켜 인간이 직접 정보를 인식할 수 있도록 하는데 사용되는 전기 광학적인 장치이다. 이러한 표시 장치중 액정 표시 장치는 전계를 인가하여 액정 분자의 배열을 변화시켜 액정의 광학적 성질을 이용하는 표시 장치이다.
한편, 박막 트랜지스터가 대형 표시 기판에 이용될 때 신호의 지연이나 이미지의 깜박거림을 방지하기 위해서는 게이트 저항이 작아야 한다. 작은 저항과 큰 전도도를 가지는 금속에는 구리나 알루미늄이 있다. 이러한 금속은 현 LCD 소자들에는 큰 장애없이 활용되고 있지만 공정상 제약성이 뒤따른다는 문제점이 있다. 특히 구리의 경우는 기판이나 절연막과의 접착력이 떨어지고 자연 산화가 쉽게 일어나는 결점이 있다. 따라서 몰리브덴과 같은 금속이 최근 많이 사용되고 있다. 배선으로서 Cr 대신에 MoW를 적용하는 경우에는 재료의 물성 자체에 기인하는 비저항의 감소로 인하여 30% 정도의 저항 감소가 가능하다.
그러나 이러한 MoW 박막을 채용하더라도 LCD 패널의 대형화, 고화질화 등에 따른 막질 특성 향상을 위한 노력은 지속적으로 이루어져야 할 분야이다. 특히 MoW의 전기적 특성, 부착력과 식각 프로파일 등과 관련된 과제들이 다수 고려되어 평가되었다. 그러나 이러한 개발면에서의 MoW 박막 특성에 대한 연구도 필요하지만 양산 과정에서 실제로 적용될 수 있는 MoW 증착 특성에 대한 연구가 절실하게 필요한 시점이다.
본 발명의 목적은 상기한 최근의 요구에 부응한 것으로서, 금속 배선 재료로서 주목받는 MoW 막이 형성 공정의 조건에 따라 상이한 특성을 나타낸다는 것에 주목하여, MoW 박막을 형성할 수 있는 최적 조건을 제공하고 이러한 조건에 따라 제조되는 MoW 박막의 형성 방법을 제공하고자 하는 것이다.
본 발명의 다른 목적은 상기한 방법에 따라 제조되는 MoW 박막을 채용하는것에 의해 최적의 콘택 구성이 가능한 액정표시장치용 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고,
도 2는 도 1의 Ⅱ-Ⅱ 선에 대한 단면도이고,
도 3 내지 6은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 단면도이고,
도 7은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정중에서 증착된 MoW 박막의 XRD 데이터를 나타내는 그래프이고,
도 8은 비교예에 따라 증착된 MoW 박막의 XRD 데이터를 나타내는 그래프이고,
도 9는 도 7 및 도 8에 나타난 MoW 박막에서 (1 1 0) 결정면에서의 원자간 거리를 나타내는 그래프이고,
도 10은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 11 및 도 12는 각각 도 10의 VII-VII' 선 및 IX-IX'선에 대한 단면도이고,
도 13a 및 13b 내지 도 20a 및 20b는 각각 도 11 및 도 12에 나타난 박막 트랜지스터 기판의 제조 공정을 나타내는 단면도이다.
도 21은 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 22은 도 21에 도시한 박막 트랜지스터 기판을 절단선 XIX-XIX'을 따라 나타낸 단면도이고,
도 23 내지 30는 도22에 나타난 박막 트랜지스터 기판의 제조 공정을 설명하기 위한 단면도이다.
상기 목적을 달성하기 위하여 본 발명에서는 100∼150℃의 온도 범위에서 0.002∼0.01 Å/Ws 의 증착 속도로 스퍼터링하는 단계를 포함하는 MoW 박막의 형성 방법을 제공 한다.
특히, 상기 MoW 박막은 결정 배향(h k l) 중에서 (1 1 0) 면이 93% 이상인 것이 바람직하고, 스퍼터링 공정의 수행시 타겟의 사이즈는 1130±100 x 1200±100 (mm x mm) 범위인 경우 상기 방법이 용이하게 적용될 수 있다.
또한 형성되는 상기 MoW 박막의 밀도는 9∼11 g/cm3범위인 것이 바람직하다.
상기한 본 발명의 다른 목적은
기판상에 제1 게이트 배선층 및 100∼150℃의 온도 범위에서 0.002∼0.01 Å/Ws 의 증착 속도로 스퍼터링 하여 MoW의 제2 게이트 배선층을 형성하는 단계;
상기 제1 및 제2 게이트 배선층을 식각하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
게이트 절연막을 적층하는 단계;
반도체층 패턴 및 저항성 접촉층 패턴을 형성하는 단계;
100∼150℃의 온도 범위에서 0.002∼0.01 Å/Ws 의 증착 속도로 스퍼터링 하여 MoW를 적층하고 패터닝하여 상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있는 데이터 패드, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계;
보호막을 형성하는 단계;
상기 게이트 절연막과 함께 상기 보호막을 패터닝하여 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극을 각각 드러내는 접촉 구멍을 형성하는 단계;
투명 도전막을 적층하는 단계; 및
상기 투명 도전막을 식각하여 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극과 각각 연결되는 보조 게이트 패드, 보조 데이터 패드 및 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 의해 달성된다.
상기한 본 발명의 다른 목적은
기판상에 제1 게이트 배선층 및 100∼150℃의 온도 범위에서 0.002∼0.01 Å/Ws 의 증착 속도로 스퍼터링 하여 MoW의 제2 게이트 배선층을 형성하는 단계;
상기 제1 및 제2 게이트 배선층을 식각하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
게이트 절연막을 적층하는 단계;
반도체층, 저항성 접촉층, 및 100∼150℃의 온도 범위에서 0.002∼0.01 Å/Ws 의 증착 속도로 스퍼터링 하여 MoW 도전체층을 형성하는 단계;
제1 부분, 상기 제1 부분보다 두께가 두꺼운 제2 부분, 상기 제1 두께보다 두께가 얇은 제3 부분을 가지는 감광막 패턴을 형성하는 단계;
상기 감광막 패턴을 사용하여 데이터선과 이와 연결된 데이터 패드, 소스 전극 및 드레인 전극을 포함하는 데이터 배선, 그리고 저항성 접촉층 패턴 및 반도체층 패턴을 형성하는 단계;
보호막을 형성하는 단계;
상기 게이트 절연막과 함께 상기 보호막을 패터닝하여 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극을 각각 드러내는 접촉 구멍을 형성하는 단계;
투명 도전막을 적층하는 단계; 및
상기 투명 도전막을 식각하여 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극과 각각 연결되는 보조 게이트 패드, 보조 데이터 패드 및 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 의해서도 달성된다.
특히, 상기 제1 부분은 상기 소스 전극과 상기 드레인 전극 사이에 위치하도록 형성하고, 상기 제2 부분은 상기 데이터 배선 상부에 위치하도록 형성하는 것이 바람직하다.
상기한 본 발명의 다른 목적은 또한
절연 기판상에 100∼150℃의 온도 범위에서 0.002∼0.01 Å/Ws 의 증착 속도로 스퍼터링하여 데이터선을 포함하는 MoW 데이터 배선을 형성하는 단계;
상기 기판 상부에 적, 녹, 청의 색필터를 형성하는 단계;
버퍼 물질을 증착하여 상기 데이터 배선 및 상기 색필터를 덮는 버퍼층을 형성하는 단계;
상기 버퍼층 상부에 제1 게이트 배선층 및 100∼150℃의 온도 범위에서 0.002∼0.01 Å/Ws 의 증착 속도로 스퍼터링하여 MoW의 제2 게이트 배선층을 형성하는 단계;
상기 제1 및 제2 게이트 배선층을 식각하여 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계;
상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계;
상기 게이트 절연막상에 섬모양의 저항성 접촉층과 반도체층 패턴을 형성하는 동시에 상기 게이트 절연막과 상기 버퍼층에 상기 데이터선 일부를 드러내는 제1 접촉 구멍을 형성하는 단계;
상기 섬 모양의 저항성 접촉층 패턴상에 투명도전물질을 도포후 식각하여, 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스용 전극 및 드레인용 전극과, 상기 드레인용 전극과 연결된 화소 전극을 포함하는 화소 배선을 형성하는 단계;
상기 소스용 전극과 상기 드레인용 전극의 사이에 위치하는 상기 저항성 접촉층 패턴의 노출 부분을 제거하여 상기 저항성 접촉층 패턴을 양쪽으로 분리하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 의해서도 달성된다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 기판의 제조 공정을 설명함에 있어서, MoW 박막의 증착 부분은 구체적으로 기술하기로 하고 나머지 공정에 대해서는 통상의 공정 방법을 기재하기로 한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판의 Ⅱ-Ⅱ 선에 대한 단면도이다.
절연 기판(10) 위에 알루미늄 또는 알루미늄 합금 등으로 이루어진 제1 게이트 배선층(221, 241, 261)과 몰리브덴-텅스텐 합금막으로 이루어진 제2 게이트 배선층(222, 242, 262)의 이중층으로 이루어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다.
기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(54, 56)이 각각 형성되어 있다.
저항성 접촉층(54, 56) 및 게이트 절연막(30) 위에는 몰리브덴-텅스텐 합금막으로 이루어진 데이터 배선층(62, 65, 66, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(54)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. 데이터 배선(62, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 보호막(70)이 형성되어 있다.
보호막(70)에는 드레인 전극(66) 및 데이터 패드(68)를 각각 드러내는 접촉 구멍(76, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다. 이때, 패드(24, 68)를 드러내는 접촉 구멍(74, 78)은 각을 가지거나 원형의 다양한 모양으로 형성될 수 있으며, 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.
보호막(70) 위에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있으며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터패드(68)와 연결되어 있는 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 형성되어 있다. 여기서, 화소 전극(82)과 보조 게이트 및 데이터 패드(86, 88)는 ITO(indium tin oxide)로 이루어져 있다.
여기서, 화소 전극(82)은 도1 및 도 2에서 보는 바와 같이, 게이트선(22)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(22, 24, 26)과 동일한 층에 유지 용량용 배선을 추가할 수도 있다.
또, 화소 전극(82)은 데이터선(62)과도 중첩하도록 형성하여 개구율을 극대화하고 있다. 이처럼 개구율을 극대화하기 위하여 화소 전극(82)을 데이터선(62)과 중첩시켜 형성하더라도 보호막(70)의 유전율이 낮기 때문에 이들 사이에서 형성되는 기생 용량은 문제가 되지 않을 정도로 작다.
그러면, 이러한 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 1 및 도 2와 도 3 내지 도 6을 참고로 하여 상세히 설명한다.
먼저, 도 3에 도시한 바와 같이, 기판(10) 위에 물리 화학적 특성이 우수한 알루미늄 또는 알루미늄 합금을 증착하여 제1 게이트 배선층(221, 241, 261)을 적층하고, 저항이 작은 몰리브덴-텅스텐 합금 등을 증착하여 제2 게이트 배선층(222, 242, 262)을 적층한 다음, 패터닝하여 게이트선(22), 게이트 전극(26) 및 게이트 패드(24)를 포함하는 가로 방향으로 뻗어 있는 게이트 배선을 형성한다.
이 때, 상기 MoW 합금을 증착하기 위한 바람직한 조건은 다음 표 1에 나타난 바와 같다. MoW에서 텅스텐의 포함 비율은 10%로 하였고, 스퍼터링 장비로는 SMD-950 (ULVAC 사제)을 사용하였으며 타겟은 매엽식으로 공급되어 증착이 이루어지게 된다.
두께(Å) 압력(mTorr) 파워(Watt) 온도(℃) 파워 밀도(W/cm2) 증착 속도(Å/Ws) 스피드{1scan=5.6s} 타겟 사이즈(mm x mm)
1500 8(1.0Pa) 33000 120 2.4 0.0050 9 scan 1130 x 1200
다음, 도 4에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고, 반도체층(40)과 도핑된 비정질 규소층을 사진 식각하여 게이트 전극(24) 상부의 게이트 절연막(30) 위에 섬 모양의 반도체층(40)과 저항성 접촉층(55, 56)을 형성한다.
다음, 도 5에 도시한 바와 같이, 몰리브덴-텅스텐 합금을 증착하여 데이터 배선층(65, 66, 68)을 적층하고 사진 식각하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)은 한쪽 끝에 연결되어 있는 데이터 패드(68) 및 소스 전극(64)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선을 형성한다. 데이터 패턴은 10 중량% 정도의 텅스텐이 함유되어 있는 몰리브덴-텅스텐 합금을 사용하는 것이 바람직하다.
상기 MoW 합금을 증착하여 데이터 배선층을 형성할 경우에도 표 1에 나타난 조건에 따라 박막을 형성하도록 한다.
이어, 데이터 배선(62, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층 패턴을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층 패턴(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다. 다음으로, 도 6에 나타난 바와 같은 보호막을 형성한다.
이어, 사진 식각 공정으로 게이트 절연막(30)과 함께 보호막을 패터닝하여, 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 드러내는 접촉 구멍(74, 76, 78)을 형성한다. 여기서, 접촉 구멍(74, 76, 78)은 각을 가지는 모양 또는 원형의 모양으로 형성할 수 있으며, 패드(24, 68)를 드러내는 접촉 구멍(74, 78)의 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.
다음, 마지막으로 도 1 및 2에 도시한 바와 같이, ITO막을 증착하고 사진 식각하여 제1 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 제2 및 제3 접촉 구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)를 형성한다. ITO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체는 질소를 이용하는 것이 바람직하다. 이는 접촉 구멍(74, 76, 78)을 통해 노출되어 있는 금속막(24, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
도 7 및 도 8에는 상술한 본 발명의 제1 실시예에 나타난 증착 조건에 따라 형성된 MoW 박막의 XRD 데이터를 이와의 비교를 위하여 상이한 증착 조건에 따라 형성된 MoW 박막의 XRD 데이터와 비교하여 나타내었다. 도 7은 표 1에 나타난 본발명의 조건에 준하여 제조된 MoW 박막에 대한 것이고, 도 8은 표 2에 나타난 비교 조건에 준하여 제조된 MoW 박막에 대한 것이다.
두께(Å) 압력(mTorr) 파워(Watt) 온도(℃) 파워 밀도(W/cm2) 증착 속도(Å/Ws) 스피드{1scan=5.6s} 타겟 사이즈(mm x mm)
1500 3 2550 50 2.7 0.0123 180mm/분 144 x 660
도 7 및 도 8의 결과에서 나타난 피크중 가장 큰 피크는 박막의 주된 배향 결정면에서의 원자간 거리와 관계된 회절 각도를 보여 준다. 이것으로 원자간 거리를 계산해 보면 실시예에 따라 제조된 박막보다 비교예에 따라 제조된 원자가 건리가 좁다는 것을 확인할 수 있다 (약 0.01Å). 이것은 두 막질의 스트레스가 다르다는 것을 의미한다.
도 9에는 제1 실시예 및 비교예에 따라 형성된 MoW 박막에서 (1 1 0) 결정면에서의 원자간 거리를 나타내었다. 도면에서 그래프 a는 제1 실시예에 따라 형성된 MoW 박막에 대한 것이고, 그래프 b는 비교예에 따라 형성된 MoW 박막에 대한 것이다. 본 발명의 방법에 따른 MoW 박막에서는 피크가 오른쪽으로 약간 이동하고 약간 좁아진 것을 확인할 수 있다. 이에 비하여 비교에에 따른 MoW 박막에서는 피크가 왼쪽으로 이동하고 약간 넓은 것을 확인할 수 있다. 즉, 비교예에 따른 박막에서의 원자간 거리가 더 넓다. 다음 표 3에는 (1 0 0) 결정면에서의 원자간 거리를 순수한 Mo와 비교하여 나타내었다. 단위는 Å이다.
순수한 Mo 실시예에 따른 MoW 비교예에 따른 MoW
2.247 2.209361 2.216673
그리고 이러한 두가지 MoW 박막은 결정 배향이 서로 다르다는 것을 확인할 수 있었다. Mo의 완전히 무질서한 폴리결정, 예를 들면 파우더에서의 결정 배향면은 (1 1 0), (2 0 0), (2 1 1), (2 2 0)으로 구성되어 있으며 그외면이 20% 정도 존재한다. 이에 비하여 실시예 및 비교예에 따른 MoW 박막은 (1 1 0), (2 1 1), (2 2 0)의 세가지의 결정 배향이 존재한다. 이를 표 4에 비교하여 나타내었다.
(h k l) 무질서한 폴리결정 Mo 실시예에 따른 MoW 박막 비교예에 따른 MoW 박막
(1 1 0) 50.8% 93.8% 92.799%
(2 0 0) 8.12% - -
(2 1 1) 15.7% 2.6915% 3.7863%
(2 2 0) 4.57% 3.4605% 3.41447%
기타 20.8% - -
합계 100% 100% 100%
결과를 참고하면, 일단 MoW 박막은 무질서한 폴리결정 Mo에 비해 (1 1 0) 배향으로 편향되어 있으며 특히 실시예에 따른 MoW 박막이 더욱 (1 1 0)으로 질서가 잡혀 있음을 확인할 수 있다. 이는 박막의 스트레스 차이를 가져오는 것으로 생각되는데 제1 실시예에 따른 박막의 경우에는 인장 스트레스(tensile stress)가, 비교예에 따른 박막의 경우에는 압축 스트레스(compressive stress)가 주로 작용하는 것으로 생각된다.
결국 결정 성장 배향의 차이, Mo 원자간의 거리, 그로 인한 박막 스트레스의 차이 등이 증착 특성을 다르게 하는 주요인이 된다는 것을 알 수 있다. 따라서 본 발명의 방법에 따른 MoW 박막 증착 특성을 적절하게 조절하는 것에 의해 박막 특성을 개선할 수 있다는 결론을 도출할 수 있는 것이다.
본 발명자 등은 특히 MoW 박막이 갖는 저항 특성에 대한 평가를 수행하였다.이는 다양한 방식으로 접근할 수 있는데 우선, 표면 그레인 사이즈를 비교하였다. SEM 사진 분석 결과 비교예의 경우보다 제1 실시예에 의한 MoW 박막의 그레인 사이즈가 더 크다는 것을 확인할 수 있었다. 그레인 사이즈가 크다는 것은 전류가 흘러가는 통로가 넓다는 의미로서 결국 저항이 낮다는 것을 의미한다.
또한 두 박막에 대한 전반사도를 측정하고 시뮬레이션 한 결과 얻어진 박막의 밀도는 제1 실시예에 의한 MoW 박막의 경우 9.81876 인 반면에, 비교예에 따라 형성된 MoW 박막의 경우 8.46553 으로서, 본 발명의 방법에 따라 증착되어 형성된 MoW 박막의 밀도가 크다는 것을 확인할 수 있었다. 이 또한 본 발명의 MoW 박막의 저항이 낮다는 것을 의미한다.
이에 더하여, 두 경우에 대한 전기 저항을 측정하여 제1 실시예에 따른 MoW 박막에 대한 결과는 표 5에, 비교예에 따른 MoW 박막에 대한 결과는 표 6에 나타내었다. 타겟의 몇군데 영역에 대하여 측정하였으며 각 영역에서는 네 번의 측정결과를 평균하여 값을 얻었다.
제1 실시예의 MoW 박막 영역 1 영역 2 영역 3 12 포인트에 대한 평균값
0.868Ω0.8650.8620.861 0.889Ω0.8910.8760.874 0.863Ω0.8610.8730.877
평균 0.86399Ω 0.8825Ω 0.8685Ω 0.8717Ω
비교예의 MoW 박막 영역 1 영역 2 영역 3 영역 4 16 포인트에 대한 평균값
1.013Ω1.0101.0171.019 1.0501.0391.0491.036 0.990Ω0.9910.9930.994 1.051Ω1.0391.0381.050
평균 1.0145Ω 1.0435Ω 0.992Ω 1.0236Ω
결국, 공정 적용시에 증착 조건을 적절하게 조절하는 것에 의해 저항 특성이 우수한 MoW 박막을 형성할 수 있음을 확인할 수 있다.
이러한 방법은 앞에서 설명한 바와 같이, 5매의 마스크를 이용하는 제조 방법에 적용할 수 있지만, 4매 마스크를 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 10 내지 도 12를 참고로 하여 본 발명의 실시예에 따른 4매 마스크를 이용하여 완성된 액정 표시 장치용 박막 트랜지스터 기판의 단위 화소 구조에 대하여 상세히 설명한다.
도 10은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 11 및 도 12는 각각 도 10에 도시한 박막 트랜지스터 기판을 VIII-VIII' 선 및 IX-IX' 선에 대한 단면도이다.
먼저, 절연 기판(10) 위에 제1 실시예와 동일하게 알루미늄 또는 알루미늄 합금 등으로 이루어진 제1 게이트 배선층(221, 241, 261)과 몰리브덴-텅스텐 합금 으로 이루어진 제2 게이트 배선층(222, 242, 262)의 이중층으로 이루어진 게이트 배선이 형성되어 있다. 게이트 배선은 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함한다.
기판(10) 위에는 게이트선(22)과 평행하게 유지 전극선(28)이 형성되어 있다. 유지 전극선(28) 역시 제1 게이트 배선층(281)과 제2 게이트 배선층(282)의 이중층으로 이루어져 있다. 유지 전극선(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다. 유지 전극선(28)에는 상부 기판의 공통 전극과 동일한 전압이 인가되는 것이 보통이다.
게이트 배선(22, 24, 26) 및 유지 전극선(28) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26, 28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
저항성 접촉층 패턴(55, 56, 58) 위에는 몰리브덴-텅스텐 합금막으로 이루어진 데이터 배선층(62, 64, 65, 66, 68)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부(62, 68, 65)를 포함하며, 또한 데이터선부(62, 68, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극선(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(64)도 포함한다. 유지 전극선(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(64) 또한 형성하지 않는다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 68, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(64)과 동일하다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(64) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다. 데이터 배선(62, 64, 65, 66, 68) 위에는 보호막(70)이 형성되어 있다.
보호막(70)은 드레인 전극(66), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉구멍(76, 78, 72)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)을 가지고 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO(indium tin oxide)의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(72)을 통하여 유지 축전기용 도전체 패턴(64)과도 연결되어 도전체 패턴(64)으로 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 형성되어 있으며, 이들은 패드(24, 68)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
그러면, 도 10 내지 도 12의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판을 4매 마스크를 이용하여 제조하는 방법에 대하여 상세하게 도 13a 및 13b 내지 도 20a 및 20b를 참조하여 설명하기로 한다.
먼저, 도 13a 및 13b에 도시한 바와 같이, 제1 실시예와 동일하게 물리 화학적 특성이 우수한 알루미늄 또는 알루미늄 합금 등을 증착하여 제1 게이트 배선층(221, 241, 261, 281)을 적층하고, 저항이 작은 몰리브덴-텅스텐 합금을 증착하여 제2 게이트 배선층(222, 242, 262, 282)을 적층한 다음, 사진 식각하여 게이트선(22), 게이트 패드(24), 게이트 전극(26)을 포함하는 게이트 배선과 유지 전극선(28)을 형성한다. 이 때, 몰리브덴-텅스텐 합금의 증착 조건은 표 1에 나타난 조건과 동일한 조건으로 수행하였다.
다음, 도 14a 및 14b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 MoW를 제1 실시예에 나타난 바와 같이 스퍼터링 방법으로 증착하여 도전체층(60)을 형성한 다음 그 위에 감광막(110)을 1㎛ 내지 2㎛의 두께로 도포한다.
그 후, 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여, 도 15a 및 15b에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 16a 및 16b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.
이렇게 하면, 도 16a 및 도 16b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(68)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의중간층(50)이 드러난다. 이때 남은 도전체 패턴(67, 64)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.
이어, 도 17a 및 17b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 중간층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 17a 및 17b에 나타낸 바와 같이, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(B)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(64) 하부의 중간층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 18a 및 18b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 중간층 패턴(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 중간층 패턴(57)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(42)의 두께를 조절하기가 쉽지 않기 때문이다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(67)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(57)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(57) 및 반도체 패턴(42)을 식각할 때 사용하는 식각 기체의 예로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(42)을 남길 수 있다. 이때, 도 18b에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(57)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다. 다음, 도 19a 및 도 19b에 도시한 바와 같이 보호막(70)을 형성한다.
이어, 도 20a 및 20b에 도시한 바와 같이, 보호막(70)을 게이트 절연막(30)과 함께 사진 식각하여 드레인 전극(66), 게이트 패드(24), 데이터 패드(68) 및 유지 축전기용 도전체 패턴(64)을 각각 드러내는 접촉 구멍(76, 74, 78, 72)을 형성한다. 이때, 패드(24, 68)를 드러내는 접촉 구멍(74, 78)의 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.
마지막으로, 도 10 내지 도 12에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 사진 식각하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(64)과 연결된 화소 전극(82), 게이트 패드(24)와 연결된 보조 게이트 패드(86) 및 데이터 패드(68)와 연결된 보조 데이터 패드(88)를 형성한다.
한편, ITO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 접촉 구멍(72, 74, 76, 78)을 통해 드러난 금속막(24, 64, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)을 분리함으로써 제조 공정을 단순화할 수 있다.
본 발명에 따른 방법은 색필터 위에 박막 트랜지스터 어레이를 형성하는 AOC(array on color filter) 구조에도 용이하게 적용될 수 있다.
도 21은 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 22는 도 21에 도시한 박막 트랜지스터 기판을 절단선 XIX-XIX'을 따라 나타낸 단면도이다. 도 22에는 박막 트랜지스터 기판인 하부 기판과 이와 마주하는 상부 기판도 함께 도시하였다.
먼저, 하부 기판에는, 절연 기판(100)의 상부에 몰리브덴-텅스텐 합금으로 이루어진 데이터 배선(120, 121, 124)이 형성되어 있다.
데이터 배선(120, 121, 124)은 세로 방향으로 뻗어 있는 데이터선(120), 데이터선(120)의 끝에 연결되어 있어 외부로부터 화상 신호를 전달받아 데이터선(120)으로 전달하는 데이터 패드(124) 및 데이터선(120)의 분지로 기판(100)의 하부로부터 이후에 형성되는 박막 트랜지스터의 반도체층(170)으로 입사하는 빛을 차단하는 광 차단부(121)를 포함한다. 여기서, 광 차단부(121)는 누설되는 빛을 차단하는 블랙 매트릭스의 기능도 함께 가지는데, 데이터선(120)과 분리하여 단절된 배선으로 형성할 수 있다.
여기서는, 데이터 배선(120, 121, 124)을 이후에 형성되는 화소 배선(410, 411, 412) 및 보조 패드(413, 414)가 ITO인 것을 고려하여 저항이 작은 물질인 몰리브덴-텅스텐 합금층으로 제조하도록 한다.
하부 절연 기판(100)의 위에는 가장자리 부분이 데이터 배선(120, 121)의 가장 자리와 중첩하는 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)가 각각 형성되어 있다. 여기서, 색필터(131, 132, 133)는 데이터선(120)을 모두 덮도록 형성할 수 있다.
데이터 배선(120, 121, 124) 및 색필터(131, 132, 133) 위에는 버퍼층(140)이 형성되어 있다. 여기서, 버퍼층(140)은 색필터(131, 132, 133)로부터의 아웃개싱(outgassing)을 막고 색필터 자체가 후속 공정에서의 열 및 플라스마 에너지에 의하여 손상되는 것을 방지하기 위한 층이다. 또, 버퍼층(140)은 최하부의 데이터 배선(120, 121, 124)과 박막 트랜지스터 어레이를 분리하고 있으므로 이들 사이의 기생 용량 저감을 위해서는 유전율이 낮고 두께가 두꺼울수록 유리하다.
버퍼층(140) 위에는 상부에 알루미늄 및 알루미늄 합금 등의 물질로 이루어진 하층(501)과 몰리브덴-텅스텐 합금으로 이루어진 상층(502)을 포함하는 이중층 구조의 게이트 배선이 형성되어 있다.
게이트 배선은 가로 방향으로 뻗어 데이터선(120)과 교차하여 단위 화소를 정의하는 게이트선(150), 게이트선(150)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(150)으로 전달하는 게이트 패드(152) 및 게이트선(150)의 일부인 박막 트랜지스터의 게이트 전극(151)을 포함한다.
여기서, 게이트선(150)은 후술할 화소 전극(410)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(410)과 게이트선(150)의 중첩으로 발생하는 유지 용량이 충분하지 않을 경우 유지 용량용 공통 전극을 형성할 수도 있다.
이와 같이, 게이트 배선을 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Al( 또는 Al 합금)＼MoW의 이중층이 그 예이다.
게이트 배선(150, 151, 152) 및 버퍼층(140) 위에는 저온 증착 게이트 절연막(160)이 형성되어 있다. 이 때, 저온 증착 게이트 절연막(160)은 유기 절연막, 저온 비정질 산화 규소막, 저온 비정질 질화 규소막 등으로 형성할 수 있다. 본 발명에 따른 박막 트랜지스터 구조에서는 색필터가 하부 기판에 형성되므로, 게이트 절연막은 고온으로 증착되는 통상의 절연막이 아닌 저온에서 증착이 가능한 예를 들어, 250℃ 이하의 저온 조건에서 증착이 가능한 저온 증착 절연막을 사용한다.
그리고, 게이트 전극(151)의 게이트 절연막(160) 위에는 이중층 구조의 반도체층(171)이 섬 모양으로 형성되어 있다. 이중층 구조의 반도체층(171)에서 하층 반도체층(701)은 밴드 갭이 높은 비정질 규소로 이루어지고, 상층 반도체층(702)은 하층 반도체(701)에 비하여 밴드 갭이 낮은 통상의 비정질 규소로 이루어진다. 예를 들어, 하층 반도체층(701)의 밴드 갭을 1.9∼2.1 eV로, 상층 반도체층(702)의 밴드 갭을 1.7∼1.8 eV로 하여 형성할 수 있다. 여기서, 하층 반도체층(701)이 50∼200Å의 두께로 형성하고, 상층 반도체층(702)은 1000∼2000Å의 두께로 형성한다.
이와 같이, 밴드 갭이 서로 다른 상층 반도체층(702)과 하층 반도체층(701)의 사이에는 두 층의 밴드 갭의 차이에 해당하는 만큼의 밴드 오프셋이 형성된다. 이 때, TFT가 온(ON) 상태가 되면, 두 반도체층(701, 702)의 사이에 위치하는 밴드 오프셋 영역에 채널이 형성된다. 이 밴드 오프셋 영역은 기본적으로 동일한 원자 구조를 가지고 있으므로, 결함이 적어 양호한 TFT의 특성을 기대할 수 있다. 반도체층(171)은 단일층으로 형성할 수도 있다.
반도체층(171) 위에는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 또는 미세 결정화된 규소 또는 금속 실리사이드 따위를 포함하는 저항성 접촉층(ohmic contact layer)(182, 183)이 서로 분리되어 형성되어 있다.
저항성 접촉층(182, 183) 위에는 ITO로 이루어진 소스용 및 드레인용 전극(412, 411) 및 화소 전극(410)을 포함하는 화소 배선(410, 411, 412)이 형성되어 있다. 소스용 전극(412)은 게이트 절연막(160) 및 버퍼층(140)에 형성되어 있는 접촉 구멍(161)을 통하여 데이터선(120)과 연결되어 있다. 드레인용 전극(411)은 화소 전극(410)과 연결되어 있고, 박막 트랜지스터로부터 화상 신호를 받아 화소 전극(410)으로 전달한다. 화소 배선(410. 411, 412)은 ITO의 투명한 도전 물질로 만들어진다.
또한, 화소 배선(410, 411, 412)과 동일한 층에는 접촉 구멍(162, 164)을 통하여 게이트 패드(152) 및 데이터 패드(124)와 각각 연결되어 있는 보조 게이트 패드(413) 및 보조 데이터 패드(414)가 형성되어 있다. 여기서, 보조 게이트 패드(413)는 게이트 패드(152)의 상부막(502)인 몰리브덴-텅스텐 합금막과 직접 접촉하고 있으며, 보조 데이터 패드(414) 또한 데이터 패드(124)의 상부막(202)인 몰리브덴-텅스텐 합금막과 직접 접촉하고 있다. 화소 전극(410)은 또한 이웃하는 게이트선(150) 및 데이터선(120)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다.
소스용 및 드레인용 전극(412, 411)의 상부에는 박막 트랜지스터를 보호하기 위한 보호막(190)이 형성되어 있으며, 그 상부에는 광 흡수가 우수한 짙은 색을 가지는 감광성 유색 유기막(430)이 형성되어 있다. 이때, 유색 유기막(430)은 박막 트랜지스터의 반도체층(171)으로 입사하는 빛을 차단하는 역할을 하고, 유색 유기막(430)의 높이를 조절하여 하부 절연 기판(100)과 이와 마주하는 상부 절연 기판(200) 사이의 간격을 유지하는 스페이서로 사용된다. 여기서, 보호막(190)과 유기막(430)은 게이트선(150)과 데이터선(120)을 따라 형성될 수도 있으며, 유기막(430)은 게이트 배선과 데이터 배선 주위에서 누설되는 빛을 차단하는 역할을 가질 수 있다.
한편, 상부 기판(200)에는 화소 전극(410)과 함께 전기장을 생성하는 공통 전극(210)이 전면적으로 형성되어 있다.
그러면, 이러한 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 23 내지 30과 앞서의 도 21 및 도 22를 참조하여 상세히 설명한다.
먼저, 도 23에 도시한 바와 같이, MoW 도전 물질을 스퍼터링 방법으로 증착하고, 마스크를 이용한 사진 식각 공정으로 건식 또는 습식 식각하여, 하부 절연 기판(100) 위에 데이터선(120), 데이터 패드(124) 및 광 차단부(121)를 포함하는 데이터 배선(120, 121, 124)을 형성한다. 몰리브덴-텅스텐 합금의 증착 조건은 표 1에 나타난 조건과 동일한 조건으로 수행하도록 한다.
이어, 도 24에 도시한 바와 같이 적(R), 녹(G), 청(B)의 안료를 포함하는 감광성 물질을 차례로 도포하고 마스크를 이용한 사진 공정으로 패터닝하여 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)를 차례로 형성한다. 이 때, 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)는 세 장의 마스크를 사용하여 형성하지만, 제조 비용을 줄이기 위하여 하나의 마스크를 이동하면서 형성할 수도 있다. 또한, 레이저(laser) 전사법이나 프린트(print)법을 이용하면 마스크를 사용하지 않고 형성할 수도 있어, 제조 비용을 최소화할 수도 있다. 이때, 도면에서 보는 바와 같이. 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)의 가장자리는 데이터선(120)과 중첩되도록 형성하는 것이 바람직하다. 이어, 도 25에서 보는 바와 같이, 절연 기판(100) 상부에 버퍼층(140)을 형성한다.
이어, 알루미늄 또는 알루미늄 합금과 몰리브덴 합금 도전 물질을 스퍼터링 따위의 방법으로 연속 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여, 버퍼층(140) 위에 게이트선(150), 게이트 전극(151) 및 게이트 패드(152)를 포함하는 게이트 배선(150, 151, 152)을 형성한다. 이 때, 게이트 배선(150, 151, 152)은 단일층 구조로 형성할 수 있다. 몰리브덴-텅스텐 합금의 증착 조건은 표 1에 나타난 조건과 동일한 조건으로 수행하였다.
이어, 도 26에 보인 바와 같이, 게이트 배선(150, 151, 152) 및 유기 절연막(140) 위에 저온 증착 게이트 절연막(160), 제 1 비정질 규소막(701), 제 2 비정질 규소막(702) 및 불순물이 도핑된 비정질 규소막(180)을 순차적으로 증착한다.
저온 증착 게이트 절연막(160)은 250℃ 이하의 증착 온도에서도 증착될 수 있는 유기 절연막, 저온 비정질 산화 규소막, 저온 비정질 질화 규소막 등을 사용하여 형성할 수 있다.
제 1 비정질 규소막(701)은 밴드 갭이 높은 예를 들어, 1.9∼2.1 eV의 밴드 갭을 가지는 비정질 규소막으로 형성하고, 제 2 비정질 규소막(702)은 밴드 갭이 제 1 비정질 규소막(701)보다는 낮은 예를 들어, 1.7∼1.8 eV의 밴드 갭을 가지는 통상의 비정질 규소막으로 형성한다. 이 때, 제 1 비정질 규소막(701)은 비정질 규소막의 원료가스인 SiH4에 CH4, C2H2, 또는, C2H6등을 적절한 양으로 첨가하여 CVD법에 의하여 증착할 수 있다. 예를 들어, CVD 장치에 SiH4: CH4를 1:9의 비율로투입하고, 증착 공정을 진행하면, C가 50%정도의 함유되며, 2.0∼2.3 eV의 밴드 갭을 가지는 비정질 규소막을 증착할 수 있다. 이와 같이, 비정질 규소층의 밴드 갭은 증착 공정 조건에 영향을 받는데, 탄소 화합물의 첨가량에 따라 대개 1.7∼2.5 eV 범위에서 밴드 갭을 용이하게 조절할 수 있다.
이 때, 저온 증착 게이트 절연막(160), 제 1 비정질 규소막(701) 및 제 2 비정질 규소막(702), 불순물이 도핑된 비정질 규소막(180)은 동일한 CVD 장치에서 진공의 깨짐이 없이 연속적으로 증착할 수 있다.
다음, 도 27에 도시한 바와 같이, 제 1 비정질 규소막(701), 제 2 비정질 규소막(702) 및 불순물이 도핑된 비정질 규소막(180)을 마스크를 이용한 사진 식각 공정으로 패터닝하여 섬 모양의 반도체층(171) 및 저항성 접촉층(181)을 형성하고 동시에, 저온 증착 게이트 절연막(160)과 유기 절연막(140)에 데이터선(120), 게이트 패드(152) 및 데이터 패드(124)를 각각 드러내는 접촉 구멍(161, 162, 164)을 형성한다.
이때, 게이트 전극(151)의 상부를 제외한 부분에서는 제 1, 제 2 비정질 규소막(701, 702) 및 불순물이 도핑된 비정질 규소막(180)을 모두 제거해야 하며, 게이트 패드(152) 상부에서는 제 1 및, 제 2 비정질 규소막(701, 702) 및 불순물이 도핑된 비정질 규소막(180)과 함께 게이트 절연막(160)도 제거해야 하며, 데이터선(120) 및 데이터 패드(124) 상부에서는 제 1 및 제 2 비정질 규소막(701, 702), 불순물이 도핑된 비정질 규소막(180) 및 저온 증착 게이트 절연막(160)과 함께 유기 절연막(140)도 제거해야 한다.
이를 하나의 마스크를 이용한 사진 식각 공정으로 형성하기 위해서는 부분적으로 다른 두께를 가지는 감광막 패턴을 식각 마스크로 사용해야 한다. 이에 대하여 도 28과 도 29를 함께 참조하여 설명한다.
우선, 도 28에 보인 바와 같이, 불순물이 도핑된 비정질 규소막(180)의 상부에 감광막을 1㎛ 내지 2㎛의 두께로 도포한 후, 마스크를 이용한 사진 공정을 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴(312, 314)을 형성한다.
이 때, 감광막 패턴(312, 314) 중에서 게이트 전극(151)의 상부에 위치한 제 1 부분(312)은 나머지 제 2 부분(314)보다 두께가 두껍게 되도록 형성하며, 데이터선(120), 데이터 패드(124) 및 게이트 패드(152)의 일부 위에는 감광막이 존재하지 않도록 한다. 제 2 부분(314)의 두께를 제 1 부분(312)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는 데, 여기에서는 양성 감광막을 사용하는 경우에 대하여 설명한다.
노광기의 분해능보다 작은 패턴, 예를 들면 B 영역에 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 형성해 둠으로써 빛의 조사량을 조절할 수 있는 마스크(1000)를 통하여 감광막에 빛을 조사하면, 조사되는 빛의 양 또는 세기에 따라 고분자들이 분해되는 정도가 다르게 된다. 이때, 빛에 완전히 노출되는 C 영역의 고분자들이 완전히 분해되는 시기에 맞추어 노광을 중단하면, 빛에 완전히 노출되는 부분에 비하여 슬릿이나 반투명막이 형성되어 있는 B 영역을 통과하는 빛의 조사량이 적으므로 B 영역의 감광막은 일부만 분해되고 나머지는 분해되지 않은상태로 남는다. 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 함은 물론이다.
이러한 감광막을 현상하면, 분자들이 분해되지 않은 제 1 부분(312)은 거의 그대로 남고, 빛이 적게 조사된 제 2 부분(314)은 제 1 부분(312)보다 얇은 두께로 일부만 남고, 빛에 완전히 노광된 C 영역에 대응하는 부분에는 감광막이 거의 제거된다. 이러한 방법을 통하여 위치에 따라 두께가 서로 다른 감광막 패턴이 만들어진다.
다음, 도 29에 도시한 바와 같이, 이러한 감광막 패턴(312, 314)을 식각 마스크로 사용하여 불순물이 도핑된 비정질 규소막(180), 제 2 비정질 규소막(702), 제 1 비정질 규소막(702) 및 저온 증착 게이트 절연막(160)을 건식 식각하여 게이트 패드(152)를 드러내는 접촉 구멍(162)을 완성하고, C 영역의 버퍼층(140)을 드러낸다. 계속해서, 감광막 패턴(312, 314)을 식각 마스크로 사용하여 C 영역의 버퍼층(140)을 건식 식각하여 데이터선(120) 및 데이터 패드(124)를 드러내는 접촉 구멍(161, 164)을 완성한다.
이어, 감광막의 제 2 부분(314)을 완전히 제거하는 작업을 진행한다. 여기서, 제 2 부분(314)의 감광막 찌꺼기를 완전히 제거하기 위하여 산소를 이용한 애싱 공정을 추가할 수도 있다.
이렇게 하면, 감광막 패턴의 제 2 부분(314)은 제거되고, 불순물이 도핑된 비정질 규소막(180)이 드러나게 되며, 감광막 패턴의 제 1 부분(312)은 감광막 패턴의 제 2 부분(312)의 두께만큼 감소된 상태로 남게 된다.
다음, 남아 있는 감광막 패턴의 제 1 부분(312)을 식각 마스크로 사용하여 불순물이 도핑된 비정질 규소막(180) 및 그 하부의 제 1 및 제 2 비정질 규소막(701, 702)을 식각하여 제거함으로써 게이트 전극(151) 상부의 저온 증착 게이트 절연막(160) 위에 섬 모양의 반도체층(171)과 저항성 접촉층(181)을 남긴다.
마지막으로 남아 있는 감광막의 제 1 부분(312)을 제거한다. 여기서, 제 1 부분(312)의 감광막 찌꺼기를 완전히 제거하기 위하여 산소를 이용한 애싱 공정을 추가할 수도 있다.
다음, 도 30에서 보는 바와 같이, ITO층을 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(410), 소스용 전극(412), 드레인용 전극(411), 보조 게이트 패드(413) 및 보조 데이터 패드(414)를 형성한다.
이어, 소스용 전극(412)과 드레인용 전극(411)을 식각 마스크로 사용하여 이들 사이의 저항성 접촉층(181)을 식각하여 두 부분(182, 183)으로 분리된 저항성 접촉층 패턴을 형성하여, 소스용 전극(412)과 드레인용 전극(411) 사이로 반도체층(171)을 노출시킨다.
마지막으로 도 21 및 도 22에서 보는 바와 같이, 하부 절연 기판(100)의 상부에 질화 규소나 산화 규소 등의 절연 물질과 검은색 안료를 포함하는 감광성 유기 물질 등의 절연 물질을 차례로 적층하고 마스크를 이용한 사진 공정으로 노광 현상하여 유색 유기막(430)을 형성하고, 이를 식각 마스크로 사용하여 그 하부의 절연 물질을 식각하여 보호막(190)을 형성한다. 이때, 유색 유기막(430)은 박막 트랜지스터로 입사하는 빛을 차단하며, 게이트 배선 또는 데이터 배선의 상부에 형성하여 배선의 주위에서 누설되는 빛을 차단하는 기능을 부여할 수도 있다. 또한 본 발명의 실시예와 같이 유기막(430)의 높이를 조절하여 간격 유지재로 사용할 수도 있다.
한편, 상부 절연 기판(200)의 위에는 ITO의 투명한 도전 물질을 적층하여 공통 전극(210)을 형성한다.
이상에서 설명한 바와 같이 본 발명의 방법에 따라 MoW 박막을 증착하면밀도가 높고 그레인 사이즈가 크며 저항이 낮은 MoW 박막의 형성이 가능하게 된다.
따라서, 이러한 증착 조건에 따라 증착된 MoW 박막을 액정 표시 장치용 박막 트랜지스터 기판의 제조시에 적용하면 결함이 감소되고 품질이 향상된 기판을 제조할 수 있다.
이상, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (13)

100∼150℃의 온도 범위에서 0.002∼0.01 Å/Ws 의 증착 속도로 스퍼터링하는 단계를 포함하는 MoW 박막의 형성 방법.
제1항에 있어서, 상기 MoW 박막은 결정 배향(h k l) 중에서 (1 1 0) 면이 93% 이상인 것을 특징으로 하는 형성 방법.
제1항에 있어서, 상기 스퍼터링 공정의 수행시 타겟의 사이즈는 1130±100 x 1200±100 (mm x mm) 범위인 것을 특징으로 하는 형성 방법.
제1항에 있어서, 상기 MoW 박막의 밀도가 9∼11 g/cm3범위인 것을 특징으로 하는 형성 방법.
기판상에 제1 게이트 배선층 및 100∼150℃의 온도 범위에서 0.002∼0.01 Å/Ws 의 증착 속도로 스퍼터링 하여 MoW의 제2 게이트 배선층을 형성하는 단계;
상기 제1 및 제2 게이트 배선층을 식각하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
게이트 절연막을 적층하는 단계;
반도체층 패턴 및 저항성 접촉층 패턴을 형성하는 단계;
100∼150℃의 온도 범위에서 0.002∼0.01 Å/Ws 의 증착 속도로 스퍼터링 하여 MoW 박막을 형성하고 패터닝하여 상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있는 데이터 패드, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계;
보호막을 형성하는 단계;
상기 게이트 절연막과 함께 상기 보호막을 패터닝하여 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극을 각각 드러내는 접촉 구멍을 형성하는 단계;
투명 도전막을 적층하는 단계; 및
상기 투명 도전막을 식각하여 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극과 각각 연결되는 보조 게이트 패드, 보조 데이터 패드 및 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제5항에 있어서, 상기 MoW 박막은 결정 배향(h k l) 중에서 (1 1 0) 면이 93% 이상인 것을 특징으로 하는 제조 방법.
제5항에 있어서, 상기 스퍼터링 공정의 수행시 타겟의 사이즈는 1130±100 x 1200±100 (mm x mm) 범위인 것을 특징으로 하는 제조 방법.
제5항에 있어서, 상기 MoW 박막의 밀도가 9∼11 g/cm3범위인 것을 특징으로 하는 제조 방법.
기판상에 제1 게이트 배선층 및 100∼150℃의 온도 범위에서 0.002∼0.01 Å/Ws 의 증착 속도로 스퍼터링 하여 MoW의 제2 게이트 배선층을 형성하는 단계;
상기 제1 및 제2 게이트 배선층을 식각하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
게이트 절연막을 적층하는 단계;
반도체층, 저항성 접촉층, 및 100∼150℃의 온도 범위에서 0.002∼0.01 Å/Ws 의 증착 속도로 스퍼터링 하여 MoW의 도전체층을 적층하는 단계;
제1 부분, 상기 제1 부분보다 두께가 두꺼운 제2 부분, 상기 제1 두께보다 두께가 얇은 제3 부분을 가지는 감광막 패턴을 형성하는 단계;
상기 감광막 패턴을 사용하여 데이터선과 이와 연결된 데이터 패드, 소스 전극 및 드레인 전극을 포함하는 데이터 배선, 그리고 저항성 접촉층 패턴 및 반도체층 패턴을 형성하는 단계;
보호막을 형성하는 단계;
상기 게이트 절연막과 함께 상기 보호막을 패터닝하여 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극을 각각 드러내는 접촉 구멍을 형성하는 단계;
투명 도전막을 적층하는 단계; 및
상기 투명 도전막을 식각하여, 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극과 각각 연결되는 보조 게이트 패드, 보조 데이터 패드 및 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
제9항에 있어서, 상기 MoW 박막은 결정 배향(h k l) 중에서 (1 1 0) 면이 93% 이상인 것을 특징으로 하는 제조 방법.
제9항에 있어서, 상기 MoW 박막의 밀도가 9∼11 g/cm3범위인 것을 특징으로 하는 제조 방법.
제9항에 있어서, 상기 제1 부분은 상기 소스 전극과 상기 드레인 전극 사이에 위치하도록 형성하고, 상기 제2 부분은 상기 데이터 배선 상부에 위치하도록 형성하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
절연 기판상에 100∼150℃의 온도 범위에서 0.002∼0.01 Å/Ws 의 증착 속도로 스퍼터링 하여 MoW의 데이터선을 포함하는 데이터 배선을 형성하는 단계;
상기 기판 상부에 적, 녹, 청의 색필터를 형성하는 단계;
버퍼 물질을 증착하여 상기 데이터 배선 및 상기 색필터를 덮는 버퍼층을 형성하는 단계;
상기 버퍼층 상부에 제1 게이트 배선층 및 100∼150℃의 온도 범위에서 0.002∼0.01 Å/Ws 의 증착 속도로 스퍼터링 하여 MoW의 제2 게이트 배선층을 형성하는 단계;
상기 제1 및 제2 게이트 배선층을 식각하여 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계;
상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계;
상기 게이트 절연막상에 섬모양의 저항성 접촉층과 반도체층 패턴을 형성하는 동시에 상기 게이트 절연막과 상기 버퍼층에 상기 데이터선 일부를 드러내는 제1 접촉 구멍을 형성하는 단계;
상기 섬 모양의 저항성 접촉층 패턴상에 투명도전물질을 도포후 식각하여, 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스용 전극 및 드레인용 전극과, 상기 드레인용 전극과 연결된 화소 전극을 포함하는 화소 배선을 형성하는 단계;
상기 소스용 전극과 상기 드레인용 전극의 사이에 위치하는 상기 저항성 접촉층 패턴의 노출 부분을 제거하여 상기 저항성 접촉층 패턴을 양쪽으로 분리하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1020020029349A 2002-05-27 2002-05-27 몰리브덴-텅스텐 박막의 형성 방법 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법 KR20030092159A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020029349A KR20030092159A (ko) 2002-05-27 2002-05-27 몰리브덴-텅스텐 박막의 형성 방법 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020029349A KR20030092159A (ko) 2002-05-27 2002-05-27 몰리브덴-텅스텐 박막의 형성 방법 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법

Publications (1)

Publication Number Publication Date
KR20030092159A true KR20030092159A (ko) 2003-12-06

Family

ID=32384538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020029349A KR20030092159A (ko) 2002-05-27 2002-05-27 몰리브덴-텅스텐 박막의 형성 방법 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR20030092159A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853718B1 (ko) * 2002-06-04 2008-08-25 삼성전자주식회사 몰리브덴-텅스텐 박막 패턴의 형성 방법 및 이를 이용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990017836A (ko) * 1997-08-26 1999-03-15 구자홍 박막트랜지스터 및 그의 제조방법
JP2000012542A (ja) * 1998-06-19 2000-01-14 Sharp Corp 配線及びマトリクス基板
KR20000003172A (ko) * 1998-06-26 2000-01-15 김영환 박막 트랜지스터 액정표시소자의 게이트 전극 형성방법
JP2001352071A (ja) * 2000-02-09 2001-12-21 Matsushita Electric Ind Co Ltd ゲート電極にＭｏＷ合金を使用した薄膜トランジスタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990017836A (ko) * 1997-08-26 1999-03-15 구자홍 박막트랜지스터 및 그의 제조방법
JP2000012542A (ja) * 1998-06-19 2000-01-14 Sharp Corp 配線及びマトリクス基板
KR20000003172A (ko) * 1998-06-26 2000-01-15 김영환 박막 트랜지스터 액정표시소자의 게이트 전극 형성방법
JP2001352071A (ja) * 2000-02-09 2001-12-21 Matsushita Electric Ind Co Ltd ゲート電極にＭｏＷ合金を使用した薄膜トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853718B1 (ko) * 2002-06-04 2008-08-25 삼성전자주식회사 몰리브덴-텅스텐 박막 패턴의 형성 방법 및 이를 이용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법

Similar Documents

Publication Publication Date Title
KR100915231B1 (ko) 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법
KR100980008B1 (ko) 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
KR100897505B1 (ko) 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
KR100825102B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP2011186484A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR20030027302A (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
JP2002353465A (ja) 低誘電率絶縁膜を使用する薄膜トランジスタ基板及びその製造方法
KR20040018784A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100947525B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법
KR20030073006A (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR100864608B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20030092159A (ko) 몰리브덴-텅스텐 박막의 형성 방법 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법
KR100853718B1 (ko) 몰리브덴-텅스텐 박막 패턴의 형성 방법 및 이를 이용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법
KR100783608B1 (ko) 인듐징크옥사이드 식각액 조성물 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법
KR100913306B1 (ko) 몰리브덴 박막 패턴의 형성 방법 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법
KR100878275B1 (ko) 저저항 배선을 사용하는 박막 트랜지스터 기판 및 이를포함하는 액정표시장치
KR100940566B1 (ko) 배선 구조 및 박막 트랜지스터 기판
KR100796796B1 (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR100831224B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR100656913B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20020010213A (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100746557B1 (ko) 액정 표시 장치의 박막 트랜지스터 기판의 제조방법
KR20020065053A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20020033873A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20040021262A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application