JPH0283941A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、薄膜トランジスタの製造方法に係わり、特に
、製造工程が簡略化され、しかも、得られる各Ｈｌ膜ト
ランジスタのＯＮ電流、０１Ｆ電流のばらつぎが少ない
薄膜トランジスタの製造方法の改良に関するものである
。

［従来の技術］ この種の薄膜トランジスタとしては、第２図〜第４図に
示すようにガラス基板（ａ＞と、このガラス基板（ａ）
上に形成されたゲート電１４　（ｂ　）と、このゲート
電極（ｂ）を被覆り−るグー１〜絶縁膜（Ｃ）と、この
ゲート絶縁膜（Ｃ）上にｌｉ、着された第一アしルフ７
ス半導体１１１ｉ２（ｄ）と、必要に応じてこの第一ア
モルノ７ス半導体１７４　（ｄ　）　トの上記ゲート電
極（ｂ）に相当する部位に設（ブられ第一アモルファス
半導体層（ｄ）を保；ｆするための保護層（ｅ）と、上
記第一アモルファス半導体層（ｄ）上に形成され３価又
１ま５１＋ｌｉの原子が混入されたオーミッウコンタク
ト用の第一アモルファス半導体層（ｆ）と、この第ニア
セルフ７ス半導体１（ｆ）と電気的に接続されたソース
・ドレイン電極（ｑ）（ｈ）と、このソース・ドレイン
電極（Ｑ）（ｈ）と第二アモルファス半導体層（Ｎとの
間に介装されソース・トレイン電極（０）（ｈ）を構成
する金属の第二アモルファス半導体層（１’）への拡散
を防止する拡散防止＠（ｊ＞とを備え、例えば、イメー
ジセンサ、エレクトロルミネッセンスデイスプレィ、液
晶デイスプレィの駆動用等に利用されているものが知ら
れている。

そして、従来における薄膜１〜ランジスタの製造方法は
第５図（Ａ）〜（Ｊ）に示すような各工程を貝υｈする
ものであった。

すなわら、第５図（Ａ）〜（Ｂ）に示すようにゲート電
極（ｂ）の形成されたガラス基板（ａ　）上に、ゲート
絶縁膜（Ｃ）となるＳＩＮ　製絶縁皮膜（Ｃ’）　、第
一アモルファス半導体層（ｄ）となるアモルファスシリ
コン（ａ−３ｉ　）　製半導体皮膜（ｄ’）　、及び保
護膜（ｅ）となるＳｉＮ　　製× 保護皮膜（ｅ゛）を順次４模し、フォトエツチング法に
より上記保護層ｆｌＯ（ｅ”）を選択的に除去して第５
図（Ｃ）に示すように保ｆ！膜（ｅ）を形成する。

次に、第５図（Ｄ＞に示すように５価の原子であるＰ（
リン）が混入されたア［ルファスシリコン＜ａ−８ｉ　
）製の第二アモルファス半導体層形成１１９（ｒ’）と
Ｃｒ（クロム）製の拡散防止層形成ＶＡ（ｊ’）を順次
着膜し、かつ、第５図（Ｅ）に示すように上記拡散防止
層形成膜（ｊ′）上にレジメ）１（ｋｌ）をパターン状
に形成した後、６ｎＭ第二セリウムアンモニウムと過＠
−Ａ酸の混合物に゛Ｃ構成されるエツチング剤を用いて
エツチング処理を施し、を記レジスト膜（ｋｌ）から露
出する拡散防止層形成ｍ　（ｊ’）を除去し併せてレジ
スト膜（ｋｌ）を除去して第５図（Ｆ）に示すように拡
散防止層（ｊ）を形成する。

次いで、第５図（Ｇ）に示すように上記拡散防止＠（ｊ
）上に再度レジスト膜（ｋ２）をパターン状に形成した
後、フッ硝酸系のエツチング剤を用いてエツチング’２
！１理を施し、レジスト膜（ｋ２）から露出する第二ア
モルファス半導体層形成膜（ｆ゛）及びこの下側のアモ
ルファスシリコン（ａ−８ｉ　）製半導体皮膜（ｄｏ）
を除去して、第５図（Ｈ）に示づように第二アモルファ
ス半導体１（ｆ’）と第一アモルファス半導体層（ｄ）
とを順次形成する。

史に、第５図（１）に示すようにフォトエツチング法に
よりパターン状にＳｉＮ　　製絶縁皮膜（Ｃｏ）を除去
してゲート絶縁膜（Ｃ）を形成すると共に、ソース・ド
レイン電極（ｇ＞（ｈ）を順次形成して簿摸］〜ランジ
スタを得るものであった。

［発明が解決しようとする課題１ ところで、この従来法にＪ３いては上記第二アモルファ
ス半導体層形成１１１（ｊ′）及びこの下側のアモルフ
ァスシリコン（ａ−８ｉ）ＩＪ半導体皮膜（ｄｏ）用の
エツチング剤として拡散防止層（ｊ）用のクロム等をも
溶解するフッ硝酸系の薬剤を使用しているため、このエ
ツチングエ稈時に拡散防止！４（ｊ）の一部が露出して
いるとこれをもエツチングしＣしまう欠点があり、かつ
、−度エッチング剤に触れたレジメ１〜膜はその周縁部
が浮上ってサイドエツチングを受は易くなるため、第５
図（Ｇ）に示ずように再度上記拡散防止層（ｊ）上に新
たなレジスト膜（ｋ２）を形成する必要があった。

このため、レジス１〜膜形成工程が２回必要となって製
造工程数が多くなる問題点があり、がっ、拡散防止層（
ｊ）上に高い精度で形成する必要があるために作業性が
悪いといった問題点があった。

更に、そのアライメントのズレによって第６図＜Ａ＞に
示すように上記レジスト［３（ｋ２）の形成位躍が一方
側にズした場合、第６図（８）に示すように第一アモル
ファス半導体層（ｆ＞の一方側喘部が上記保：！ｌ膜（
ｅ）の中央側に伸びた状態で形成されてソース・ドレイ
ン電極（ｏ）（ｈ）と第二アモルファス半導体ＩＭ　（
ｆ　）とがその一部において拡散防止層（ｊ＞を介さず
に直接接続されることになるため、その接続領域の大小
によって１ｑられた各簿摸トランジスタのＯＮ電流、Ｏ
ＦＦ電流にばらつきが生じてしまう問題点があった。

そして、この原因については、発明者の分析によると以
下に述べるような理由に基づくらのであると思われてい
る。

まず、上記ソース・ドレイン電ｆｆ１（ｑ）（ｈ）と第
二アモルファス半導体層（「）とがイの一部にＪ５いて
直接接続された場合、電極（ａ）（ｈ）形成用の金属が
第二アモルファス半導体層（ｆ）内へ拡散するとその抵
抗値が下がり、反対にエツチング工程時において第二ア
モルファス半導体層（ｆ）の一部が露出してその部位が
酸化を受けると抵抗値が高くなり、ソース・ドレインＮ
極（ｇ）（ｈ）と第二アモルファス半導体１１（ｆ）と
の接続部位における電気的接続状態が安定しないため、
製造条件の僅かな差異により上記電気的接続状態がばら
つき易いこと。

そして、第７図に示すような保護膜（ｅ）を有する薄膜
トランジスタにおいては、その保護膜（ｅ）を形成する
材料の種類によってソース・ドレイン電極（１（ｈ）間
に電圧を印加した際、保１ｇ！（ｅ）と第一アモルファ
ス半導体層（ｄ）の境界部にも電流路となるチャンネル
が形成されこの保護膜（ｅ）によって電子が１−ラップ
される場合があり、上記ソース・ドレインＮ極（０）（
ｈ）と第二アモルファス半導体層（ｆ）との接続部位の
電気的接続状態にばらつきがあると上記保護膜（ｅ）に
よってトラップされる電子の邑もばらつくため、製造さ
れる個々の薄膜トランジスタにより第一アモルファス半
導体１ｍ（ｄ）を流れる電流値に差異が生ずるためであ
ると思われる。

一方、第８図に示すような保護膜を有さない蒲ｇ！１〜
ランジスタにおいても、上記ソース・ドレイン電ｆ４（
ｇ）（ｈ）と第二アモルファス半導体層（ｌとの接続部
位の電気的接続状態にばらつきがあると、有効ゲート長
（α）が変動して第一アモルファス半導体層（ｄ）によ
りトラップされる電子の吊も変るため、第一アモルファ
ス半導（４１層（ｄ）を流れる電流値に差異が生じてＯ
Ｎ電流、ＯＦＦ電流がばらつくためであると思われる。

［課題を解決するための手段１ 本発明は以上の問題点に着目してなされたもので、その
課題とするところは、製造■稈が簡略化され、しかも、
得られる各薄膜トランジスタのＯＮ電流、ＯＦＦ電流の
ばらつきが少ない薄膜トランジスタの製造方法を提供す
ることにある。

すなわち本発明は、絶縁性基板と、この基板」二に形成
されたゲート電極と、このゲート電極を被覆づるゲート
絶縁膜と、このゲート絶縁膜上に被着された第一アモル
ファス半導体層と、この第一アモルファス半導体層上に
形成され３価又は５価の原子が混入された第二アモルフ
ァス半導体層と、この第二アモルファス半導体層と電気
的に接続されたソース・ドレイン電極と、このソース・
トレイン電極と第二アモルファス半導体層との間に介装
されソース・ドレイン電極を構成する金属の第一アモル
ファス半導体層への拡散を防止する拡散防止層を備える
ａ膜１〜ランジスタの製造方法を前記とし、 上記絶縁性基板に設けられた第二アモルファス半導体層
形成幌上へ拡散防止層形成膜を積層する積層工程と、 上記拡散防止層形成膜上にレジスト膜をパターン状に形
成するレジスト躾形成工程と、このレジスト膜から露出
する拡散防止層形成膜をエツチング剤により溶解除去し
て拡散防止層を形成する第一除去工程と、 上記レジスト膜若しくは拡散防止層から露出する第二ア
モルファス半導体層形成膜をこの第二アモルファス半導
体層形成膜を溶解し拡散防止層を溶解しないエツチング
剤により溶解除去して第二アモルファス半導体層を形成
する第二除去工程、とを具備することを特徴とするもの
である。

この様な技術的手段において上記絶縁性基板としてはガ
ラス、セラミックス、ポリイミド樹脂等が使用でき、ま
た、第一、及び第二アモルファス半導体層を構成する材
料としてはアモルファスシリコン、ポリシリコン等があ
る。

また、オーミックコンタクト用の第二アモルファス半導
体において混入される３価又は５１ｉｌｌの原子として
は、ガリウム（Ｇａ）、ボロン（Ｂ）、インジウム（Ｉ
ｎ＞、アルミニウム（Δ１）哲の３１１ｉの原子、リン
（Ｐ）、アンチ七ン（Ｓｂ）、ひ素（Ａｓ＞等の５６１
ｉの原子等がある。

一方、上記ソース・ドレイン電極等を構成する金属材料
としては、アルミニウム、クロム（Ｃｒ）、チタン（Ｔ
　ｉ　）　、タングステン（Ｗ）、モリブデン＜ＭＯ）
、タンタル（Ｔａ）　、銅（Ｃｕ）等があり、また、上
記ソース・ドレイン電極と第二アモルファス半導体層と
の間に介装される拡散防止層用の材料としては、クロム
、チタン、タングステン、モリブデン、タンタル（Ｔａ
）等がある。

次に、第一除去工程において上記拡散防止層用の材料を
溶解除去するエツチング剤としては、例えばＣｒの場合
、硝酸第二セリウムアンモニウムと過１索醸の混合物で
構成される従来のエツチング剤に加え塩酸等が使用でき
、一方、第二除去工程において第二アモルファス半導体
層形成膜を溶解し拡散防止層形成膜を溶解しないエツチ
ング剤としては、リン酸と硝酸とフッ酸との混合液等リ
ン酸系のエツチング剤が使用できる。尚、これ等の除去
工程はウェブ１〜エツチングプロセス以外にドライエツ
チングプロセスも可能である。

また、第−除去工程時にエツチング剤に晒されたレジス
ト膜については、そのまま残留させた状態で第二除去工
程におけるエツチング処理を施しても、あるいは除去し
て拡散防止層を露出させた状態でもってエツチング処理
を施してもよく任意である。

尚、上記ゲート電極、ゲート絶縁膜、ソース・ドレイン
電極等の形成法については、従来法をそのまま適用する
ことができる。

［作用］ 上述したような技術的手段によれば、 絶縁性基板に設けられた第二アモルファス半導体層形成
膜上へ拡散防止層形成膜を積層する積層工程と、 この拡散防止層形成膜上にレジスト膜をパターン状に形
成するレジスト膜形成工程と、このレジスト膜から露出
する拡散防止層形成膜をエツチング剤により溶解除去し
て拡散防止層を形成する第一除去工程と、 上記レジスト膜若しくは拡散防止層から露出４る第二ア
モルファス半導体層形成膜をこの第二アモルファス半導
体層形成膜を溶解し拡散防止層を溶解しないエツチング
剤により溶解除去して第二アモルファス半導体層を形成
する第二除去工程、とを具備し、 拡散防止層を溶解しないエツチング剤によりレジスト膜
若しくは拡散防止層から露出する第二アモルファス半導
体層形成膜を溶解除去しているため、レジスト膜のａ焦
に拘らず第二除去工程において拡散防止層が除去される
ことが無い。

従って、第−除去工程後における再度のレジスト膜形成
処理を省略することが可能になると共に、拡散防止層と
第二アモルファス半導体層の端縁が整合してソース・ド
レイン電極と第二アモルファス半導体層とがその一部に
おいて直接接続することが無くなるため、ソース・ドレ
イン電極と第二アモルファス半導体層との１と続部位に
おける電気的接続状態のばらつきを防止することが可能
となる。

［実施例］ 以下、本発明の実施例について図面を参照して詳細に説
明する。

まず、第１図（Ａ）に示ずようにスパッタリング法とフ
ォトエツチング法により透明ガラス基板（商品名コーニ
ング７０５９）　　（１）上に５００オングストローム
のクロム（Ｃｒ）ｔＪゲート？１（２）を被着した後、
第１図（８）に示すように真空条件下に４３いてプラズ
マＣＶＤ　（ケミカル・ベイバー・デボジッション、化
学的気相成長法）法によリ、ゲート絶縁膜用の厚さ３０
００オングストロームのアモルファス窒化シリコン（Ｓ
ｉＮＸ）％ｌ絶縁皮膜（３）、第一アセルフ？ス半導体
層用の厚さ１０００オングストロームのアモルファスシ
リコン（ａ−８ｉ　）製本導体皮膜（４）、及び保護膜
用の厚さ１５００オ−ングストロームのアモルファス窒
化シリコン（ＳｉＮｘ）￥Ｊ保護皮膜（５）を連続的に
被着する。

次に、上記真空条件を解いた状態でスピンナ装置により
保護皮膜（５）上にフォトレジスト膜〈東京応化」製ポ
ジ型レジスト材料　商品名０ＦＰＲ−８００）を均一に
塗布し、かつ、図示外のガラス・マスクを介して縮小投
影ステッパ装置により紫外光のパターン露光を施して照
射部位を現像剤により溶解可能な性質に変質させた後、
現像剤（東京応化社製ノンメタルデベロッパー　商品名
Ｎ０Ｄ−３）により溶解除去してパターン状の図示外の
レジス１−８１１を形成し、更に、ＢＩＩＦ　　（バッ
フアートフッ酸・・・フッ酸とフッ化アンモニウムの混
合液、混合相Φ比１：５０）により露出した保護皮膜（
５）を溶、解除去し併せてレジスト膜を除去して第１図
（Ｃ）に示すような保護ＭｔＡ（５０）を形成する。

そして、この保護膜（５０）の形成された基板（１）表
面について酸化膜除去処理、洗浄処理等を施し、かつ、
窒素ガスにて満たされたＣＶＤ処理用の部屋へ導入する
と共に、この部屋を減圧して真空状態にした後、プラズ
マＣｖＤ法により５価の原子であるＰ（リン）が混入さ
れた厚さ１０００オングストロームのｎ＋アモルフ？ス
シリコン（ａ−８＋　）製第ニアモルファス半導体層形
成膜（６）と、厚さ１５００オングストロームのクロム
＜ｃｒ＞製拡散防止層形成膜（７）を連続的に被着させ
る（第１図１〕参照）。この場合、前者の第二アモルフ
ァス半導体層形成ＩＩＩＩ（６）はホスフィン（ＰＨ）
とシラン（ＳｉＨ４）の混合ガスを上記アモルファスシ
リコン製半導体皮１１！（４）上に着膜させたものであ
る。

この後、第１図（Ｅ）に示すように真空条件を解いた状
態で拡散防止層形成ｇｌ　（７）上に上記レジスト膜の
形成方法と同様な方法にてパターン状にレジスト膜（８
）を形成し、かつ、硝酸第二廿すウムアンモニウムと過
塩素酸の混合物にて構成されるエツチング剤を用いてエ
ツチングＩ２！Ｈ！ｌ！を施し、上記レジメ（−膜（８
）から露出４る拡散防止層形成膜（７）を除去して第１
図（Ｆ）に示すように拡散防止層（７０）を形成する。

次いで、上記レジスト膜（８）を残したままで第１図（
Ｇ）に示すようにリン酸系のエツチング剤（リン酸と１
ｉｒ１ｓとフッ酸との混合液）を用いてエッチング処理
を施し、上記レジスト膜（８）　／）１ら露出する第二
アモルファス半導体層形成膜（６）並びにアモルファス
シリコン製半導体皮模（４）を除去し、かつ、レジスト
膜（８）をも除去して第１図（ト（）に示すように第二
アモルファス半導体層（６０）並びに第一アモルファス
半導体層（４０）を形成した後、第１図（ｒ）に示すよ
うに従来法と同様なフォトエツチング法によりパターン
状にアモルファス窒化シリコン（ｓ　ｒ　３　Ｎ４　）
　製絶縁皮膜（３）を除去してゲート絶縁１１９（３０
）を形成する。

更に、上記基材（１）全面にスパッタリング法にて厚さ
１μｍのソース・ドレイン電極用アルミニウム（Ａｔ）
層を均一に着膜させ、かつ、従来法と同様なフォトエツ
チング法にてパターン状にアルミニウム（Ａ　Ｉ　）　
ｕを除去しソース・ドレイン電Ｖｉ（９）（９）を形成
して第１図（Ｊ）に示すような薄膜トランジスタを得た
。

このようにこの実施例に係る製造方法においては、拡散
防止！！（７０）の下側に設けられている第二アモルフ
ァス半導体層形成膜（６）用のエツチング剤として、上
記拡散防止層（７０）を構成するクロムを溶解しないリ
ン酸系のエツチング剤を使用しているため、レジスト膜
（８）の有無に拘らず第二アモルファス半導体層形成膜
（６）をエツチングする第二除去工程において上記拡散
防止層（７０）がエツチングされることが無い。

従って、拡散防止層形成５Ｉ（７）をエツチングする第
一除去工程後において、従来のように再度レジスト膜を
形成する必要が無くなるため製造工程数の低減が図れる
利点を有している。

更に、拡散防止層形成膜（７）上に形成したレジスト膜
（８）をマスクとして、あるいはレジスト膜（８）下側
の拡散防止層（１０）をマスクとして第二アモルファス
半導体層形成膜〈６）のエツチング処理を施しているこ
とから、第二除去工程後における拡散防止層（１０）と
第二アモルファス半導体層（６０）の端縁が整合してソ
ース・ドレイン電極（９）（９）と第ニアモルファス半
導（４層（６０）とがその一部において直接接続するこ
とが無くなるため、ソース・ドレイン電極（９）（９）
と第二アモルファス半導体層（６０）との接続部位にお
ける電気的接続状態のばらつきが無くなって、製造され
た各薄膜トランジスタのＯＮ電流、ＯＦＦ電流のばらつ
きをも解消できる利点を有している。

尚、この実施例において得られた複数個のＦＩＪ膜トラ
ンジスタについてその０８Ｍ流、０［［電流のばらつき
範囲を測定したところ、ＯＮ電流については１５μＡ〜
２５μＡ、ＯＦＦ電流については５０ｐＡ〜２００ｐＡ
であり、従来法によって製造されたａ膜トランジスタの
値、すなわちＯＮ電流１０μ八〜３０μＡ、ＯＦＦ電流
５０ｐＡ〜５００　ｐΔと較べ茗しく小さくなっている
ことが立ｌ正されている。

［Ｒ明の効果］ 本発明は以上のように、拡散防止層を溶解しないエツチ
ング剤によりレジス１−躾若しくは拡散防止層から露出
する第二アモルファス半導体層形成膜を溶解除去してい
るため、レジスト膜の有無に拘らず第二除去工程におい
て拡散防止層が除去されることが無い。

従って、第−除去工程後における再度のレジスト模形成
処理を省略することが可能になるため製造工程数の低減
が図れる効果を有しており、かつ、拡散防止層と第二ア
モルファス半導体層の端縁が整合してソース・ドレイン
ｌｉと第二アモルファス半導体層とがその一部において
直接接続づることか無くソース・ドレイン電極と第ニア
［ルフ？ス半導体層との接続部位における電気的接続状
態のばらつきを防止できるため得られた各薄膜トランジ
スタのＯＮ電流、ＯＦＦ　ｌ流のばらつきを６解消でき
る効果を有している。

【図面の簡単な説明】

第１図（Ａ）〜（Ｊ）は、実施例に係るａ膜トランジス
タの製造方法の工程説明図を示しており、また、第２図
は薄膜トランジスタの概略斜視図、第３図は第２図の■
−■而断面断面図４図は保護膜を有さない＃ｌＢ１トラ
ンジスタの断面図、第５図（Ａ）〜ＬＪ）は従来の薄膜
トランジスタの製造工程を示す工程説明図、第６図（Ａ
）〜（Ｂ）は従来法の欠点を示す説明図、第７図及び第
８図は従来法にて製造された簿膜トランジスタの断面図
を夫々示す。 ［符号説明１ 〈１）・・・基板 （２）・・・ゲート電極 （６）・・・第二アモルファス半導体層形成膜（７）・
・・拡散防止層形成膜 （８）・・・レジスト膜 （９）・・・ソース・ドレイン電極 （３０）・・・ゲート絶＃ｉ膜 （４０）・・・第一アモルフ７ス半導体層（５０）・・
・保護膜 （６０）・・・第ニア七ルフ７ス半導体層（７０）・・
・拡散防止層 特　許　出　願　人　店ｔげロックス株ｊ−を会社代　
　理　　人　　弁理士　　中　　村　　智　　廣　（外
３名）３１図 １゛基板 ２：ゲート１才曝 ７：に敗防止層形成腺 第 図 第 図 ８・レジスト膜 第 図 第 図 第 図 に１ 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 絶縁性基板と、この基板上に形成されたゲート電極と、
   このゲート電極を被覆するゲート絶縁膜と、このゲート
   絶縁膜上に被着された第一アモルファス半導体層と、こ
   の第一アモルファス半導体層上に形成され３価又は５価
   の原子が混入された第二アモルファス半導体層と、この
   第二アモルファス半導体層と電気的に接続されたソース
   ・ドレイン電極と、このソース・ドレイン電極と第二ア
   モルファス半導体層との間に介装されソース・ドレイン
   電極を構成する金属の第二アモルファス半導体層への拡
   散を防止する拡散防止層を備える薄膜トランジスタの製
   造方法において、 上記絶縁性基板に設けられた第二アモルファス半導体層
   形成膜上へ拡散防止層形成膜を積層する積層工程と、 上記拡散防止層形成膜上にレジスト膜をパターン状に形
   成するレジスト膜形成工程と、 このレジスト膜から露出する拡散防止層形成膜をエッチ
   ング剤により溶解除去して拡散防止層を形成する第一除
   去工程と、 上記レジスト膜若しくは拡散防止層から露出する第二ア
   モルファス半導体層形成膜をこの第二アモルファス半導
   体層形成膜を溶解し拡散防止層を溶解しないエッチング
   剤により溶解除去して第二アモルファス半導体層を形成
   する第二除去工程、とを具備することを特徴とする薄膜
   トランジスタの製造方法。