DE102015113639A1 - Arraysubstrat und Verfahren zu dessen Herstellung sowie Berühungsanzeigetafel - Google Patents

Arraysubstrat und Verfahren zu dessen Herstellung sowie Berühungsanzeigetafel Download PDF

Info

Publication number
DE102015113639A1
DE102015113639A1 DE102015113639.2A DE102015113639A DE102015113639A1 DE 102015113639 A1 DE102015113639 A1 DE 102015113639A1 DE 102015113639 A DE102015113639 A DE 102015113639A DE 102015113639 A1 DE102015113639 A1 DE 102015113639A1
Authority
DE
Germany
Prior art keywords
layer
touch
array substrate
insulating layer
sensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015113639.2A
Other languages
English (en)
Inventor
Tao Peng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Xiamen Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Publication of DE102015113639A1 publication Critical patent/DE102015113639A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Abstract

Die vorliegende Erfindung offenbart ein Arraysubstrat, ein Verfahren zu dessen Herstellung und eine Berührungsanzeigetafel. Das Arraysubstrat weist eine Basis auf, mehrere Dünnschichttransistoren, die in Form einer Matrix angeordnet sind und von denen jeder eine Gate-Elektrode, eine Source-Elektrode und eine Drain-Elektrode aufweist, eine erste Isolierschicht, die auf dem Dünnschichttransistor liegt, eine berührungsempfindliche Verdrahtungsschicht, die auf der ersten Isolierschicht liegt und mehrere berührungsempfindliche Verdrahtungen aufweist, und eine Planarisierungsschicht, die die berührungsempfindliche Verdrahtungsschicht bedeckt. Bei den Ausführungsformen der vorliegenden Offenbarung bedeckt die Planarisierungsschicht die berührungsempfindliche Verdrahtungsschicht, was die Flachheit über den berührungsempfindlichen Verdrahtungen verbessert, wodurch der Lichtaustritt auf beiden Seiten der berührungsempfindlichen Verdrahtung nach dem Polieren verhindert wird.

Description

  • Gebiet der Erfindung
  • Die vorliegende Offenbarung betrifft das Gebiet der Flüssigkristallanzeigetechnik und insbesondere ein Arraysubstrat und ein Verfahren zu dessen Herstellung sowie eine Berührungsanzeigetafel.
  • Hintergrund der Erfindung
  • Eine Flüssigkristallanzeige (LCD) ist eine Anzeige mit flachem Bildschirm. Mit der Entwicklung der Wissenschaft und Technik entwickeln sich elektronische Produkte mit der LCD dahingehend, leicht, dünn, kurz und kompakt zu sein, und haben Vorteile, wie etwa eine rechtwinklige Anzeige, einen niedrigen Leistungsverbrauch, eine geringe Größe und strahlungsfrei zu sein, wodurch die Benutzer von dem besten visuellen Umfeld profitieren können.
  • Eine Anzeige mit einer Berührungserfassungsfunktion wird von der Technik für Funktionsvielfalt abgeleitet, wobei die übliche Berührungstechnik die In-cell-Berührungstechnik und die On-cell-Berührungstechnik umfasst. Die Incell-Berührungstechnik betrifft das Einbetten einer Berührungserfassungsfunktion in der Flüssigkristallpixelschaltungsanordnung, während die On-cell-Berührungstechnik das Einbetten einer Struktur für die Berührungserfassungsfunktion zwischen einem Farbfiltersubstrat und einer Polarisierungsplate betrifft. Die Incell-Berührungstechnik führt zu einer dünneren Anzeige und erzeugt mehr Aufmerksamkeit.
  • 1 zeigt ein Arraysubstrat mit einer Berührungserfassungsfunktion aus dem Stand der Technik. Das Arraysubstrat weist von unten nach oben eine Basis 111 auf sowie eine auf der Basis 111 ausgebildete polykristalline Siliziumschicht 112, eine überzogene Gateisolierschicht 113, eine erste Metallschicht, in der in einem Strukturierungsprozess Gate-Elektroden 114 von Dünnschichttransistoren (TFT) und Abtastleitungen ausgebildet werden, eine die Strukturen in der ersten Metallschicht überdeckende zwischengelegte Isolierschicht 115, eine zweite Metallschicht, in der in dem Strukturierungsprozess Source-Elektroden 116, Drain-Elektroden 125 der TFT und Datenleitungen ausgebildet werden, eine Planarisierungsschicht 118, eine auf der Planarisierungsschicht 118 ausgebildete dritte Metallschicht (M3), wobei in dem Strukturierungsprozess berührungsempfindliche Verdrahtungen 119 in der dritten Metallschicht gebildet werden, eine erste Isolierschicht 120, Berührungserfassungselektroden 121, die auf der ersten Isolierschicht 120 ausgebildet sind, wobei die Berührungserfassungselektroden 121 auch als gemeinsame Elektroden wirken können, eine zweite Isolierschicht 122, ein erstes Kontaktloch 123, das durch Ätzen der zweiten Isolierschicht 122, der ersten Isolierschicht 120 und der Planarisierungsschicht 118 gebildet wird, ein zweites Kontaktloch 124, das durch Ätzen der zweiten Isolierschicht 122 und der ersten Isolierschicht 120 gebildet wird, und eine Pixelelektrode 117, die auf der zweiten Isolierschicht 122 ausgebildet und über das erste Kontaktloch 123 mit der Drain-Elektrode 125 des Dünnschichttransistors elektrisch verbunden ist, wobei durch das Material der Pixelelektrode eine Brückenstruktur gebildet wird, um die Berührungserfassungselektrode 121 über das zweite Kontaktloch 124 mit der berührungsempfindlichen Verdrahtung 119 elektrisch zu verbinden.
  • Bei dem wie oben ausgebildeten Arraysubstrat wird jedoch die berührungsempfindliche Verdrahtung auf der Planarisierungsschicht ausgebildet, die Oberfläche der Filmschicht auf der berührungsempfindlichen Verdrahtung ist somit nicht flach, was die Wirkung des nachfolgenden Polierprozesses enorm beeinträchtigt und leicht zu einem Lichtaustritt auf beiden Seiten der berührungsempfindlichen Verdrahtung führt.
  • Kurzzusammenfassung der Erfindung
  • Mit Ausführungsformen der vorliegenden Erfindung werden ein Arraysubstrat und ein Verfahren zu dessen Herstellung sowie eine Berührungsanzeigetafel bereitgestellt, wobei die Planarisierungsschicht auf der berührungsempfindlichen Verdrahtungsschicht liegt, so dass die Flachheit der Filmschichten über den berührungsempfindlichen Verdrahtungen verbessert wird, wodurch der Lichtaustritt nach dem Polierprozess verhindert wird.
  • In einem ersten Aspekt wird mit den Ausführungsformen der vorliegenden Offenbarung ein Arraysubstrat bereitgestellt, das Folgendes aufweist:
    eine Basis,
    mehrere Dünnschichttransistoren, die in Form einer Matrix angeordnet sind, wobei jeder eine Gate-Elektrode, eine Source-Elektrode und eine Drain-Elektrode aufweist,
    eine erste Isolierschicht, die auf den Dünnschichttransistoren liegt,
    eine berührungsempfindliche Verdrahtungsschicht, die auf der ersten Isolierschicht liegt und mehrere berührungsempfindliche Verdrahtungen aufweist, und
    eine Planarisierungsschicht, die die berührungsempfindliche Verdrahtungsschicht bedeckt.
  • In einem zweiten Aspekt wird mit den Ausführungsformen der vorliegenden Offenbarung eine Anzeige mit Berührungstafel bereitgestellt, die das Arraysubstrat des ersten Aspekts der vorliegenden Offenbarung aufweist, wobei die Anzeige mit Berührungstafel ferner ein Farbfiltersubstrat aufweist, das gegenüber dem Arraysubstrat angeordnet ist, sowie eine Flüssigkristallschicht, die zwischen dem Arraysubstrat und dem Farbfiltersubstrat angeordnet ist.
  • In einem dritten Aspekt wird mit den Ausführungsformen der vorliegenden Offenbarung ein Verfahren zur Herstellung des Arraysubstrats bereitgestellt, das Folgendes umfasst:
    • S1. Ausbilden einer ersten Metallschicht auf einer Basis und Ausbilden von Strukturen von Gate-Elektroden und Abtastleitungen auf der ersten Metallschicht durch einen Strukturierungsprozess, wobei sich die Abtastleitungen in einer ersten Richtung erstrecken,
    • S2. Ausbilden einer dritten Isolierschicht auf der ersten Metallschicht,
    • S3. Ausbilden einer zweiten Metallschicht auf der dritten Isolierschicht und Ausbilden von Strukturen von Source-Elektroden, Drain-Elektroden und Datenleitungen auf der zweiten Metallschicht durch den Strukturierungsprozess, wobei sich die Datenleitungen in einer zweiten Richtung, die die erste Richtung kreuzt, erstrecken,
    • S4. Ausbilden einer ersten Isolierschicht auf der zweiten Metallschicht,
    • S5. Ausbilden einer berührungsempfindlichen Verdrahtungsschicht auf der ersten Isolierschicht, wobei die berührungsempfindliche Verdrahtungsschicht mehrere berührungsempfindliche Verdrahtungen aufweist, die sich in der zweiten Richtung erstrecken, und
    • S6. Ausbilden einer Planarisierungsschicht auf der berührungsempfindlichen Verdrahtungsschicht.
  • Bei den Ausführungsformen der vorliegenden Offenbarung wird die Planarisierungsschicht auf der berührungsempfindlichen Verdrahtungsschicht angeordnet, so dass die Flachheit der Filmschichten über den berührungsempfindlichen Verdrahtungen verbessert wird, wodurch der Lichtaustritt nach dem Polierprozess verhindert wird.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist ein schematischer Querschnitt eines Arraysubstrats, das im Stand der Technik bereitgestellt wird,
  • 2 ist ein schematischer Querschnitt eines Arraysubstrats, das mit einer Ausführungsform der vorliegenden Erfindung bereitgestellt wird,
  • 3 ist ein schematischer Querschnitt eines Arraysubstrats, das mit einer weiteren Ausführungsform der vorliegenden Erfindung bereitgestellt wird,
  • 4A ist ein schematischer Querschnitt eines Arraysubstrats, das mit einer weiteren Ausführungsform der vorliegenden Erfindung bereitgestellt wird,
  • 4B ist eine schematische Darstellung, die eine Position eines ersten Schlitzes in einem Arraysubstrat zeigt, das mit der weiteren Ausführungsform der vorliegenden Erfindung bereitgestellt wird,
  • 4C ist eine schematische Darstellung, die eine Position eines ersten Schlitzes eines Arraysubstrats zeigt, das mit der weiteren Ausführungsform der vorliegenden Erfindung bereitgestellt wird,
  • 4D ist eine schematische Darstellung einer Pixelelektrode in einem Arraysubstrat, das mit der weiteren Ausführungsform der vorliegenden Erfindung bereitgestellt wird,
  • 5 ist eine schematische Darstellung einer Berührungsanzeigetafel, die mit einer weiteren Ausführungsform der vorliegenden Erfindung bereitgestellt wird, und
  • 6 ist ein Flussdiagramm eines Verfahrens zur Herstellung eines Arraysubstrats, das mit einer weiteren Ausführungsform der vorliegenden Erfindung bereitgestellt wird.
  • Ausführliche Beschreibung der Ausführungsformen
  • Die vorliegende Offenbarung wird nachfolgend in Kombination mit den beigefügten Zeichnungen und Ausführungsformen ausführlicher beschrieben. Es ist zu verstehen, dass die hier beschriebenen besonderen Ausführungsformen lediglich dazu dienen, die vorliegende Offenbarung zu veranschaulichen und nicht diese zu beschränken. Es sei auch angemerkt, dass zur Vereinfachung der Beschreibung die Zeichnungen lediglich einige Teile und nicht alle mit der vorliegenden Offenbarung zusammenhängenden Strukturen veranschaulichen.
  • 2 ist ein schematischer Querschnitt eines Arraysubstrats, das mit einer Ausführungsform der vorliegenden Erfindung bereitgestellt wird. Wie in 2 gezeigt, weist das durch die vorliegende Offenbarung bereitgestellte Arraysubstrat Folgendes auf:
    eine Basis 201, mehrere Dünnschichttransistoren 22, die in Form einer Matrix angeordnet sind, wobei jeder eine Gate-Elektrode 202, eine Source-Elektrode 203 und eine Drain-Elektrode 204 aufweist, eine erste Isolierschicht 205, die auf dem Dünnschichttransistor 22 liegt, eine berührungsempfindliche Verdrahtungsschicht, die auf der ersten Isolierschicht 205 liegt und mehrere berührungsempfindliche Verdrahtungen 206 aufweist, und eine Planarisierungsschicht 207, die die berührungsempfindliche Verdrahtungsschicht bedeckt.
  • Bei der technischen Lösung der vorliegenden Ausführungsform sind die berührungsempfindlichen Verdrahtungen 206 unter der Planarisierungsschicht 207 ausgebildet, wodurch der Lichtaustritt an beiden Seiten der berührungsempfindlichen Verdrahtung nach dem Polierprozess aufgrund der unebenen Oberfläche einer auf den berührungsempfindlichen Verdrahtungen 206 angeordneten Filmschicht verhindert wird.
  • Bei der obigen Ausführungsform wird die Hierarchiebeziehung weiterer Strukturen nicht beschränkt. Eine übliche Implementierung wird nachfolgend bereitgestellt, wie in 2 gezeigt, wobei das Arraysubstrat ferner Folgendes aufweist: eine gemeinsame Elektrodenschicht, die auf der Planarisierungsschicht liegt und mehrere gemeinsame Elektroden 208 aufweist, wobei jede mit einer oder mit mehreren berührungsempfindlichen Verdrahtungen 206 verbunden ist und auch als Berührungserfassungselektrode betrieben werden kann, eine zweite Isolierschicht 209, die auf der gemeinsamen Elektrodenschicht liegt, und eine Pixelelektrodenschicht, die auf der zweiten Isolierschicht 209 liegt und mehrere Pixelelektroden 210 aufweist.
  • Die gemeinsame Elektrode 208, die als Berührungserfassungselektrode betrieben werden kann, kann auf verschiedene Arten und Weisen mit der berührungsempfindlichen Verdrahtung 206 verbunden sein. Bei einer Implementierung weist die Planarisierungsschicht 207 ein erstes Kontaktloch 211 auf, durch das die gemeinsame Elektrode 208 direkt mit der berührungsempfindlichen Verdrahtung 206 verbunden ist, wie in 2 gezeigt.
  • Das Arraysubstrat weist ferner Folgendes auf: mehrere Abtastleitungen, die sich in einer ersten Richtung erstrecken und auf der gleichen Schicht liegen wird die Gate-Elektrode 202 des Dünnschichttransistors, und mehrere Datenleitungen, die sich in einer zweiten Richtung erstrecken, die die erste Richtung kreuzt, und auf der gleichen Schicht liegen wie die Source-Elektrode 203 und die Drain-Elektrode 204 des Dünnschichttransistors, wobei die Erstreckungsrichtung der berührungsempfindlichen Verdrahtungen 206 derjenigen der Datenleitungen entspricht.
  • Das Arraysubstrat der vorliegenden Ausführungsform kann mit dem nachfolgenden Verfahren hergestellt werden, das die folgenden Schritte umfasst:
    • A. Ausbilden eines Musters aus einer polykristallinen Siliziumschicht (Poly-Si-Schicht) 212 auf der Basis 201 unter Anwendung eines Strukturierungsprozesses, wobei die polykristalline Siliziumschicht 212 eine aktive Schicht ist und aus amorphem Silizium oder aus polykristallinem Niedertemperatur-Silizium besteht,
    • B. Ausbilden einer Gateisolierschicht 213 auf der Basis 201, die mit dem ausgebildeten Muster versehen ist,
    • C. Ausbilden einer ersten Metallschicht auf der Gateisolierschicht 213 und Ausbilden der Gate-Elektrode 202 des Dünnschichttransistors 22 und der Abtastleitungen durch Ätzen der ersten Metallschicht unter Anwendung eines Strukturierungsprozesses,
    • D. Ausbilden einer aus Siliziumnitrid, Siliziumoxid oder dergleichen bestehenden zwischengelegten Isolierschicht 214 auf der Gate-Elektrode 202,
    • E. Ausbilden einer zweiten Metallschicht auf der zwischengelegten Isolierschicht 214 und Ausbilden der Source-Elektrode 203 und der Drain-Elektrode 204 des Dünnschichttransistors und der Datenleitungen durch Ätzen der zweiten Metallschicht unter Anwendung eines Strukturierungsprozesses,
    • F. Ausbilden der ersten Isolierschicht 205, die aus Siliziumoxid oder aus Siliziumnitrid bestehen kann, auf der Source-Elektrode 203, der Drain-Elektrode 204 und den Datenleitungen,
    • G. Ausbilden der berührungsempfindlichen Verdrahtungsschicht auf der ersten Isolierschicht 205 und Ätzen der berührungsempfindlichen Verdrahtungsschicht zum Ausbilden der mehreren berührungsempfindlichen Verdrahtungen 206 durch einen Strukturierungsprozess,
    • H. Ausbilden der Planarisierungsschicht 207 auf den berührungsempfindlichen Verdrahtungen 206, d.h. Erstarrenlassen eines flüssigen organischen Films über den berührungsempfindlichen Verdrahtungen 206, um eine flache Schicht auf den berührungsempfindlichen Verdrahtungen 206 auszubilden. Die Dicke der ausgebildeten Planarisierungsschicht 207 beträgt im Allgemeinen zwischen 0,5 µm und 6 µm und vorzugsweise 2,2 µm. Die Planarisierungsschicht 207 ist auch elektrisch isolierend, entspricht jedoch nicht der Isolierschicht aus dem Stand der Technik. Die Planarisierungsschicht 207 und die Isolierschicht unterscheiden sich insbesondere im Wesentlichen hinsichtlich des Materials. Die Planarisierungsschicht 207 besteht zum Beispiel aus einem organischen Film, während die Isolierschicht aus Siliziumnitrid oder Siliziumoxid besteht. Darüber hinaus unterscheidet sich der Prozess zur Herstellung der Planarisierungsschicht 207 wesentlich von der Herstellung der Isolierschicht, da die Planarisierungsschicht 207 im Allgemeinen durch das Erstarren des flüssigen organischen Films auf der Zielfilmschicht, die zu bedecken ist, gebildet wird, wobei dann das gewünschte Muster durch einen Fotoätzprozess in der Planarisierungsschicht 207 ausgebildet wird, während die Isolierschicht üblicherweise durch chemische Abscheidung aus der Gasphase (CVD) abgeschieden wird und das endgültige Muster durch eine Kombination aus dem Fotoätzprozess und einem Ätzprozess in der Isolierschicht ausgebildet wird,
    • I. Ausbilden des ersten Kontaktlochs 211 durch Ätzen in der Planarisierungsschicht 207 an einer Stelle, die der berührungsempfindlichen Verdrahtung 206 entspricht,
    • J. weiteres Ausbilden der gemeinsamen Elektrodenschicht auf der Planarisierungsschicht 207 beispielsweise mit Indium-Zinn-Oxid (ITO) und Ätzen der gemeinsamen Elektrodenschicht zum Ausbilden eines Musters der mehreren gemeinsamen Elektroden durch den Strukturierungsprozess. Die gemeinsame Elektrodenschicht, die auf der Planarisierungsschicht 207 liegt, weist mehrere gemeinsame Elektroden 208 auf, wobei jede mit einer oder mit mehreren der berührungsempfindlichen Verdrahtungen 206 verbunden ist und als Berührungserfassungselektrode betrieben werden kann. Jede der gemeinsamen Elektroden 208 kann insbesondere über das erste Kontaktloch 211 direkt mit der berührungsempfindlichen Verdrahtung 206 verbunden sein,
    • K. Ausbilden der aus Siliziumoxid oder Siliziumnitrid bestehenden zweiten Isolierschicht 209 auf der gemeinsamen Elektrodenschicht,
    • L. Ätzen der zweiten Isolierschicht 209, der Planarisierungsschicht 207 und der ersten Isolierschicht 205 an einer Stelle, die der Drain-Elektrode 204 entspricht, um ein Kontaktloch zu bilden, und
    • M. Ausbilden der Pixelelektrodenschicht auf der zweiten Isolierschicht 209 und Ausbilden des Musters der Pixelelektrode 210 durch Ätzen der Pixelelektrodenschicht unter Anwendung eines Strukturierungsprozesses, wobei die Pixelelektrode 210 über das Kontaktloch mit der Drain-Elektrode 204 verbunden ist. Hier ist die Pixelelektrodenschicht eine transparente Elektrodenschicht und kann aus dem gleichen Material bestehen wie die gemeinsame Elektrodenschicht, z.B. aus ITO. Die Pixelelektrode 210 weist mindestens zwei bandförmige Elektroden auf, deren Erstreckungsrichtung derjenigen der berührungsempfindlichen Verdrahtungen 206 entspricht.
  • Bei der vorliegenden Ausführungsform bedeckt die Planarisierungsschicht die berührungsempfindliche Verdrahtungsschicht, was die Flachheit über den berührungsempfindlichen Verdrahtungen verbessert, wodurch der Lichtaustritt an beiden Seiten der berührungsempfindlichen Verdrahtung nach dem Polieren verhindert.
  • 3 ist ein schematischer Querschnitt eines Arraysubstrats, das mit einer weiteren Ausführungsform der vorliegenden Erfindung bereitgestellt wird. Der Unterschied zwischen der vorliegenden Ausführungsform und der vorhergehenden Ausführungsform, die in Kombination mit 2 beschrieben wurde, besteht darin, dass bei der vorliegenden Ausführungsform die Planarisierungsschicht 207 ein erstes Kontaktloch 215 aufweist, über das die gemeinsame Elektrode 208 mit der berührungsempfindlichen Verdrahtung 206 verbunden ist. Die zweite Isolierschicht 209 weist insbesondere ein zweites Kontaktloch 216 auf, das auf das erste Kontaktloch 215 ausgerichtet ist, sowie ein drittes Kontaktloch 217, so dass die gemeinsame Elektrode 208 über das erste Kontaktloch 215, das zweite Kontaktloch 216 und das dritte Kontaktloch 217 mit der berührungsempfindlichen Verdrahtung 206 verbunden ist.
  • Bei dem tatsächlichen Herstellungsprozess kann der oben beschriebene Schritt I ausgelassen werden, wobei in diesem Fall das dritte Kontaktloch 217, das erste Kontaktloch 215 und das zweite Kontaktloch 216 in Schritt L gleichzeitig durch Ätzen ausgebildet werden.
  • Wenn die Pixelelektrode ist Schritt M ausgebildet wird, wird dabei eine Brückenstruktur durch Ätzen gebildet, um die gemeinsame Elektrode 208 über das erste Kontaktloch 215, das zweite Kontaktloch 216 und das dritte Kontaktloch 217 mit der berührungsempfindlichen Verdrahtung 206 zu verbinden.
  • Bei der vorliegenden Offenbarung bedeckt die Planarisierungsschicht die berührungsempfindliche Verdrahtungsschicht, was die Flachheit über den berührungsempfindlichen Verdrahtungen verbessert, wodurch der Lichtaustritt nach dem Polieren verhindert wird. Darüber hinaus kann bei dieser Ausführungsform ein Schritt zum Ausbilden des Kontaktlochs ausgelassen werden.
  • 4A ist ein schematischer Querschnitt eines Arraysubstrats, das mit einer weiteren Ausführungsform der vorliegenden Erfindung bereitgestellt wird. Die vorliegende Ausführungsform basiert auf der vorhergehenden Ausführungsform, die in Kombination mit 2 beschrieben wurde, unterscheidet sich jedoch von dieser dadurch, dass die Planarisierungsschicht 207 erste Schlitze (d.h. Öffnungen) 218 aufweist, die sich jeweils in der ersten Richtung von einer Drain-Elektrode 204 eines Dünnschichttransistors zu einer Drain-Elektrode 204 des benachbarten Dünnschichttransistors erstrecken, wie in 4B gezeigt ist.
  • Der erste Schlitz 218 dringt durch die Planarisierungsschicht 207 und die erste Isolierschicht 205. Die gemeinsame Elektrodenschicht erstreckt sich in der zweiten Richtung in den ersten Schlitz 218, um sich mit der berührungsempfindlichen Verdrahtung 206 zu verbinden. Innerhalb des ersten Schlitzes 218 ist nur die berührungsempfindliche Verdrahtung 206 mit der gemeinsamen Elektrodenschicht bedeckt.
  • Wie in 4B gezeigt, bilden bei einem konkreten Herstellungsprozess zwei benachbarte Dünnschichttransistoren 22 eine Dünnschichttransistorgruppe. Es können zwei Drain-Elektroden der Dünnschichttransistorgruppe in der zweiten Richtung aufeinander ausgerichtet sein, wobei in diesem Fall die Planarisierungsschicht 207 und die erste Isolierschicht 205 an Stellen geätzt werden, die über den beiden Drain-Elektroden 204 der Dünnschichttransistorgruppe liegen und diesen entsprechen, wodurch der erste Schlitz 218 gebildet wird, wie in 4B durch eine gestricheltes Gehäuse gezeigt ist. Wie in 4C gezeigt, sind alternativ die beiden Drain-Elektroden der Dünnschichttransistorgruppe nicht in der zweiten Richtung aufeinander ausgerichtet, wobei in diesem Fall die Planarisierungsschicht 207 und die erste Isolierschicht 205 an Stellen geätzt werden, die über den beiden Drain-Elektroden 204 der Dünnschichttransistorgruppe liegen und diesen entsprechen und der erste Schlitz 218 gebildet wird, wie in 4C durch ein gestricheltes Gehäuse gezeigt ist. Der erste Schlitz 218 legt gleichzeitig die beiden Drain-Elektroden 204 und die berührungsempfindliche Verdrahtung 206 frei. Die gemeinsame Elektrodenschicht wird auf der Planarisierungsschicht 207 ausgebildet und erstreckt sich in der zweiten Richtung in den ersten Schlitz 218, um sich elektrisch mit der freigelegten berührungsempfindlichen Verdrahtung 206 zu verbinden. Innerhalb des ersten Schlitzes 218 wird die gemeinsame Elektrode 208 lediglich durch Ätzen unter Anwendung des Strukturierungsprozesses auf der freigelegten berührungsempfindlichen Verdrahtung 206 ausgebildet. Die zweite Isolierschicht 209 wird ferner auf der gemeinsamen Elektrode 208 ausgebildet und bedeckt den Boden des ersten Schlitzes 218. Vierte Kontaktlöcher 219, die durch die zweite Isolierschicht 209 dringen, werden durch Ätzen der zweiten Isolierschicht 209 ausgebildet und liegen direkt über den Drain-Elektroden 204 innerhalb des Bereichs des erstes Schlitzes 218. Die Pixelelektrodenschicht wird auf der zweiten Isolierschicht 209 ausgebildet und erstreckt sich in der ersten Richtung in das vierte Kontaktloch 219, um mit der Drain-Elektrode 204 verbunden zu werden, wodurch die elektrische Verbindung zwischen der Pixelelektrode 210 und der Drain-Elektrode 204 erhalten wird.
  • Bei der vorliegenden Ausführungsform bedeckt die Planarisierungsschicht die berührungsempfindliche Verdrahtungsschicht, was die Flachheit über der berührungsempfindliche Verdrahtung verbessert, wodurch der Lichtaustritt an beiden Seiten der berührungsempfindlichen Verdrahtung nach dem Polieren verhindert wird.
  • Die mit den verschiedenen Ausführungsformen der vorliegenden Offenbarung bereitgestellten Arraysubstrate eignen sich vorzugsweise für Flüssigkristallanzeigetafeln mit hoher Auflösung. Wie in 4D gezeigt, weist jede Pixelelektrode 210 mindestens zwei bandförmige Elektroden 220 auf, die sich in der zweiten Richtung erstrecken.
  • Es sei angemerkt, dass die obigen beigefügten Zeichnungen lediglich beispielhaft sind und die Form und Erstreckungsrichtung der Abtastleitungen und Datenleitungen bei der vorliegenden Erfindung nicht speziell beschränkt sind. Die Abtastleitungen und die Datenleitungen können z.B. die Form einer geraden Linie, einer polygonalen Linie oder dergleichen haben. Die Anordnung des Dünnschichttransistors 22 und dessen Drain-Elektrode 204 wird nicht spezifisch begrenzt. Die Drain-Elektroden 204 der Dünnschichttransistoren 22 können beispielsweise aufeinander ausgerichtet sein oder nicht, solange sich der erste Schlitz 218 von der Drain-Elektrode 204 des Dünnschichttransistors 22 zur Drain-Elektrode 204 des benachbarten Dünnschichttransistors 22 erstreckt.
  • Wie in 5 gezeigt, wird bei einer Ausführungsform der vorliegenden Offenbarung ferner eine Anzeige mit Berührungstafel bereitgestellt. Zusätzlich zu dem in den obigen Ausführungsformen beschriebenen Arraysubstrat 31 weist die Anzeige mit Berührungstafel ferner ein Farbfiltersubstrat 32 auf, das gegenüber dem Arraysubstrat 31 liegt, und eine Flüssigkristallschicht 33 ist zwischen dem Arraysubstrat 31 und dem Farbfiltersubstrat 32 angeordnet.
  • 6 ist ein Flussdiagramm eines Verfahrens zur Herstellung eines Arraysubstrats, das von einer weiteren Ausführungsform der vorliegenden Erfindung bereitgestellt wird, wobei das Verfahren die nachfolgenden Schritte umfasst:
    • S1. Ausbilden einer ersten Metallschicht auf einer Basis und Ausbilden von Strukturen der Gate-Elektroden und von Abtastleitungen in der ersten Metallschicht durch den Strukturierungsprozess, wobei sich die Abtastleitungen in einer ersten Richtung erstrecken,
    • S2. Ausbilden einer dritten Isolierschicht, d.h. einer Gate-Isolierschicht auf der ersten Metallschicht,
    • S3. Ausbilden einer zweiten Metallschicht auf der dritten Isolierschicht und Ausbilden von Strukturen von Source-Elektroden, von Drain-Elektroden und von Datenleitungen in der zweiten Metallschicht durch den Strukturierungsprozess, wobei sich die Datenleitungen in einer zweiten Richtung erstrecken, die die erste Richtung kreuzt,
    • S4. Ausbilden einer ersten Isolierschicht auf der zweiten Metallschicht,
    • S5. Ausbilden einer berührungsempfindlichen Verdrahtungsschicht auf der ersten Isolierschicht, wobei die berührungsempfindliche Verdrahtungsschicht mehrere berührungsempfindliche Verdrahtungen aufweist, die sich in der zweiten Richtung erstrecken, und
    • S6. Ausbilden einer Planarisierungsschicht auf der berührungsempfindlichen Verdrahtungsschicht.
  • Das mit diesem Verfahren ausgebildete Arraysubstrat ist in den Zeichnungen der vorhergehenden Ausführungsformen gezeigt.
  • Bei einer Implementierung umfasst das Verfahren nach dem Ausbilden der Planarisierungsschicht auf der berührungsempfindlichen Verdrahtungsschicht Folgendes:
    • S7. Ausbilden eines ersten Schlitzes in der Planarisierungsschicht, wobei sich der erste Schlitz in der ersten Richtung von der Drain-Elektrode zu der benachbarten Drain-Elektrode erstreckt und durch die Planarisierungsschicht und die erste Isolierschicht dringt,
    • S8. Ausbilden einer gemeinsamen Elektrodenschicht auf der Planarisierungsschicht und Ausbilden von mehreren gemeinsamen Elektroden durch den Strukturierungsprozess, wobei sich die gemeinsame Elektrodenschicht in der zweiten Richtung in den ersten Schlitz erstreckt, um mit der berührungsempfindlichen Verdrahtung verbunden zu werden, und die gemeinsame Elektrodenschicht innerhalb des ersten Schlitzes nur die berührungsempfindliche Verdrahtung bedeckt,
    • S9. Ausbilden einer zweiten Isolierschicht auf der gemeinsamen Elektrodenschicht, wobei die zweite Isolierschicht auch den Boden des ersten Schlitzes bedeckt,
    • S10. Ausbilden eines vierten Kontaktlochs in der zweiten Isolierschicht, wobei das vierte Kontaktloch innerhalb des Bereichs des ersten Schlitzes direkt über der Drain-Elektrode liegt und durch die zweite Isolierschicht dringt, und
    • S11. Ausbilden einer Pixelelektrodenschicht auf der zweiten Isolierschicht, wobei sich die Pixelelektrodenschicht in der ersten Richtung in das vierte Kontaktloch erstreckt, um mit der Drain-Elektrode verbunden zu werden.
  • Bei der vorliegenden Ausführungsform bedeckt die Planarisierungsschicht die berührungsempfindliche Verdrahtungsschicht, was die Flachheit über der berührungsempfindliche Verdrahtung verbessert, wodurch der Lichtaustritt an beiden Seiten der berührungsempfindlichen Verdrahtung nach dem Polieren verhindert wird.
  • Es sei angemerkt, dass die obige Beschreibung lediglich eine bevorzugte Ausführungsform der Offenbarung und der angewandten technischen Prinzipien ist. Der Fachmann wird erkennen, dass die vorliegende Offenbarung nicht auf die hier beschriebenen besonderen Ausführungsformen begrenzt ist. Die verschiedenen offensichtlichen Änderungen, Anpassungen und Auswechslungen können von dem üblichen Fachmann vorgenommen werden, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die vorliegende Offenbarung wurde somit mit den obigen Ausführungsformen ausführlich beschrieben, doch die vorliegende Offenbarung ist nicht auf die obigen Ausführungsformen beschränkt und umfasst auch noch weitere gleichwertige Ausführungsformen, ohne von dem Konzept der Offenbarung abzuweichen. Der Umfang der vorliegenden Offenbarung wird durch den Umfang der beigefügten Ansprüche bestimmt.

Claims (19)

  1. Arraysubstrat, das Folgendes aufweist: eine Basis (201), mehrere Dünnschichttransistoren (22), die in Form einer Matrix angeordnet sind und von denen jeder eine Gate-Elektrode (202), eine Source-Elektrode (203) und eine Drain-Elektrode (204) aufweist, eine erste Isolierschicht (205), die auf dem Dünnschichttransistor (22) liegt, eine berührungsempfindliche Verdrahtungsschicht, die auf der ersten Isolierschicht (205) liegt und mehrere berührungsempfindlichen Verdrahtungen (206) aufweist, und eine Planarisierungsschicht (207), die die berührungsempfindliche Verdrahtungsschicht bedeckt.
  2. Arraysubstrat nach Anspruch 1, das ferner Folgendes aufweist: eine gemeinsame Elektrodenschicht, die auf der Planarisierungsschicht liegt und mehrere gemeinsamen Elektrode (208) aufweist, von denen jede mit einer oder mehreren berührungsempfindliche Verdrahtungen (206) verbunden ist und als Berührungserfassungselektrode betrieben werden kann, eine zweite Isolierschicht (209), die auf der gemeinsamen Elektrodenschicht liegt, und eine Pixelelektrodenschicht, die auf der zweiten Isolierschicht (209) liegt und mehrere Pixelelektroden (210) aufweist.
  3. Arraysubstrat nach Anspruch 2, wobei die Planarisierungsschicht (207) ein erstes Kontaktloch (211) aufweist, durch das die gemeinsame Elektrode (208) mit der berührungsempfindlichen Verdrahtung (206) verbunden ist.
  4. Arraysubstrat nach Anspruch 2, wobei die Planarisierungsschicht (207) ein erstes Kontaktloch (211) aufweist, durch das die gemeinsame Elektrode (208) direkt mit der berührungsempfindlichen Verdrahtung (206) verbunden ist.
  5. Arraysubstrat nach Anspruch 3, wobei die zweite Isolierschicht (209) ein auf das erste Kontaktloch (215) ausgerichtetes zweites Kontaktloch (216) und ein drittes Kontaktloch (217) aufweist und die gemeinsame Elektrode (208) über das erste Kontaktloch (215), das zweite Kontaktloch (216) und das dritte Kontaktloch (217) mit der berührungsempfindlichen Verdrahtung (206) verbunden ist.
  6. Arraysubstrat nach Anspruch 2, das ferner Folgenden aufweist: mehrere Abtastleitungen, die sich in einer ersten Richtung erstrecken und auf der gleichen Schicht liegen wie die Gate-Elektrode (202) des Dünnschichttransistors (22), und mehrere Datenleitungen, die auf der gleichen Schicht liegen wie die Source-Elektrode (203) und die Drain-Elektrode (204) des Dünnschichttransistors (22) und sich in einer zweiten Richtung erstrecken, die die erste Richtung kreuzt, wobei eine Erstreckungsrichtung der berührungsempfindlichen Verdrahtungen (206) derjenigen der Datenleitungen entspricht.
  7. Arraysubstrat nach Anspruch 6, wobei die Planarisierungsschicht (207) einen ersten Schlitz (218) aufweist, der sich in der ersten Richtung von der Drain-Elektrode (204) eines Dünnschichttransistors (22) zu einer Drain-Elektrode (204) eines benachbarten Dünnschichttransistors (22) erstreckt.
  8. Arraysubstrat nach Anspruch 7, wobei der erste Schlitz (218) durch die Planarisierungsschicht (207) und die erste Isolierschicht (205) dringt, sich die gemeinsame Elektrodenschicht in der zweiten Richtung in den ersten Schlitz (218) erstreckt, um sich mit der berührungsempfindlichen Verdrahtung (206) zu verbinden, in dem ersten Schlitz (218) nur die berührungsempfindliche Verdrahtung (206) von der gemeinsamen Elektrodenschicht bedeckt ist.
  9. Arraysubstrat nach Anspruch 8, wobei die zweite Isolierschicht (209) einen Boden des ersten Schlitzes (218) bedeckt, die zweite Isolierschicht (209) ferner ein viertes Kontaktloch (219) aufweist, das durch die zweite Isolierschicht (209) dringt und innerhalb eines Bereichs des ersten Schlitzes (218) direkt über der Drain-Elektrode (204) liegt, sich die Pixelelektrodenschicht in das vierte Kontaktloch (219) erstreckt, um sich in der ersten Richtung mit der Drain-Elektrode (204) zu verbinden.
  10. Arraysubstrat nach Anspruch 9, wobei jede der Pixelelektroden (210) mindestens zwei bandförmige Elektroden (220) aufweist, die sich in der zweiten Richtung erstrecken.
  11. Arraysubstrat nach Anspruch 7, wobei zwei benachbarte Dünnschichttransistoren (22) eine Dünnschichttransistorgruppe bilden und zwei Drain-Elektroden (204) in der Dünnschichttransistorgruppe dem gleichen ersten Schlitz (218) entsprechen.
  12. Arraysubtrat nach Anspruch 1, wobei die Planarisierungsschicht (207) durch einen organischen Film gebildet ist.
  13. Arraysubstrat nach Anspruch 1, wobei eine Dicke der Planarisierungsschicht (207) zwischen 0,5 µm und 6 µm beträgt.
  14. Arraysubstrat nach Anspruch 1, wobei die erste Isolierschicht (205) aus Siliziumoxid oder Siliziumnitrid besteht.
  15. Arraysubstrat nach Anspruch 1, wobei die zweite Isolierschicht (209) aus Siliziumoxid oder Siliziumnitrid besteht.
  16. Arraysubstrat nach Anspruch 1, wobei der Dünnschichttransistor (22) ferner eine aktive Schicht aus amorphem Silizium oder aus polykristallinem Niedertemperatur-Silizium aufweist.
  17. Anzeige mit Berührungstafel mit dem Arraysubstrat nach Anspruch 1, wobei die Anzeige mit Berührungstafel ferner ein Farbfiltersubstrat (32), das gegenüber dem Arraysubstrat (31) angeordnet ist, und eine Flüssigkristallschicht (33) aufweist, die zwischen dem Arraysubtrat (31) und dem Farbfiltersubstrat (32) angeordnet ist.
  18. Verfahren zur Herstellung des Arraysubstrats, das Folgendes umfasst: Ausbilden einer ersten Metallschicht auf einer Basis (201) und Ausbilden von Strukturen von Gate-Elektroden (202) und Abtastleitungen auf der ersten Metallschicht durch einen Strukturierungsprozess, wobei sich die Abtastleitungen in einer ersten Richtung erstrecken, Ausbilden einer dritten Isolierschicht auf der ersten Metallschicht, Ausbilden einer zweiten Metallschicht auf der dritten Isolierschicht und Ausbilden von Strukturen von Source-Elektroden (203), Drain-Elektroden (204) und Datenleitungen auf der zweiten Metallschicht durch den Strukturierungsprozess, wobei sich die Datenleitungen in einer zweiten Richtung, die die erste Richtung kreuzt, erstrecken, Ausbilden einer ersten Isolierschicht (205) auf der zweiten Metallschicht, Ausbilden einer berührungsempfindlichen Verdrahtungsschicht auf der ersten Isolierschicht (205), wobei die berührungsempfindliche Verdrahtungsschicht mehrere berührungsempfindliche Verdrahtungen (206) aufweist, die sich in der zweiten Richtung erstrecken, und Ausbilden einer Planarisierungsschicht (207) auf der berührungsempfindlichen Verdrahtungsschicht.
  19. Verfahren zur Herstellung des Arraysubstrats nach Anspruch 18, das nach dem Ausbilden der Planarisierungsschicht (207) auf der berührungsempfindlichen Verdrahtungsschicht ferner Folgendes aufweist: Ausbilden eines ersten Schlitzes (218) auf der Planarisierungsschicht (207), wobei sich der erste Schlitz (218) in der ersten Richtung von einer Drain-Elektrode (204) zu einer benachbarten Drain-Elektrode (204) erstreckt und durch die Planarisierungsschicht (207) und die erste Isolierschicht (205) dringt, Ausbilden einer gemeinsamen Elektrodenschicht auf der Planarisierungsschicht (207) und Ausbilden von mehreren gemeinsamen Elektroden (208) in der gemeinsamen Elektrodenschicht durch den Strukturierungsprozess, wobei sich die gemeinsame Elektrodenschicht in der zweiten Richtung in den ersten Schlitz (218) erstreckt, um sich mit der berührungsempfindlichen Verdrahtung (206) zu verbinden, wobei innerhalb des ersten Schlitzes (218) lediglich die berührungsempfindliche Verdrahtung (206) mit der gemeinsamen Elektrodenschicht bedeckt ist, Ausbilden einer zweiten Isolierschicht (209) auf der gemeinsamen Elektrodenschicht, wobei die zweite Isolierschicht (209) einen Boden des ersten Schlitzes (218) bedeckt, Ausbilden eines viertes Kontaktlochs (219) in der zweiten Isolierschicht (209), wobei das vierte Kontaktloch (219) innerhalb eines Bereichs des ersten Schlitzes (218) direkt über der Drain-Elektrode (204) liegt und durch die zweite Isolierschicht (209) dringt, und Ausbilden einer Pixelelektrodenschicht auf der zweiten Isolierschicht (209), wobei sich die Pixelelektrodenschicht in der ersten Richtung in das vierte Kontaktloch (219) erstreckt, um sich mit der Drain-Elektrode (204) zu verbinden.
DE102015113639.2A 2015-05-08 2015-08-18 Arraysubstrat und Verfahren zu dessen Herstellung sowie Berühungsanzeigetafel Pending DE102015113639A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510232368.5 2015-05-08
CN201510232368.5A CN104777692B (zh) 2015-05-08 2015-05-08 阵列基板及制作方法、触控显示面板

Publications (1)

Publication Number Publication Date
DE102015113639A1 true DE102015113639A1 (de) 2016-11-10

Family

ID=53619245

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015113639.2A Pending DE102015113639A1 (de) 2015-05-08 2015-08-18 Arraysubstrat und Verfahren zu dessen Herstellung sowie Berühungsanzeigetafel

Country Status (3)

Country Link
US (1) US9811191B2 (de)
CN (1) CN104777692B (de)
DE (1) DE102015113639A1 (de)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9753590B2 (en) * 2014-06-13 2017-09-05 Lg Display Co., Ltd. Display device integrated with touch screen panel and method of fabricating the same
KR102363840B1 (ko) * 2015-07-28 2022-02-16 엘지디스플레이 주식회사 터치 표시 장치의 박막트랜지스터를 포함하는 기판
CN204964955U (zh) * 2015-07-28 2016-01-13 合肥鑫晟光电科技有限公司 电连接结构、阵列基板和显示装置
CN105183259B (zh) 2015-09-30 2018-11-02 上海天马微电子有限公司 一种触控面板以及触控电子设备
KR102392683B1 (ko) * 2015-11-30 2022-05-02 엘지디스플레이 주식회사 터치스크린 내장형 표시장치
CN105552106B (zh) * 2016-01-29 2018-07-06 上海天马微电子有限公司 Oled面板以及触控检测方法
KR102461634B1 (ko) * 2016-05-26 2022-10-31 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 액정 표시 장치 및 그 제조방법
KR102615232B1 (ko) * 2016-09-30 2023-12-15 엘지디스플레이 주식회사 인셀 터치형 액정표시장치 및 그 제조방법
CN106354339A (zh) * 2016-10-31 2017-01-25 京东方科技集团股份有限公司 Oled触控显示基板、显示面板、显示装置及控制方法
JP6827332B2 (ja) * 2017-02-01 2021-02-10 株式会社ジャパンディスプレイ 表示装置
CN106971980A (zh) * 2017-03-30 2017-07-21 武汉华星光电技术有限公司 一种阵列基板的制作方法及阵列基板
CN107275341B (zh) * 2017-06-09 2019-05-17 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法
CN107144999B (zh) * 2017-06-30 2019-12-17 武汉华星光电技术有限公司 内嵌式触摸屏
CN107682001B (zh) * 2017-09-19 2020-01-10 武汉华星光电技术有限公司 一种触摸屏开关、触摸屏及触摸屏开关的制作方法
KR102367826B1 (ko) * 2017-10-20 2022-02-24 엘지디스플레이 주식회사 터치 스크린 일체형 표시 장치와 그의 제조방법
CN108062915B (zh) * 2018-01-11 2019-10-22 京东方科技集团股份有限公司 阵列基板及其制造方法、触控显示面板、触控显示装置
US11355082B2 (en) * 2018-02-01 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP6980549B2 (ja) 2018-02-07 2021-12-15 株式会社ジャパンディスプレイ 表示装置
CN108538861B (zh) * 2018-05-04 2021-03-16 武汉华星光电技术有限公司 阵列基板及其制造方法、显示面板
CN108550581A (zh) 2018-05-04 2018-09-18 武汉华星光电技术有限公司 一种低温多晶硅阵列基板及其制备方法
CN108732837B (zh) * 2018-05-29 2019-10-18 武汉华星光电技术有限公司 Tft阵列基板及液晶显示面板
US20200057519A1 (en) * 2018-08-15 2020-02-20 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate
CN111273800B (zh) * 2018-12-04 2023-09-15 瀚宇彩晶股份有限公司 触控显示装置和其制作方法
CN109768054B (zh) 2019-02-25 2020-11-10 云谷（固安）科技有限公司 阵列基板及显示屏
CN109739391B (zh) * 2019-02-28 2022-03-01 昆山龙腾光电股份有限公司 触控阵列基板、制作方法及液晶显示装置
CN110134278A (zh) * 2019-05-13 2019-08-16 京东方科技集团股份有限公司 触控显示面板及其制造方法、触控显示装置
US11036322B2 (en) * 2019-06-24 2021-06-15 Wuhan China Star Optoelectronics Technology Co., Ltd Array substrate and method of manufacturing same
CN110752220B (zh) * 2019-10-30 2022-05-17 京东方科技集团股份有限公司 一种显示基板及其制备方法和显示面板
CN111045238B (zh) * 2019-12-16 2022-07-29 武汉华星光电技术有限公司 液晶触控显示面板
CN111403421A (zh) * 2020-03-23 2020-07-10 京东方科技集团股份有限公司 阵列基板、显示装置及阵列基板的制作方法
CN111613616A (zh) * 2020-06-02 2020-09-01 云谷（固安）科技有限公司 显示面板及显示装置
CN111596485A (zh) * 2020-06-08 2020-08-28 武汉华星光电技术有限公司 一种彩膜基板、显示面板、显示装置
CN111665670B (zh) * 2020-06-29 2022-05-31 武汉华星光电技术有限公司 阵列基板和显示面板
CN112711157B (zh) * 2021-01-05 2023-11-28 武汉华星光电技术有限公司 一种阵列基板、阵列基板制程方法及显示面板
CN114356151A (zh) * 2021-12-28 2022-04-15 厦门天马微电子有限公司 显示面板及显示装置
CN115145424A (zh) * 2022-06-28 2022-10-04 上海天马微电子有限公司 感测单元与感测装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080252802A1 (en) * 2007-04-12 2008-10-16 Wintek Corporation Liquid crystal display and active matrix substrate thereof
US20100194697A1 (en) * 2009-02-02 2010-08-05 Steven Porter Hotelling Integrated Touch Screen
US20140347589A1 (en) * 2013-05-24 2014-11-27 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing the same
CN104599651A (zh) * 2014-01-08 2015-05-06 苹果公司 具有降低的金属布线电阻的显示电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646903B1 (ko) * 1997-04-11 2006-11-17 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
KR101298234B1 (ko) * 2010-03-19 2013-08-22 엘지디스플레이 주식회사 터치인식 횡전계형 액정표시장치 및 이의 제조 방법
KR101307962B1 (ko) * 2010-03-19 2013-09-12 엘지디스플레이 주식회사 터치인식 횡전계형 액정표시장치 및 이의 제조 방법
US8804056B2 (en) * 2010-12-22 2014-08-12 Apple Inc. Integrated touch screens
KR101520423B1 (ko) * 2011-04-21 2015-05-14 엘지디스플레이 주식회사 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
US9720295B2 (en) * 2011-09-27 2017-08-01 Lg Display Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101524449B1 (ko) * 2011-12-22 2015-06-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN104460080A (zh) * 2014-12-04 2015-03-25 深圳市华星光电技术有限公司 触控显示装置
CN104503172A (zh) * 2014-12-19 2015-04-08 深圳市华星光电技术有限公司 阵列基板及显示装置
CN104698709A (zh) 2015-04-01 2015-06-10 上海天马微电子有限公司 一种阵列基板和液晶显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080252802A1 (en) * 2007-04-12 2008-10-16 Wintek Corporation Liquid crystal display and active matrix substrate thereof
US20100194697A1 (en) * 2009-02-02 2010-08-05 Steven Porter Hotelling Integrated Touch Screen
US20140347589A1 (en) * 2013-05-24 2014-11-27 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing the same
CN104599651A (zh) * 2014-01-08 2015-05-06 苹果公司 具有降低的金属布线电阻的显示电路
US20150194443A1 (en) * 2014-01-08 2015-07-09 Apple Inc. Display Circuitry with Reduced Metal Routing Resistance

Also Published As

Publication number Publication date
US9811191B2 (en) 2017-11-07
US20160328058A1 (en) 2016-11-10
CN104777692A (zh) 2015-07-15
CN104777692B (zh) 2018-09-04

Similar Documents

Publication Publication Date Title
DE102015113639A1 (de) Arraysubstrat und Verfahren zu dessen Herstellung sowie Berühungsanzeigetafel
DE102016102102B4 (de) Berührungsgesteuerte Anzeigevorrichtung und Herstellverfahren derselben
DE102016101565B4 (de) Matrixsubstrat, Anzeigetafel und Herstellungsverfahren
DE102015216823B4 (de) Arraysubstrat, Anzeigebedienfeld und Anzeigevorrichtung
DE102015221900A1 (de) Matrixsubstrat, Anzeigefeld und Anzeigevorrichtung
DE102013105972B4 (de) Verfahren zum Herstellen einer organischen lichtemittierenden Dioden-Anzeigevorrichtung
DE102008050200B4 (de) Flüssigkristallanzeige und Verfahren zum Herstellen derselben
DE102017118545A1 (de) Berührungsanzeigefeld und berührungsanzeigevorrichtung
DE102014008239B4 (de) Verfahren zur herstellung eines tft-array-substrats
DE102016204159A1 (de) Arraysubstrat und Anzeigebedienfeld
DE102005061304B4 (de) Verfahren zum Herstellen einer Kontaktfleckelektrode und Verfahren zum Herstellen eines Flüssigkristalldisplays
DE102015107199B4 (de) Anzeigetafel, Verfahren zu deren Herstellung und Anzeigevorrichtung
DE102018115830A1 (de) Anzeigevorrichtung mit integriertem touchscreen und verfahren zum herstellen derselben
DE102016203011A1 (de) Arraysubstrat, Farbfilmsubstrat und Berührungsanzeigevorrichtung
DE112015007141B4 (de) Array-Substrat für eine Flüssigkristall-Anzeigetafel und dessen Herstellungsverfahren
DE102014205131B4 (de) Substrat für ein TFT-Array, Herstellungsverfahren davon und Bildschirm
DE60037707T2 (de) Herstellungsverfahren für dünnfilmtransistoren
DE102015114678A1 (de) Array-Substrat und Flüssigkristall-Bildschirmpanel
DE102014109404A1 (de) OLED-Anzeigevorrichtung mit einer eingebauten Touchstruktur
DE102017118122B4 (de) Anordnungssubstrat und Herstellungsverfahren hierfür, sowie Anzeigetafel
DE102017127854A1 (de) Anzeigesubstrat, Anzeigefeld und Anzeigeeinrichtung
DE112012006888B4 (de) Verfahren zur Herstellung eines Flüssigkristallanzeige-Panels
DE102004021157A1 (de) Dünnschichttransistor-Arraysubstrat und Verfahren zum Herstellen desselben
DE102004053587A1 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE102015218247A1 (de) Arraysubstrat, Bildungsverfahren für dasselbe und Anzeigevorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: G02F0001136200

Ipc: G06F0003044000

R016 Response to examination communication
R082 Change of representative

Representative=s name: PRINZ & PARTNER MBB PATENT- UND RECHTSANWAELTE, DE

Representative=s name: PRINZ & PARTNER MBB PATENTANWAELTE RECHTSANWAE, DE

R082 Change of representative

Representative=s name: PRINZ & PARTNER MBB PATENTANWAELTE RECHTSANWAE, DE

R016 Response to examination communication