CN104599651A - 具有降低的金属布线电阻的显示电路 - Google Patents

具有降低的金属布线电阻的显示电路 Download PDF

Info

Publication number
CN104599651A
CN104599651A CN201510008080.XA CN201510008080A CN104599651A CN 104599651 A CN104599651 A CN 104599651A CN 201510008080 A CN201510008080 A CN 201510008080A CN 104599651 A CN104599651 A CN 104599651A
Authority
CN
China
Prior art keywords
layer
dielectric
display
film transistor
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510008080.XA
Other languages
English (en)
Other versions
CN104599651B (zh
Inventor
Y·C·陈
张世昌
大泽裕史
T-K·常
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Computer Inc filed Critical Apple Computer Inc
Publication of CN104599651A publication Critical patent/CN104599651A/zh
Application granted granted Critical
Publication of CN104599651B publication Critical patent/CN104599651B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Position Input By Displaying (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明的实施方式涉及一种具有降低的金属布线电阻的显示电路。一种显示器可以具有滤色镜层和薄膜晶体管层。一层液晶材料可以位于该滤色镜层和薄膜晶体管(TFT)层之间。该TFT层可以包括形成于玻璃衬底顶部的薄膜晶体管。钝化层可以形成于该薄膜晶体管层之上。氧化物内衬可以形成于该钝化层之上。第一低k介电层可以形成于该氧化物内衬之上。第二低k介电层可以形成于该第一低k介电层之上。共用电压电极和相关联的存储电容可以形成于该第二低k介电层之上。薄膜晶体管栅极结构可以形成于该钝化层之中。导电布线结构可以形成于该氧化物内衬上，该第一低k介电层上以及该第二低k介电层上。在氧化物内衬上使用布线结构减小了整体布线电阻并且使得能够进行交错金属布线，这你呢各个有助于减小活动显示区域之外的非活动边框区域。

Description

具有降低的金属布线电阻的显示电路
本申请要求于2014年1月8日提交的美国专利申请14/150,458的优先权，其通过引用全文结合于此。
技术领域
本申请总体上涉及电子设备，并且更具体地，涉及具有显示器的电子设备。
背景技术
近年来，移动电子设备已经由于其便携性、多功能性以及使用便利性而变得无比流行起来。虽然存在许多不同类型的电子设备，，诸如目前市场上可见的智能电话、便携式音乐/视频播放器以及平板个人电脑(PC)，但是它们中的大多数共享一些基本组件。特别地，触摸传感器面板、触摸屏等已经能够用作各种移动电子设备的输入设备。特别地，触摸屏由于其操作的便利性和多功能性而变得越来越流行。触摸屏可以包括触摸传感器面板，其可以是具有触摸敏感表面的清晰面板，以及诸如LED面板或OLED面板的显示设备，其能够部分或完全位于触摸传感器面板之后而使得触摸敏感表面能够覆盖该显示设备的可视区域的至少一部分。
假定典型的移动电子设备的大小与膝上电脑或台式计算机相比相对小，所以经常期望使得移动电子设备的显示区域最大化。对于具有触摸屏的设备而言，显示区域的增大还能够提供更大的触摸活动区域。典型地，电子设备的显示/触摸活动区域部分或完全地被不活动的边框区域所包围。该边框区域通常被保留用于将信号从显示器和/或触摸传感器面板送至该设备的电路。虽然一些基于触控的设备中的边框区域与显示/触摸活动区域相比可能已经相对很小，然而进一步减小边框区域将有助于在并不增加设备的整体大小的情况下使得可用于设备的显示/触摸活动区域的空间最大化。
因此，将期望能够提供具有减小的边框区域的电子显示器。
发明内容
提供了一种具有液晶显示器的电子设备。该液晶显示器可以包括形成于玻璃衬底上的显示像素电路。薄膜晶体管结构可以形成于该玻璃衬底上。钝化层可以形成于该薄膜晶体管结构上(例如，氮化硅钝化层可以直接形成于薄膜晶体管的栅极导体的顶端)。
介电内衬(例如，薄氧化硅层)可以形成于氮化物钝化层上。第一低k(low-k)介电层可以形成于该介电内衬上。第二低k介电层可以形成于第一低k介电层上。该第一和第二低k介电层可以由具有基本上相似的折射率的材料形成以使得背光透光率最大化。
该显示器可以包括在该显示器的活动区域中以行和列进行排列的显示像素的阵列。该矩阵中的每个显示像素可以经由导电布线路径耦合至相关联的控制电路。例如，每个显示像素中的每个薄膜晶体管可以耦合至通往显示驱动器的相对应数据线，通往栅极驱动器的至少一个相对应栅极线，以及通往共用电极(Vcom)驱动器或相关联的触摸传感器/驱动器的Vcom。将数据和栅极线耦合至相关联的驱动器电路的导电布线路径可以形成于该显示器的非活动边框区域中。
第一导电布线路径可以形成于第一低k介电层中的介电内衬上。第二导电布线路径可以形成于第二低k介电层中的第一低k介电层上。Vcom电极和像素存储电容器电路可以形成于第二低k介电层上。第一和第二导电布线路径可以表现出基本上相似的薄层电阻。形成于钝化层之下的TFT栅极导线可以由表现出比分别形成于第一和第二低k介电层中的第一和第二导电布线路径明显更大的薄层电阻的耐高温材料所形成(例如，栅极导电材料可以表现出至少是在形成第一和第二导电布线路径时所使用的材料的电阻率的两倍)。在一些布置中，附加TFT栅极导线可以在第一活动显示区域中形成于第一低k介电层中以提供有所改进的像素寻址能力。
在第一低k介电层中使用布线路径减小了整体布线电阻。这使得能够使用具有减小的宽度的布线路径，这提高了显示器的外部布线能力并且减小了非活动边框区域。第一和第二导电布线路径还可以进行交错(interlace)以帮助减小将驱动器连接至显示像素阵列中相关联的行和列控制线的连线的分列间距。减小连线分列间距也能够有助于减小非活动边框区域，由此为了可用性有所提升而使得活动显示区域最大化。
本发明另外的特征及其属性以及各种优势将由于附图和随后的详细描述而更为明显。
附图说明
图1是依据本发明实施例的诸如便携式计算机的具有显示器的说明性电子设备的图。
图2是依据本发明实施例的诸如蜂窝电话或其它手持设备的具有显示器的说明性电子设备的图。
图3是依据本发明实施例的诸如平板计算机的具有显示器的说明性电子设备的图。
图4是依据本发明实施例的诸如具有内建式计算机的计算机监视器的具有显示器的说明性电子设备的图。
图5是依据本发明实施例的显示器的截面侧视图。
图6是依据本发明实施例的示出可以在操作电子设备显示器时使用的电路的电路图。
图7是依据本发明实施例的显示器中的说明性显示像素的电路图。
图8示出了依据本发明实施例的图6的说明性显示电路的一部分的放大视图。
图9是仅包括M2布线结构的常规显示像素电路的截面侧视图。
图10是依据本发明实施例的说明性显示像素电路的截面侧视图，其包括处于M1栅极结构上方以及M2布线结构下方的附加布线结构。
图11是依据本发明实施例的说明性显示像素电路的截面侧视图，其包括形成于M1栅极结构上方的附加栅极结构。
图12是依据本发明实施例的具有两个栅极端子的说明性显示像素的电路图。
图13是依据本发明实施例的用于形成图9和10所示类型的显示像素结构的说明性步骤的流程图。
具体实施方式
这里涉及到用于减少电子设备的边框区域从而使得该设备的显示/交互触摸区域最大化的方法和电路。特别地，能够在常规的M1和M2金属布线层之间形成附加的金属布线结构。该附加金属布线结构可以表现出与M1金属布线层中所形成的导线相比明显更低的电阻。因此，使用附加金属布线结构能够帮助减小布线电阻，这使得能够形成更薄的布线路径并且使得还结合形成于M2金属布线层中的布线结构而支持交错信号布线。形成更薄的布线连线以及交错的布线路径(其减少了连线间距)能够有助于减小电子设备上的边框区域。
图1示出了可以具有显示器的一类说明性的电子设备。电子设备10可以是计算机，诸如集成到诸如计算机监视器的显示器中的计算机、膝上计算机、平板计算机，诸如腕表设备、吊坠设备或者其它可佩戴或小型设备的较小便携式设备，蜂窝电话、媒体播放器、平板计算机、游戏设备、导航设备、计算机监视器、电视机或者其它电子设备。
如图1所示，设备10可以包括诸如显示器14的显示器。显示器14可以是整合了电容触摸电极或其它触摸传感器组件的触摸屏，或者可以是并非触摸敏感的显示器。显示器14可以包括由液晶显示器(LCD)组件或其它适当显示像素结构所形成的图像像素。使用液晶显示器像素形成显示器14的布置有时在这里作为示例进行描述。然而，这仅是说明性的。如果期望的话，可以在形成显示器14时使用任意适当类型的显示技术。
设备10可以具有诸如外壳12的外壳。有时可以被称作壳体的外壳12可以由塑料、玻璃、陶瓷、纤维化合物、金属(例如，不锈钢、铝等)、其它适当材料或者这些材料中的任意两种或更多的组合所形成。
外壳12可以使用一体成型配置形成，其中外壳12的一些或全部被加工或模塑为单个结构，或者可以使用多个结构来形成(例如，整体框架结构，形成外部外壳表面的一个或多个结构，等等)。
如图1所示，外壳12可以具有多个部分。例如，外壳12可以具有上部12A和下部12B。上部12A可以使用铰链耦合至下部12B，该胶料允许部分12A相对于部分12B绕旋转轴16进行旋转。诸如键盘18的键盘以及诸如触摸板20的触摸板可以被装配在外壳部分12B中。
显示器14可以具有诸如活动区域AA的活动区域以及诸如区域IA的非活动区域。活动区域AA例如可以是处于显示器14中心的矩形区域，显示像素在其中被主动用来为设备10的用户显示图像。非活动区域IA可以没有活动显示像素。在图1的示例中，非活动区域IA具有矩形环的形状，其包围显示器14的活动区域AA的外围。
电路和其它组件有时可以形成于非活动区域IA中。为了隐藏该电路和其它组件不被设备10的用户所看到，非活动区域IA有时可以具有不透明外罩。该不透明外罩可以由诸如黑色有色聚合物材料的不透明材料形成，或者可以由其它颜色的不透明遮蔽材料形成。显示器14中的不透明遮蔽材料具有黑色外观的配置有时在这里作为示例进行描述。然而，这仅是说明性的，设备10中的不透明遮蔽层可以具有任意适当颜色。
在图2的示例中，设备10已经使用充分小型化以适合用户拿在手中的外壳进行了实施(例如，图2的设备10可以是诸如蜂窝电话的手持电子设备)。如图2所示，设备10可以包括安装在外壳12前方的诸如显示器14的显示器。显示器14可以基本上被填充以活动显示像素，或者可以具有非活动部分，诸如包围诸如活动部分AA的活动部分的非活动部分IA。显示器14可以具有开口(例如，处于显示器14的非活动区域IA或活动区域AA中的开口)，诸如用于容纳按钮22的开口以及用于容纳扬声器端口24的开口。
图3是电子设备10的透视图，其处于该电子设备10在其中已经以平板电脑的形式被实施的配置。如图3所示，显示器14可以安装在外壳12的上(前方)表面上。可以在显示器14中形成开口以容纳按钮22(例如，在包围活动区域AA的非活动区域IA中)。
图4是电子设备10的透视图，其处于该电子设备10在其中已经以集成于计算机监视器之中的计算机的形式被实施的配置。如图4所示，显示器14可以安装在外壳12的前方表面上。可以使用支架26来支撑外壳12。显示器14可以包括非活动区域，诸如包围活动区域AA的非活动区域IA。
如果需要，显示器14可以被配置为使得沿活动区域AA的一个或多个边缘的非活动区域IA的大小最小化或者将其消除。非活动区域IA沿矩形活动区域AA的所有四条边进行延伸的配置在这里作为示例进行描述。
图5中示出了显示器的一部分的截面侧视图，该显示器为可以在形成图1-4的显示器时使用的类型。如图5所示，显示器14可以包括滤色镜(CF)层28和薄膜晶体管(TFT)层30。滤色镜层28可以包括形成于显示器衬底上的滤色镜元件的阵列。如图5所示，滤色镜阵列31可以形成于显示器14的活动区域AA中的滤色镜衬底29的内表面上。
滤色镜层28还可以包括一层不透明遮蔽材料，诸如黑色遮蔽材料45。黑色遮蔽材料45(有时被称作黑色遮蔽层或黑色矩阵层)可以形成于滤色镜衬底29的内表面上并且可以形成包围显示器14的活动区域AA的不透明外部边框。诸如黑色遮蔽材料45'的不透明遮蔽材料也可以形成于显示器14的活动区域AA的内部。黑色遮蔽材料45'可以在活动区域AA中的相邻有色像素之间使用以防止色彩混合。在显示器的活动部分中使用的黑色遮蔽材料有时被称作黑色矩阵或黑色矩阵层。在典型布置中，黑色矩阵层45'具有遍布活动区域AA分布的滤色镜元件开口。每个开口可以具有一个滤色镜元件(例如，红色、绿色或蓝色滤色镜元件)。
液晶(LC)层32包括液晶材料并且可以被夹在滤色镜层28和薄膜晶体管层30之间。薄膜晶体管层30可以包括形成于诸如TFT衬底30B的介电衬底上的显示电路30A。显示电路30A可以包括显示驱动器电路(例如，一个或多个显示驱动器集成电路)、薄膜晶体管电路(例如，多晶硅晶体管电路或非晶硅晶体管电路)、金属线、电容器、用于对应用于液晶层32的电场进行控制的电极，以及电容触摸传感器电极。
可以被用于显示器衬底29和30B的适当材料包括平板玻璃衬底、塑料衬底或者其它适当衬底材料的薄片。
显示器14可以具有上部和下部偏振层39和40。背光灯单元41可以为显示器14提供背后照明。背光灯41可以包括诸如发光二极管带的光源。背光灯41还可以包括导光板和背反射器。该背反射器可以位于导光板的下表面上以防止漏光。来自光源的光线可以被诸如到导光板的边缘并且可以以方向43通过显示器14向上散射。
诸如一层覆盖玻璃的可选覆盖层可以被用来覆盖并保护如图5所示的显示器14的各层。可以包括在显示器14中的其它层包括光学薄膜层(例如，诸如四分之一波片、二分之一波片、扩散膜、光学粘合剂以及双折射补偿层)、屏蔽层(例如，用于防止电场干扰显示器的操作)、散热片层(例如，用于将热量导出显示器)以及其它适当显示层。
触摸传感器结构可以被结合到显示器14的一个或多个层中。在典型的触摸传感器配置中，电容触摸传感器电极的阵列可以使用诸如铟锡氧化物的透明导电材料的垫和/或带来实施。可以在需要的情况下使用其它触摸技术(例如，电阻式触摸、声音触摸、光学触摸等)。在形成显示器14中的信号线(例如，用于传递数据、电力、控制信号等的结构)时也可以使用铟锡氧化物或其它透明导电材料或非透明导体。触摸传感器结构和电路可以随显示电路30A一起包括在衬底30B上。
在黑白显示器上，可以省略滤色镜层28。在彩色显示器中，可以使用滤色镜层28将色彩施加于图像像素的阵列。每个图像像素例如可以具有三个相对应的子像素。每个子像素可以与滤色镜阵列31中的一个单独滤色镜元件相关联。滤色镜元件例如可以包括红色(R)滤色镜元件、蓝色(B)滤色镜元件和绿色(G)滤色镜元件。这些元件可以以行和列进行排列。例如，滤色镜元件可以以横跨显示器14的宽度的带(例如，以诸如RGB模式或BRG模式的重复模式)进行排列，而使得每一列中的滤色镜元件是相同的(即，使得每一列包含所有的红色元件、所有的蓝色元件或者所有的绿色元件)。通过对通过每个子像素的光传输数量进行控制，能够显示所期望的彩色图像。
通过每个子像素进行传送的光的数量能够使用显示控制电路和电极进行控制。每个子像素例如可以被提供以透明的铟锡氧化物电极。对通过液晶层的相关联部分的电场进行控制并且因此对针对子像素的光传输进行控制的子像素电极上的信号可以使用薄膜晶体管来应用。该薄膜晶体管可以从数据线接收数据信号，并且当被相关联的栅极线所开启时，可以将数据线信号应用于与该薄膜晶体管相关联的电极。
可以在需要的情况下针对电子设备10和显示器14使用其它配置。图1-5的示例仅是说明性的。
示出可以在显示器14和设备10中使用的类型的电路的示图在图6中示出。如图6所示，显示器14可以耦合至诸如输入输出电路102和控制电路104的设备组件100。输入输出电路102可以包括用于接收设备输入的组件。例如，输入输出电路102可以包括用于接收音频输入的麦克风，用于接收输入(例如，来自用户的按键输入或按钮按压输入)的键盘、小键盘或其它按钮，诸如加速度计、罗盘、光线传感器、接近传感器、触摸传感器(例如，与显示器14相关联的触摸传感器或单独的触摸传感器)的用于收集输入的传感器，或者其它输入设备。输入输出电路102还可以包括用于提供输出的组件。输出电路可以包括诸如扬声器、发光二极管或用于产生光线输出的其它发光设备的组件、振动器，以及用于提供输出的其它组件。电路102中的输入输出端口可以被用于接收模拟和/或数字输入信号并且可以被用于输出模拟和/或数字输出信号。可以在电路102中使用的输入输出端口的示例包括音频端口、数字数据端口、与30针连接器、9针连接器、可翻转连接器相关联的端口，以及与通用串行总线连接器和其它数字数据连接器相关联的端口。
控制电路104可以在对设备10的操作进行控制时使用。控制电路104可以包括存储电路，诸如易失性和非易失性存储器电路、固态驱动器、硬盘驱动器以及其它存储器和存储电路。控制电路104还可以包括处理电路，诸如微处理器或其它处理器中的处理电路。在实现控制电路104时可以使用一个或多个集成电路。可以包括在控制电路104中的集成电路的示例包括微处理器、数字信号处理器、功率管理单元、基带处理器、微控制器、应用特定集成电路、用于处理音频和/或视觉信息的电路，以及其它控制电路。
控制电路104可以在针对设备10运行软件时使用。例如，控制电路104可以被配置为执行与在显示器14上显示图像(例如，文本、图片、视频等)相关联的代码。
显示器14可以包括诸如像素阵列122的像素阵列。像素阵列122可以使用诸如显示驱动器电路118的显示驱动器电路所产生的控制信号进行控制。显示驱动器电路118可以使用一个或多个集成电路(IC)来实施并且有时可以被称作驱动器IC、显示驱动器集成电路或者显示驱动器。像素阵列122可以由诸如一层玻璃的衬底上的薄膜晶体管所形成。该玻璃层有时可以被称作薄膜晶体管层或薄膜晶体管衬底层。用于电路118的显示驱动器集成电路可以安装在薄膜晶体管衬底的边缘上(作为示例)。
在设备10的操作期间，控制电路104可以向显示驱动器118提供数据。例如，控制电路104可以使用诸如路径108之类的路径向显示驱动器118提供对应于要在显示器14上进行显示的文本、图形、视频或其它图像的数字数据。显示驱动器118可以将在路径108上所接收的数据转换为用于控制像素阵列122的像素的信号。用于控制像素阵列122的像素的信号可以使用诸如路径119的路径而被提供至诸如栅极驱动器电路116的栅极驱动器电路。
像素阵列122可以包含显示像素110的行和列，它们共同形成活动显示区域120(有时被称作显示器14的活动区域)。栅极驱动器电路116和驱动器电路118可以位于包围活动显示区域120的非活动边框区域中。像素阵列122的电路可以使用诸如数据线112上的数据线信号和栅极线114上的栅极线信号之类的信号进行控制。
像素阵列122中的像素40可以包含薄膜晶体管电路，诸如多晶硅晶体管电路、非晶硅晶体管电路或者基于氧化物的晶体管电路(例如，InGaZnO晶体管)以及用于跨显示器14中的液晶材料产生电场的相关联结构。在形成像素40时所使用的薄膜晶体管结构可以位于衬底(有时被称作薄膜晶体管层或薄膜晶体管衬底)上。该薄膜晶体管(TFT)层可以由平板玻璃衬底、塑料衬底或者其它适当衬底材料的薄片所形成。
栅极驱动器电路116可以被用来在栅极线114上生成栅极信号。诸如栅极驱动器电路116的电路可以由薄膜晶体管层上的薄膜晶体管所形成(例如，由多晶硅晶体管电路、非晶硅晶体管电路或者诸如InGaZnO晶体管的基于氧化物的晶体管电路所形成)。例如，如果显示像素110的薄膜晶体管由InGaZnO晶体管形成，则栅极驱动器电路116的薄膜晶体管也可以由InGaZnO晶体管形成。栅极驱动器电路116可以位于像素阵列122的左侧和右侧(如图6所示)，或者可以仅位于像素阵列122的一侧。
像素阵列122中的数据线信号承载模拟图像数据(例如，具有表示像素亮度水平的量级的电压)。在显示器14上显示图像的处理期间，显示驱动器电路118可以经由路径108从控制电路104接收数字数据并且可以向路径112提供相对应的数据信号。
数据线112上的数据线信号可以被提供至像素阵列122中的显示像素110的列。栅极线信号可以由栅极驱动器电路116使用相应栅极线114提供至像素阵列122中的像素110的行。在描述阵列122中的显示像素110进行排列的方式时所使用的术语“行”和“列”仅是说明性的并且可以互换。通常，显示器14中的像素110可以以任意适当部署形式进行组织。
图7是像素阵列122中的说明性显示像素110的电路图。诸如图7的像素110的像素可以位于阵列122中的每个栅极线114和数据线112的交点处。
数据信号D可以从数据线112(图6)之一被提供至端子154。诸如薄膜晶体管150的薄膜晶体管可以具有诸如栅极152的栅极端子，其从栅极驱动器电路116(图6)接收栅极线信号G。当信号G被有效时，晶体管150将被开启并且信号D将作为电压Vp而被送至节点156。用于显示器14的数据可以以帧进行显示。在一个帧中的信号G有效之后，信号G可以被解除有效。信号S随后可以被有效以开启晶体管52并且捕捉后续显示帧中心的Vp数值。
显示器14可以具有耦合至节点158的共用电极。该共用电极(有时被称作Vcom电极)可以被用来将诸如共用电极电压Vcom的共用电极电压分布至诸如阵列122中的每个像素110中的节点158的节点。像素110可以具有诸如电容器CST的信号存储元件或者其它电荷存储元件。存储电容器CST可以耦合在节点156和158之间。由于在对通过像素的液晶材料(液晶材料160)的电场进行控制时所使用的像素110中的电极结构，可以跨节点156和158形成并行的板极电容CLC。如图7所示，电极结构162可以耦合至节点156。电容CLC与电极结构162与节点158处的共用电极Vcom之间的电容相关联。
数据线112以及栅极线114(其耦合至诸如图7的栅极G的栅极)上的栅极线信号被用来对像素110进行充电(例如，对电容CST和CLC进行充电)。一旦像素110已经被充电，电极结构162就可以跨像素110中的液晶材料160的像素大小的部分应用受控电场(即，具有与Vp和Vcom之间的差异成比例的量级的电场)。与存储电容器CST相关联的电容可以在帧之间存储信号Vp时使用(例如，在连续的信号G的有效之间的时间段中使用)。由于存在存储电容器CST(以及电容CLC)，VP的数值(并且因此跨液晶材料160的相关联电场的数值)可以在每个帧的持续时间内跨节点156和158得以被保持。
跨液晶材料160所产生的电场导致液晶材料160中的液晶方位的变化。这改变了通过液晶材料160的光的偏振。该偏振变化可以在对通过阵列122中的每个像素110进行传送的光的数量进行控制时使用。
图8提供了图6的显示器的一部分的放大视图。特别地，图8示出了数据线112能够如何在虚线所指示的活动区域120的边缘之外进行延伸。每个数据线112可以经由相应金属布线路径113连接至显示驱动器118。这种类型的金属轨线113能够在非活动边框区域IA中进行布线。为了防止金属轨线113穿过彼此的路径，如图8所示，每个轨线113可以首先在各种长度的设备的x方向(即，沿宽度)进行布线并且随后以该设备的y方向(即，沿长度)平行布线。这要求该设备的边框区域足够宽以容纳所有的外围金属布线113。为此，边框区域会占据设备10的表面上相当大的区域。这种其中驱动器IC必须将信号驱动到跨设备的宽度和长度进行分布的多条布线轨线上的配置有时被称作布线“分列”。
高分辨率显示器将需要相对大的分列，这会对能够用作具有固定整体尺寸的设备中的活动区域(即，显示/触摸活动区域)的空间造成不利影响。用于触摸面板的布线轨线会导致相同的问题。因此，为了提供更好的可用性，期望减小如图1-4所示的设备中的边框区域以使得其活动区域最大化。换句话说，通过收窄边框区域，可以使得设备的显示和触摸屏幕更大。
图9示出了能够在显示器的薄膜晶体管层中形成的常规显示像素和相关联的布线结构200的截面侧视图。如图9所示，薄膜晶体管208被形成于玻璃衬底202上。金属遮光片204经常直接在薄膜晶体管208之下形成于玻璃衬底上以防止背光可能对薄膜晶体管208的操作形成干扰。
一个或多个缓冲层206随后能够在遮光片204上方形成于玻璃衬底202上。多晶硅210在缓冲层206上形成图案以形成用于晶体管208的活动区域。栅极绝缘材料212在多晶硅210上方形成于缓冲层206上。金属栅极导线214形成与栅极绝缘层212上并且用作晶体管208的栅极端子。氮化硅层220在栅极214上方形成于栅极绝缘材料212上。
氧化硅层222随后形成于氮化硅层220上。通过层222、220和212形成金属触点结构216和218以与多晶硅210进行接触。在图9的示图中，多晶硅210中耦合至触点216的部分用作晶体管208耦合至相对应数据线的第一源极-漏极端子(即，触点216连接至在其上提供模拟图像数据信号的金属布线路径)，而多晶硅210中耦合至触点218的部分则用作晶体管208耦合至相对应像素节点的第二源极-漏极端子(即，触点218连接至在其上临时存储图像数据信号的像素电极结构)。
丙烯酸有机平面层(acrylic organic planarization layer)224形成于氧化硅层222上。共用电极(Vcom)层226形成于平滑层224上。金属布线导线228形成于Vcom层226上。在平面层224中形成开口以在触点218和像素电极层232之间形成电连接(即，形成显示像素触点)。绝缘材料230被夹在像素电极层232和共用电极层226之间。显示像素存储电容器240由Vcom电极226和像素电极232中与Vcom电极重叠的部分所形成(即，Vcom层226和像素电极层232中直接面对Vcom层226的部分被绝缘材料230隔开并且共同用作显示像素的存储电容器)。共用电极层226和像素电极层232通常由铟锡氧化物所形成，这是允许背光通过而去往薄膜晶体管层上方的液晶材料的透明材料。
典型地，薄膜晶体管层208以及相关联的像素和Vcom电极形成于显示器14的活动区域AA部分之中。活动区域AA中的显示像素阵列电路与相关联的控制电路(即，显示驱动器、栅极线驱动器、触摸驱动器和传感器电路等)之间的布线利用非活动边框区域IA形成。如图9所示，金属布线结构250能够形成于氮化硅层220中的栅极绝缘层212上；金属布线结构252能够形成于平面层224中的氧化物层222上；并且金属布线结构254能够形成于平面层224上。金属布线结构250形成于其中的层一般被称作“M1”金属布线层。金属布线结构252形成于其中的层一般被称作“M2”金属布线层。金属布线结构254形成于其中的层一般被称作“M3”金属布线层。在形成布线结构250、252和254时所使用的材料因此有时分别被称作M1金属、M2金属和M3金属。
在常规的基于TFT的显示器中，M1金属需要以耐高温材料形成以便能够耐受在形成M1金属之后应用于TFT结构的高温热处理。然而，耐高温材料受到高电阻率的影响。例如，M2和M3金属可能表现出小于0.2欧姆/平方的薄层电阻，而耐高温的M1金属则可能表现出大于0.4欧姆/平方的薄层电阻(即，M1金属的电阻率可能会大于M2金属和M3金属的电阻率的两倍)。高的M1电阻通常要求M1层中的金属布线路径相对更宽以对高电阻率进行补偿，这会令人不期望地增大布线区域。
通常，显示器的非活动边框能够通过减小布线分列间距(即，通过减小相邻金属布线连线之间的距离)而有所减小。仍然参考图9，M2布线路径的间距由距离Tp所指示。所允许的最小间距Tp由当前的TFT构造技术所设定，其对分列连线的密度有所限制。一种减小金属分列间距的方式是通过交错金属布线。交错金属布线要求不同相关联信号在M1和M2层中进行路由从而减小相邻连线之间的有效间距。然而，M1和M2金属的薄层电阻难以满足交错布线的布线电阻要求(即，交错布线要求不同金属布线层中的交错金属路径具有基本上相似的薄层电阻仪满足布线性能要求)。
以下段落介绍了本公开中能够使得设备的非活动边框区域最小化而并不增加其整体尺寸、从而能够使用设备表面的更大区域作为用于显示和/或接收基于触摸的输入的活动区域的各种实施例。在各种实施例中，这能够通过在M1和M2金属布线层之间形成附加金属布线结构来实现。
依据本发明的实施例，提供了与图9的常规TFT显示结构相比表现出有所改进的金属布线能力的显示像素以及相关联的布线结构300(例如，参见图10)。如图10所示，诸如薄膜晶体管308的薄膜晶体管结构可以形成于由如玻璃或其它介电材料所制成的透明衬底302上。薄膜晶体管308可以用作结合图7中所描述的显示像素薄膜晶体管150。
诸如遮光片304的光线屏蔽结构可以直接在晶体管308以下形成于衬底302上并且可以用来防止背光与晶体管308的操作形成干扰。诸如缓冲层306的一个或多个缓冲层可以形成于衬底302上并且处于遮光片304上方。缓冲层306可以由任意适当的透明介电材料所形成。
用于晶体管308的活动材料310可以形成于缓冲层306上。活动材料310可以是一层非晶硅或多晶硅(作为示例)。诸如栅极绝缘层312的栅极绝缘层可以形成于缓冲层306上并且处于该活动材料上方。诸如栅极结构314的导电栅极结构可以部署在栅极绝缘体312上。栅极导线314可以用作薄膜晶体管308的栅极端子。活动材料310直接处于栅极310之下的部分可以用作晶体管308的通道区域。
诸如氮化硅层320的钝化层可以形成于栅极绝缘层312上并且处于栅极314上方。在层320沉积之后，可以应用加氢退火处理以对薄膜晶体管结构308进行钝化处理。利用其形成栅极314的材料有时被称作“M1”金属。因此，栅极导线314形成于其中的层320有时可以被称作第一金属(M1)布线层。
诸如氧化硅内衬321的氧化物层可以形成于钝化层320上。层321可以在层321上形成金属结构的期间用作蚀刻停止层。低k介电层322(例如，由具有比二氧化硅的介电常数更小的介电常数的介电材料所形成的层)可以形成于层321上。层322可以由丙烯酸、光刻胶或其它光敏材料、基于硅氧烷的聚合物、基于硅的介电、有机材料、这些材料的组合和/或任意适当低k介电材料所形成。
诸如结构316和318的晶体管源极-漏极触点结构可以通过层322所形成以与晶体管活动材料310进行电接触。触点结构316和318有时被称作“通孔”结构。特别地，活动材料310中与通孔316进行接触的部分可以用作晶体管308的第一源极-漏极区域，而活动材料310中与通孔318进行接触的部分可以用作晶体管308的第二源极-漏极区域。栅极导体在其中形成于活动源极-漏极区域上方的薄膜晶体管一般被称作“顶栅”薄膜晶体管。这仅是说明性的。如果需要，像素300可以使用“底栅”薄膜晶体管配置来形成，其中栅极导体形成于活动源极-漏极区域之下。
有时被称作“M2”金属布线路径的金属布线结构可以形成于层322上以将晶体管源极-漏极端子连接至其它显示像素电路。作为示例，形成于层322上的第一M2金属布线路径可以被用来将通孔316连接至相对应的数据线(例如，图7中的数据线D)，而形成于层322上的第二M2金属布线路径可以被用来将通孔318连接至相对应的像素电极节点(例如，参见图7中在其上存储像素电压Vp的节点156)。
诸如层324的另一个低k介电层可以形成于层322上。层324可以用作平面层并且有时可以被称作第二金属(M2)布线层。类似于层322，层324可以由丙烯酸、光刻胶或其它光敏材料、基于硅氧烷的聚合物、基于硅的介电、有机材料、这些材料的组合和/或任意适当低k介电材料所形成。通常，层322和324应当以相同材料或者具有基本上相似的折射率的材料所形成，从而使得通过这些介电层传播的背光的透射比最大化(例如，折射率的差异应当不大于0.1，不大于0.08，不大于0.05，不大于0.01，等等)。
诸如Vcom层326的共用电极层可以形成于低k介电平面层324上。共用电极层326可以形成为完全覆盖显示像素阵列的透明导电材料的铺盖薄膜，形成为通过附加布线路径进行互连的单独的Vcom区域，或者以支持电容触摸感应技术的其它模式来形成(例如，以透明导电材料的水平和垂直的带形成)。附加Vcom路由结构328(有时被称作“M3”金属布线路径)可以形成于Vcom层326上以将Vcom电极连接至其它显示电路(例如，对不同Vcom层进行互连，将Vcom层连接至相关联的Vcom驱动器电路，将Vcom层连接至触摸传感器电路，等等)。
可以在平面层324中形成开口以在通孔318和像素电极层332之间形成电连接而形成显示像素触点360(例如，将存储电容器连接至薄膜晶体管308的触点)。像素电极层322可以被形成图案而形成对液晶材料160(图7)应用电场的指状电极(图10中未示出)。绝缘材料330可以形成于像素电极层332和共用电极层326之间。Vcom电极326和像素电极332中与Vcom电极326重叠的部分可以形成存储电容器340(例如，该存储电容器可以包括Vcom层326、像素电极层332中直接面对Vcom层326的部分，以及置于两个相对平行导体之间的绝缘材料330)。
总体上，共用电极326和像素电极332可以由铟锡氧化物或者允许背光通过去往薄膜晶体管层上方的液晶材料的其它适当透明材料所形成。遮光结构304和M1栅极结构可以由耐高温材料所形成，诸如钼、钨、二者的组合和/或其它适当耐高温材料。通孔316和318以及M2和M3金属布线结构可以由铜、铝、银、金、钨、镍、其它金属、这些金属的组合和/或适于在显示器14中输送(rout)数据和控制信号的其它导电材料。
典型地，薄膜晶体管308和相关联的像素以及Vcom电极形成于显示器14的活动区域AA部分之中。活动区域AA中的显示像素阵列电路和相关联的控制电路(例如，显示驱动器、栅极线驱动器、触摸驱动器和传感器电路等)的布线形成于非活动边框区域IA内。如图10所示，栅极导体314能够在钝化层320中形成于栅极绝缘层312上；金属布线结构350可以在低k介电层322中形成于蚀刻停止层321上；金属布线结构352可以在低k介电平面层324中形成于低k介电层322之上；并且金属布线结构354可以形成于平面层324上。
栅极结构314形成于其中的层一般被称作“M1”或第一/最底部金属布线层。金属布线结构352形成于其中的层一般被称作“M2”或第二金属布线层。金属布线结构354形成于其中的层一般被称作“M3”或第三金属布线层。金属布线路径350表示形成于M1和M2金属布线层之间的附加金属布线结构。金属布线路径350形成于其中的层322因此可以被称作中间布线层或副M2(或“M2s”)金属布线层。在形成布线结构350、352和354时所使用的材料因此有时被分别称作M2s金属、M2金属和M3金属。如果存在，则形成于M3金属布线层上方的金属布线层一般被顺序地称作M4金属布线层、M5金属布线层、M6金属布线层，等等。
如以上所描述的，M1布线结构由表现出高电阻率的耐高温材料所形成。因此可能期望使用金属布线层而不是M1金属布线层中的导电路径形式来执行信号输送。由于M2s金属布线结构350形成于钝化层320上方(例如，在形成M2s布线结构之前执行高温退火处理)，所以M2s金属不需要使用耐高温材料形成而是能够使用与形成M2和M3金属布线路径时所使用的相同低电阻率材料来形成。例如，M2s、M2和M3金属布线结构可以由铜、铝、银、金、镍、这些金属的组合和/或表现出低的薄层电阻(例如，具有小于0.4欧姆/平方、小于0.2欧姆/平方、小于0.05欧姆/平方、小于0.01欧姆/平方的薄层电阻的材料，等等)并且适于在显示器14中输送数据和控制信号的其它导电材料所形成。M2s和M2金属可以表现出基本上相似的电阻率水平。例如，M2s和M2金属布线路径可以均表现出0.047欧姆/平方的薄层电阻。以这种方式形成M2s金属布线结构提供了能够在其中形成具有低电阻率的导电路径的附加金属布线层，这提高了TFT显示器/触摸结构的整体布线能力。
当M2和M2s金属布线路径被并行地用于承载相同信号时，能够形成更为纤薄的个体布线路径，因为使用两个单独路径传递相同的信号明显减小了布线电阻。如图10所示，形成于层322中的至少一些导电布线路径350以及形成在层322上的导电布线路径使用通过层322所形成的通孔351而并行地短接。一般而言，使用宽度有所减小的金属布线路径能够有助于减小分列间距，这减小了非活动边框区域。
在相邻的M2和M2s金属布线路径被用来承载不同信号的情况下，能够实现交错金属布线。为了实现交错金属布线，可以在M2s布线层(例如，层322)中形成第一布线路径350，并且可以在M2布线层(例如，层324)中尽可能接近第一布线路径350形成第二布线路径352而并不会经历过多的寄生耦合效应。能够使用该方法在M2s和M2层中形成多于两条的金属布线路径。以这种方式进行排列，电路300的区域IA中的相邻布线连线之间的有效间距Tp'小于结合图9所描述的电路200的区域IA中的M2层中所形成的相邻布线线路之间的间距Tp(例如，与仅能够在相同层中形成相邻的金属布线路径相比，能够在不同层中形成相邻的金属布线路径减小了有效连线间距)。经由交错布线减小间距使得非活动边框区域能够进一步得以最小化。
在另一种适当部署形式中，可以在M2s金属布线层中形成附加TFT栅极结构。图11示出了其中在M1栅极导线314上方形成附加栅极导线351的示例。在该示例中，在M2s金属布线层中直接在蚀刻停止层321上形成附加栅极导线351。针对每个显示像素中的晶体管308使用多于一个的栅极结构能够提供有所改进的像素寻址能力。
图12示出了具有诸如双栅极晶体管151的多栅极薄膜晶体管的显示像素110的电路图。如图12所示，晶体管151可以具有耦合至相对应的数据线112的第一源极-漏极端子，耦合至其上存储电压Vp的节点156的第二源极-漏极端子，耦合至第一栅极线114-1的第一栅极端子，以及耦合至第二栅极线114-2的第二栅极端子。第一栅极线114-1可以使用层320中的M1金属形成以将第一栅极信号G1提供至晶体管151，而第二栅极线114-2可以使用层322中的M2s金属形成以将第二栅极信号G2提供至晶体管151。在图12的示例中，栅极线114-1可以水平布线，而栅极线114-2可以垂直布线(即，栅极线114-1可以垂直于栅极线114-2)。这仅是说明性的。作为另一个示例，栅极线114-1可以垂直布线而栅极线114-2可以水平布线。作为又另一个示例，栅极线114-1和114-2都可以水平布线。
栅极信号G1和G2可以单独或共同用来控制晶体管151的操作。在一种部署形式中，栅极信号G1和G2都将必须被有效以开启晶体管151(例如，信号G1和G2将必须同时为高以使得晶体管151能够将数据信号从线112送至存储节点156)。在另一种部署形式中，这两个栅极信号中仅有一个将被有效以开启晶体管151(例如，可以通过将G1驱动为高或将G2驱动为高而使得晶体管151能够将数据信号从线112送至存储节点156)。针对图12的显示像素110的其余部分(例如，存储电容器CST、具有电容CLC的液晶材料和Vcom电极158)的描述类似于已经结合图7所描述的并且无需重复。图12的双栅极显示像素部署形式仅是说明性的而并非用来对本发明的范围加以限制。如果需要，能够实现具有多于两个的栅极控制线的显示像素。
图13示出了在形成结合图10和11所描述的类型的TFT结构时所涉及的说明性步骤的流程图。在步骤500，可以在衬底302上形成非透明遮光结构304。在步骤502，一个或多个缓冲层306可以在遮光板304上方形成于衬底302上。
在步骤504，薄膜晶体管结构308可以被形成于缓冲层306上(例如，能够形成活动区域多晶硅材料和相关联的源极-漏极掺杂和轻度掺杂漏极(LDD)区域、栅极绝缘层和M1栅极结构)。在步骤506，可以执行退火处理以激活源极-漏极区域(例如，帮助源极-漏极掺杂物在材料310中适当扩散)。
在步骤508，可以在薄膜晶体管结构308上方形成钝化层320(例如，氮化硅层)。在步骤510，可以执行加氢退火处理以利用层320对薄膜晶体管308进行实际钝化。
在步骤512，薄氧化物层321可以形成于钝化层320上方。层321可以在层321上形成金属的期间用作蚀刻停止层。
在步骤514，M2s金属布线结构可以形成于蚀刻停止层321上。M2s金属布线路径可以形成于非活动边框区域中以提供外部信号输送(例如，栅极线输送、数据线输送、Vcom输送等)并且可以形成于活动显示区域内以提供附加栅极控制(例如，参见图11和12)。
在步骤516，可以在层321上形成第一低k介电层322。在步骤518，可以在第一低k介电层322中经由光刻和蚀刻处理形成触点开孔。在一些布置中，层322可以由光敏材料形成并且可以使用被暴露并发展以形成所期望触点开孔的类光刻胶。
在步骤520，可以在活动和非活动区域中在层322上以图案形成M2金属布线结构。
在步骤522，可以在M2金属布线结构的上方在第一低k介电层322上形成第二低k介电层324。在一种布置中，第一和第二低k介电层可以由相同的低k介电材料形成。在其它部署形式中，第一和第二低k介电层由具有基本上相似折射率的不同低k介电材料所形成而使得背光透射率最大化。
在步骤524，可以经由光刻和蚀刻处理在第二低k介电层324中形成触点开孔(例如，层324也可以由光刻胶和耐蚀刻处理所形成)。在步骤526，可以形成Vcom电极326、M3金属布线结构328、存储电容器、像素电极332和其它显示像素结构。
图13的步骤仅是说明性的而并非用来对本发明的范围加以限制。总体而言，LCD和其它类型的显示器中的TFT显示/触摸电路可以以这种方式所形成。虽然以具体顺序对制造方法进行了描述，但是应当理解的是，可以在所描述的步骤之间执行其他步骤，可以对所描述的操作进行调节而使得它们在稍有不同的时间进行。
依据实施例，提供了一种显示电路，其包括衬底，形成于该衬底上的薄膜晶体管，形成于该薄膜晶体管上的钝化层，形成于该钝化层上的介电内衬，以及形成于该介电内衬上的导电布线结构。
依据另一个实施例，该钝化层包括氮化硅。
依据另一个实施例，该介电内衬包括蚀刻停止材料。
依据另一个实施例，该显示电路包括在该导电布线结构上方形成于该介电内衬之上的介电层。
依据另一个实施例，该介电层包括低k介电材料。
依据另一个实施例，该显示电路包括形成于该介电层上的附加导电布线结构，形成于介电内衬上的导电布线结构和形成于介电层上的附加导电布线结构表现出基本上相似的电阻率。
依据另一个实施例，该薄膜晶体管包括由表现出比该导电布线结构的薄层电阻更大的薄层电阻的导电材料形成的栅极结构。
依据另一个实施例，该薄膜晶体管的栅极结构形成于该钝化层中。
依据另一个实施例，提供了一种构造显示电路的方法，包括在衬底上方形成薄膜晶体管，在该薄膜晶体管上方形成低k介电层，并且在该低k介电层中形成导电布线路径。
依据另一个实施例，该方法包括在该薄膜晶体管上形成钝化层，该钝化层夹在该薄膜晶体管和低k介电层之间。
依据另一个实施例，该方法包括形成被置于该钝化层和低k介电层之间的氧化物内衬，该导电布线路径形成于该氧化物内衬上。
依据另一个实施例，该方法包括在该低k介电层上形成另一个介电层，并且在该另一个介电层上形成用于该显示电路的共用电极。
依据另一个实施例，该方法包括在该低k介电层上形成附加导电布线路径，该导电布线路径和附加导电布线路径使通过该低k介电层所形成的通孔而并行地短接。
依据另一个实施例，该方法包括在该低k介电层上形成附加导电布线路径，该导电布线路径和附加导电布线路径进行交错以减小连线间距。
依据另一个实施例，该方法包括在该低k介电层上形成另一个介电层，并且在该另一个介电层上形成存储电容器。
依据一个实施例，提供了一种电子设备显示器结构，其包括衬底，形成于该衬底上方的薄膜晶体管，该薄膜晶体管包括形成于该衬底上方的源极-漏极结构，形成于该源极-漏极结构上方的第一栅极结构，以及形成于该第一栅极结构上的第二栅极结构。
依据另一个实施例，该第一栅极结构由第一材料形成，并且该第二栅极结构由不同于该第一材料的第二材料形成。
依据另一个实施例，该第一材料表现出比该第二材料的薄层电阻更大的薄层电阻。
依据另一个实施例，该电子设备显示器结构包括形成于所述第一栅极结构上的钝化层，以及形成于所述钝化层上的介电内衬，所述第二栅极结构形成于所述介电内衬上。
依据另一个实施例，该电子设备显示器结构包括耦合至该第一栅极结构的第一栅极线和耦合至该第二栅极结构的第二栅极线，该第一栅极线正交于该第二栅极线。
以上仅是本发明的原理的说明，并且本领域技术人员能够进行各种修改而并不背离本发明的范围和精神。以上实施例可以单独实施或者以任意组合来实施。

Claims (20)

1.一种显示电路，包括：
衬底；
形成于所述衬底上的薄膜晶体管；
形成于所述薄膜晶体管上的钝化层；
形成于所述钝化层上的介电内衬；以及
形成于所述介电内衬上的导电布线结构。
2.根据权利要求1的显示电路，其中所述钝化层包括氮化硅。
3.根据权利要求1的显示电路，其中所述介电内衬包括蚀刻停止材料。
4.根据权利要求1的显示电路，进一步包括：
在所述导电布线结构上方形成于所述介电内衬上的介电层。
5.根据权利要求4的显示电路，其中所述介电层包括低k介电材料。
6.根据权利要求4的显示电路，进一步包括：
形成于所述介电层上的附加导电布线结构，其中形成于所述介电内衬上的所述导电布线结构和形成于所述介电层上的所述附加导电布线结构表现出基本上相似的电阻率。
7.根据权利要求1的显示电路，其中所述薄膜晶体管包括由表现出比所述导电布线结构的薄层电阻更大的薄层电阻的导电材料形成的栅极结构。
8.根据权利要求7的显示电路，其中所述薄膜晶体管的所述栅极结构形成于所述钝化层中。
9.一种构造显示电路的方法，包括：
在衬底上方形成薄膜晶体管；
在所述薄膜晶体管上方形成低k介电层；以及
在所述低k介电层中形成导电布线路径。
10.根据权利要求9的方法，进一步包括：
在所述薄膜晶体管上形成钝化层，其中所述钝化层被置于所述薄膜晶体管和所述低k介电层之间。
11.根据权利要求10的方法，进一步包括：
形成被置于所述钝化层和所述低k介电层之间的氧化物内衬，其中所述导电布线路径形成于所述氧化物内衬上。
12.根据权利要求9的方法，进一步包括：
在所述低k介电层上形成另一介电层；以及
在所述另一介电层上形成用于所述显示电路的共用电极。
13.根据权利要求9的方法，进一步包括：
在所述低k介电层上形成附加导电布线路径，其中所述导电布线路径和所述附加导电布线路径使用通过所述低k介电层所形成的通孔而被并行地短接。
14.根据权利要求9的方法，进一步包括：
在所述低k介电层上形成附加导电布线路径，其中所述导电布线路径和所述附加导电布线路径进行交错以减小连线间距。
15.根据权利要求9的方法，进一步包括：
在所述低k介电层上形成另一介电层；以及
在所述另一介电层上形成存储电容器。
16.一种电子设备显示器结构，包括：
衬底；
形成于所述衬底上方的薄膜晶体管，其中所述薄膜晶体管包括：
形成于所述衬底上方的源极-漏极结构；
形成于所述源极-漏极结构上方的第一栅极结构；以及
形成于所述第一栅极结构上方的第二栅极结构。
17.根据权利要求16的电子设备显示器结构，其中所述第一栅极结构由第一材料形成，并且其中所述第二栅极结构由不同于所述第一材料的第二材料形成。
18.根据权利要求17的电子设备显示器结构，其中所述第一材料表现出比所述第二材料的薄层电阻更大的薄层电阻。
19.根据权利要求16的电子设备显示器结构，进一步包括：
形成于所述第一栅极结构上的钝化层；以及
形成于所述钝化层上的介电内衬，其中所述第二栅极结构形成于所述介电内衬上。
20.根据权利要求16的电子设备显示器结构，进一步包括：
耦合至所述第一栅极结构的第一栅极线；以及
耦合至所述第二栅极结构的第二栅极线，其中所述第一栅极线正交于所述第二栅极线。
CN201510008080.XA 2014-01-08 2015-01-07 具有降低的金属布线电阻的显示电路 Expired - Fee Related CN104599651B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/150,458 2014-01-08
US14/150,458 US9704888B2 (en) 2014-01-08 2014-01-08 Display circuitry with reduced metal routing resistance

Publications (2)

Publication Number Publication Date
CN104599651A true CN104599651A (zh) 2015-05-06
CN104599651B CN104599651B (zh) 2017-03-22

Family

ID=53125388

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201520009770.2U Expired - Fee Related CN204391112U (zh) 2014-01-08 2015-01-07 显示电路和电子设备显示器结构
CN201510008080.XA Expired - Fee Related CN104599651B (zh) 2014-01-08 2015-01-07 具有降低的金属布线电阻的显示电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201520009770.2U Expired - Fee Related CN204391112U (zh) 2014-01-08 2015-01-07 显示电路和电子设备显示器结构

Country Status (5)

Country Link
US (1) US9704888B2 (zh)
JP (3) JP6313716B2 (zh)
KR (2) KR20150083043A (zh)
CN (2) CN204391112U (zh)
DE (1) DE102014226616A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106094373A (zh) * 2016-06-02 2016-11-09 武汉华星光电技术有限公司 Tft基板及其制作方法
DE102015113639A1 (de) * 2015-05-08 2016-11-10 Tianma Micro-Electronics Co., Ltd. Arraysubstrat und Verfahren zu dessen Herstellung sowie Berühungsanzeigetafel
CN112309280A (zh) * 2019-07-31 2021-02-02 北京梦之墨科技有限公司 一种具有可控图案的冷光片及其制作方法、发光装置
CN114355686A (zh) * 2022-01-07 2022-04-15 武汉华星光电技术有限公司 阵列基板和液晶显示面板
US12001106B2 (en) 2022-01-07 2024-06-04 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and liquid crystal display panel

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704888B2 (en) 2014-01-08 2017-07-11 Apple Inc. Display circuitry with reduced metal routing resistance
CN103928472A (zh) * 2014-03-26 2014-07-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
KR102205856B1 (ko) * 2014-06-11 2021-01-21 삼성디스플레이 주식회사 센서를 포함하는 유기 발광 표시 장치
TWI578544B (zh) * 2014-12-02 2017-04-11 鴻海精密工業股份有限公司 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板
KR102411327B1 (ko) * 2015-01-02 2022-06-21 삼성디스플레이 주식회사 표시 장치
KR20160086016A (ko) * 2015-01-08 2016-07-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR102263603B1 (ko) * 2015-01-20 2021-06-10 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104698711B (zh) * 2015-04-01 2018-06-01 上海天马微电子有限公司 一种阵列基板、显示面板及电子设备
KR102430817B1 (ko) * 2015-11-05 2022-08-10 삼성디스플레이 주식회사 디스플레이 장치
CN105470197B (zh) * 2016-01-28 2018-03-06 武汉华星光电技术有限公司 低温多晶硅阵列基板的制作方法
KR102485707B1 (ko) * 2016-01-29 2023-01-09 삼성디스플레이 주식회사 유기 발광 표시 장치
US10288871B1 (en) * 2016-06-27 2019-05-14 Amazon Technologies, Inc. Organic material layer as light shield for thin film transistor channel
JP6801297B2 (ja) * 2016-08-26 2020-12-16 大日本印刷株式会社 配線基板及び表示装置
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法
KR102376412B1 (ko) * 2017-07-14 2022-03-22 삼성디스플레이 주식회사 터치 센서 및 이를 포함하는 표시 장치
WO2019021462A1 (ja) * 2017-07-28 2019-01-31 シャープ株式会社 表示デバイス
US10566354B2 (en) * 2018-02-26 2020-02-18 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, touch display screen and manufacturing method of array substrate
CN108540600B (zh) * 2018-03-30 2020-09-18 Oppo广东移动通信有限公司 电子装置
US11187834B2 (en) * 2018-06-14 2021-11-30 Intevac, Inc. Multi-colored dielectric coating
US10852607B2 (en) * 2018-08-21 2020-12-01 Apple Inc. Displays with data lines that accommodate openings
US11852938B2 (en) 2018-08-21 2023-12-26 Apple Inc. Displays with data lines that accommodate openings
CN109768054B (zh) * 2019-02-25 2020-11-10 云谷（固安）科技有限公司 阵列基板及显示屏
US11036322B2 (en) * 2019-06-24 2021-06-15 Wuhan China Star Optoelectronics Technology Co., Ltd Array substrate and method of manufacturing same
TW202329672A (zh) * 2021-09-07 2023-07-16 美商歐柏西迪恩感應器公司 感測器設計
KR20230155700A (ko) * 2022-05-04 2023-11-13 경희대학교 산학협력단 강유전성 박막 트랜지스터를 이용한 디스플레이 화소 회로 및 그 구동 방법
US11966544B2 (en) 2022-07-29 2024-04-23 Apple Inc. Data line shielding for electronic device displays with touch sensors

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1286493A (zh) * 1999-08-31 2001-03-07 株式会社半导体能源研究所 半导体器件及其制造方法
CN1373384A (zh) * 2001-02-28 2002-10-09 株式会社半导体能源研究所 半导体器件及其制造方法
CN1652348A (zh) * 1998-11-25 2005-08-10 株式会社半导体能源研究所 半导体器件
CN1758304A (zh) * 2004-10-04 2006-04-12 株式会社半导体能源研究所 显示装置及驱动方法
US20070222936A1 (en) * 2006-03-07 2007-09-27 Ming-Hung Shih Method for fabricating pixel array substrate
US20110317500A1 (en) * 2010-06-25 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
CN102870219A (zh) * 2010-04-23 2013-01-09 株式会社半导体能源研究所 半导体装置的制造方法
CN204391112U (zh) * 2014-01-08 2015-06-10 苹果公司 显示电路和电子设备显示器结构

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2859784B2 (ja) 1992-09-03 1999-02-24 シャープ株式会社 アクティブマトリクス基板
JPH1197698A (ja) 1997-09-24 1999-04-09 Toshiba Corp 薄膜トランジスタ
JP2000258798A (ja) * 1999-03-05 2000-09-22 Sanyo Electric Co Ltd 表示装置
TW518637B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
JP4666723B2 (ja) 1999-07-06 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100675924B1 (ko) 1999-11-09 2007-02-01 비오이 하이디스 테크놀로지 주식회사 고개구율 및 고투과율을 갖는 액정 표시 장치
JP2002094065A (ja) 2000-09-11 2002-03-29 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそれを用いた液晶表示装置およびその液晶表示装置を用いた画像表示応用機器
JP3861590B2 (ja) * 2000-11-21 2006-12-20 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP4884586B2 (ja) 2000-12-18 2012-02-29 株式会社 日立ディスプレイズ 液晶表示装置
JP3702860B2 (ja) 2001-04-16 2005-10-05 セイコーエプソン株式会社 電気光学装置、その製造方法及び電子機器
JP2003255381A (ja) * 2001-12-28 2003-09-10 Advanced Display Inc 画像表示装置およびその製造方法
KR100846464B1 (ko) * 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
JP4006284B2 (ja) 2002-07-17 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置
KR100968560B1 (ko) 2003-01-07 2010-07-08 삼성전자주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의금속배선 형성방법
JP3991883B2 (ja) 2003-02-20 2007-10-17 日本電気株式会社 薄膜トランジスタ基板の製造方法
US7161184B2 (en) * 2003-06-16 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP4663257B2 (ja) 2003-06-16 2011-04-06 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2005057242A (ja) 2003-07-18 2005-03-03 Seiko Epson Corp 薄膜トランジスタ、アクティブマトリクス基板、表示装置、及び電子機器
JP4780950B2 (ja) 2003-11-21 2011-09-28 株式会社半導体エネルギー研究所 表示装置
JPWO2006016662A1 (ja) 2004-08-11 2008-05-01 三洋電機株式会社 半導体素子マトリクスアレイ、その製造方法及び表示パネル
US7999994B2 (en) * 2005-02-23 2011-08-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
JP4799952B2 (ja) * 2005-08-08 2011-10-26 三菱電機株式会社 液晶表示装置
JP2008034367A (ja) 2006-07-04 2008-02-14 Semiconductor Energy Lab Co Ltd 表示装置
JP2008112136A (ja) * 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
JP2008305199A (ja) 2007-06-07 2008-12-18 Fujitsu Component Ltd 入力システム及びプログラム
US8143093B2 (en) 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
TWI374510B (en) 2008-04-18 2012-10-11 Au Optronics Corp Gate driver on array of a display and method of making device of a display
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
KR101024535B1 (ko) 2008-07-07 2011-03-31 엘지디스플레이 주식회사 액정표시장치
JP4798186B2 (ja) * 2008-08-21 2011-10-19 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5176814B2 (ja) * 2008-09-22 2013-04-03 セイコーエプソン株式会社 電気光学装置及び電子機器、並びに電気光学装置の製造方法
CN102265405B (zh) 2008-12-24 2015-09-23 3M创新有限公司 金属氧化物半导体薄膜晶体管中的稳定性增强
US8198666B2 (en) * 2009-02-20 2012-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a nonvolatile memory element having first, second and third insulating films
JP5399494B2 (ja) 2009-07-28 2014-01-29 シャープ株式会社 配線基板およびその製造方法、表示パネル、並びに表示装置
KR102153841B1 (ko) 2009-07-31 2020-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102145488B1 (ko) 2009-10-09 2020-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8617986B2 (en) 2009-11-09 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the integrated circuits
US8617946B2 (en) 2009-11-11 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including metal gates and fabrication methods thereof
KR101654324B1 (ko) 2009-12-28 2016-09-09 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
JP2011164329A (ja) 2010-02-09 2011-08-25 Sony Corp 電気光学表示パネル
JP5370221B2 (ja) 2010-03-11 2013-12-18 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5792817B2 (ja) * 2011-08-09 2015-10-14 シャープ株式会社 表示装置
US9318484B2 (en) * 2013-02-20 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102018284B1 (ko) * 2013-02-28 2019-09-05 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102173707B1 (ko) * 2013-05-31 2020-11-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
KR102296294B1 (ko) * 2013-11-05 2021-09-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652348A (zh) * 1998-11-25 2005-08-10 株式会社半导体能源研究所 半导体器件
CN1286493A (zh) * 1999-08-31 2001-03-07 株式会社半导体能源研究所 半导体器件及其制造方法
CN1373384A (zh) * 2001-02-28 2002-10-09 株式会社半导体能源研究所 半导体器件及其制造方法
CN1758304A (zh) * 2004-10-04 2006-04-12 株式会社半导体能源研究所 显示装置及驱动方法
US20070222936A1 (en) * 2006-03-07 2007-09-27 Ming-Hung Shih Method for fabricating pixel array substrate
CN102870219A (zh) * 2010-04-23 2013-01-09 株式会社半导体能源研究所 半导体装置的制造方法
US20110317500A1 (en) * 2010-06-25 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
CN204391112U (zh) * 2014-01-08 2015-06-10 苹果公司 显示电路和电子设备显示器结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015113639A1 (de) * 2015-05-08 2016-11-10 Tianma Micro-Electronics Co., Ltd. Arraysubstrat und Verfahren zu dessen Herstellung sowie Berühungsanzeigetafel
US9811191B2 (en) 2015-05-08 2017-11-07 Xiamen Tianma Micro-Electronics Co., Ltd. Array substrate and manufacture method thereof, and touch display panel
CN106094373A (zh) * 2016-06-02 2016-11-09 武汉华星光电技术有限公司 Tft基板及其制作方法
CN112309280A (zh) * 2019-07-31 2021-02-02 北京梦之墨科技有限公司 一种具有可控图案的冷光片及其制作方法、发光装置
CN114355686A (zh) * 2022-01-07 2022-04-15 武汉华星光电技术有限公司 阵列基板和液晶显示面板
US12001106B2 (en) 2022-01-07 2024-06-04 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and liquid crystal display panel

Also Published As

Publication number Publication date
KR101837343B1 (ko) 2018-03-09
JP6313716B2 (ja) 2018-04-18
CN104599651B (zh) 2017-03-22
JP2015129941A (ja) 2015-07-16
US9704888B2 (en) 2017-07-11
US20150194443A1 (en) 2015-07-09
KR20150083043A (ko) 2015-07-16
JP2017107595A (ja) 2017-06-15
DE102014226616A1 (de) 2015-07-09
CN204391112U (zh) 2015-06-10
JP2018146989A (ja) 2018-09-20
JP6362721B2 (ja) 2018-07-25
JP6772217B2 (ja) 2020-10-21
KR20170047198A (ko) 2017-05-04

Similar Documents

Publication Publication Date Title
CN204391112U (zh) 显示电路和电子设备显示器结构
US11204534B2 (en) Displays with data lines that accommodate openings
WO2020238489A1 (zh) 触控显示面板和电子设备
US20180366495A1 (en) Array substrate, display panel and display device
CN204360062U (zh) 显示像素电路和显示像素结构
KR20150051393A (ko) 터치 패널 및 그 제조 방법
JP2011222009A (ja) インセル型タッチセンサ装置を備えた表示装置
US8994906B2 (en) Display with multilayer and embedded signal lines
CN110767167B (zh) 显示屏及显示终端
CN114327163B (zh) 一种触控显示面板和触控显示装置
JP2017076106A (ja) 表示パネル
US11852938B2 (en) Displays with data lines that accommodate openings
US20240065057A1 (en) Fanout Lines with Shielding in an Active Area
CN117438430A (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170322

CF01 Termination of patent right due to non-payment of annual fee