CN114355686A - 阵列基板和液晶显示面板 - Google Patents

阵列基板和液晶显示面板 Download PDF

Info

Publication number
CN114355686A
CN114355686A CN202210012253.5A CN202210012253A CN114355686A CN 114355686 A CN114355686 A CN 114355686A CN 202210012253 A CN202210012253 A CN 202210012253A CN 114355686 A CN114355686 A CN 114355686A
Authority
CN
China
Prior art keywords
substrate
metal layer
layer
active pattern
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210012253.5A
Other languages
English (en)
Other versions
CN114355686B (zh
Inventor
汪丽芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202210012253.5A priority Critical patent/CN114355686B/zh
Priority to JP2022510120A priority patent/JP2024512828A/ja
Priority to US17/597,944 priority patent/US12001106B2/en
Priority to KR1020227026233A priority patent/KR20230107469A/ko
Priority to PCT/CN2022/071274 priority patent/WO2023130486A1/zh
Publication of CN114355686A publication Critical patent/CN114355686A/zh
Application granted granted Critical
Publication of CN114355686B publication Critical patent/CN114355686B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供一种阵列基板和液晶显示面板；该阵列基板通过将扫描线设置在第二金属层，则在设置薄膜晶体管的通道时，薄膜晶体管的通道的宽度与扫描线的宽度并不关联，因此可以增加扫描线的宽度以减小扫描线的阻抗，同时扫描线采用阻抗小于第一金属层的第二金属层形成，进一步减小了扫描线的阻抗，且可以使薄膜晶体管的通道的宽度较小，提高阵列基板的充电效率，且减小扫描信号出现的失真差异。

Description

阵列基板和液晶显示面板
技术领域
本申请涉及显示技术领域，尤其是涉及一种阵列基板和液晶显示面板。
背景技术
随着车载面板技术的发展，车载面板的尺寸越来越大。现有面板的驱动过程中，会在两侧设置电路对扫描线输入信号，但由于栅极层一般采用钼形成，电阻较大，随着车载面板的尺寸增大，会导致面板横向的压降极其严重，导致面板不同区域的延迟差异较大，面板的显示均一性较差。针对这一问题，现有显示器件中会通过增加每行级传之间的间隔时间，导致每行的充电时间变短，充电率降低，或者通过增加输出端子数量和驱动芯片数据，但这一设计会导致空间占用较大，无法满足需求，同时，为了降低漏电问题，会使得元器件的通道较小，这会进一步增加扫描信号的失真。
所以，现有显示器件存在栅极层的阻抗较大所导致的显示器件的扫描信号失真的技术问题。
发明内容
本申请实施例提供一种阵列基板和液晶显示面板，用以缓解现有显示器件存在栅极层的阻抗较大所导致的显示器件的扫描信号失真的技术问题。
本申请实施例提供一种阵列基板，该阵列基板包括：
衬底；
有源层，设置于所述衬底一侧；
栅极绝缘层，设置于所述有源层远离所述衬底的一侧；
第一金属层，设置于所述有源层远离所述衬底的一侧，所述第一金属层形成有栅极；
层间绝缘层，设置于所述第一金属层远离所述栅极绝缘层的一侧；
第二金属层，设置于所述层间绝缘层远离所述第一金属层的一侧，所述第二金属层形成有源极、漏极和扫描线；
其中，所述阵列基板还包括数据线，所述数据线包括设置于所述第一金属层的第一部分和设置于所述第二金属层的第二部分，在所述扫描线与所述数据线的交界处，所述数据线的第二部分穿过所述层间绝缘层与所述数据线的第一部分连接，所述扫描线穿过所述层间绝缘层与所述栅极连接。
在一些实施例中，所述有源层包括有源图案，所述有源图案在所述衬底上的投影位于所述扫描线在所述衬底上的投影的一侧，且所述有源图案在所述衬底上的投影与所述扫描线在所述衬底上的投影不重合。
在一些实施例中，所述有源图案包括沟道区和掺杂区，位于所述沟道区的有源图案沿水平方向设置。
在一些实施例中，所述扫描线在靠近所述漏极的一侧形成有缺口，所述扫描线在所述漏极与所述有源图案连接的区域的宽度，小于所述扫描线在所述源极与所述有源图案连接的区域的宽度。
在一些实施例中，在所述掺杂区，位于所述源极与所述有源图案连接一侧的有源图案的部分与所述扫描线之间的距离，大于位于所述漏极与所述有源图案连接一侧的有源图案的部分与所述扫描线之间的距离。
在一些实施例中，所述有源图案包括沟道区和掺杂区，在所述沟道区，所述有源图案在所述衬底上的投影与所述栅极在所述衬底上的投影存在重叠，在所述掺杂区，所述源极和所述漏极穿过所述层间绝缘层和所述栅极绝缘层连接至所述有源图案。
在一些实施例中，所述栅极包括第一栅极部分和第二栅极部分，所述第一栅极部分在所述衬底上的投影、位于所述扫描线在所述衬底上的投影内，所述第一栅极部分的宽度小于所述扫描线的宽度，所述第二栅极部分在所述衬底上的投影与所述有源图案在所述衬底上的投影存在重叠。
在一些实施例中，在所述第一栅极部分对应的区域，所述层间绝缘层形成有至少一个过孔，所述第一栅极部分穿过所述过孔所述扫描线连接。
在一些实施例中，所述过孔包括第一过孔和第二过孔，所述第一栅极部分穿过所述第一过孔与所述扫描线连接，且所述第一栅极部分穿过所述第二过孔与所述扫描线连接。
在一些实施例中，所述第二栅极部分包括第一开关部分和第二开关部分，所述第一开关部分和所述第二开关部分与所述第一栅极部分连接，且所述第一开关部分与所述第二开关部分之间绝缘设置。
同时，本申请实施例提供一种液晶显示面板，该液晶显示面板包括阵列基板、彩膜基板和设置于所述阵列基板与所述彩膜基板之间的液晶层，所述阵列基板包括：
衬底；
有源层，设置于所述衬底一侧；
栅极绝缘层，设置于所述有源层远离所述衬底的一侧；
第一金属层，设置于所述有源层远离所述衬底的一侧，所述第一金属层形成有栅极；
层间绝缘层，设置于所述第一金属层远离所述栅极绝缘层的一侧；
第二金属层，设置于所述层间绝缘层远离所述第一金属层的一侧，所述第二金属层形成有源极、漏极和扫描线；
其中，所述阵列基板还包括数据线，所述数据线包括设置于所述第一金属层的第一部分和设置于所述第二金属层的第二部分，在所述扫描线与所述数据线的交界处，所述数据线的第二部分穿过所述层间绝缘层与所述数据线的第一部分连接，所述扫描线穿过所述层间绝缘层与所述栅极连接。
有益效果：本申请提供一种阵列基板和液晶显示面板；该阵列基板包括衬底、有源层、栅极绝缘层、第一金属层、层间绝缘层和第二金属层，有源层设置于衬底一侧，栅极绝缘层设置于有源层远离衬底的一侧，第一金属层设置于有源层远离衬底的一侧，第一金属层形成有栅极，层间绝缘层设置于第一金属层远离栅极绝缘层的一侧，第二金属层设置于层间绝缘层远离第一金属层的一侧，第二金属层形成有源极、漏极和扫描线，其中，阵列基板还包括数据线，数据线包括设置于第一金属层的第一部分和设置于第二金属层的第二部分，在扫描线与数据线的交界处，数据线的第二部分穿过层间绝缘层与数据线的第一部分连接，栅极穿过层间绝缘层与扫描线连接。本申请通过将扫描线设置在第二金属层，则在设置薄膜晶体管的通道时，薄膜晶体管的通道的宽度与扫描线的宽度并不关联，因此可以增加扫描线的宽度以减小扫描线的阻抗，同时扫描线采用阻抗小于第一金属层的第二金属层形成，进一步减小了扫描线的阻抗，且可以使薄膜晶体管的通道的宽度较小，提高阵列基板的充电效率，且减小扫描信号出现的失真差异。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为现有液晶显示器件的示意图。
图2为现有液晶显示器件的两侧至中间区域的扫描信号的波形图。
图3为本申请实施例提供的阵列基板的第一种示意图。
图4为本申请实施例提供的阵列基板的第二种示意图。
图5为本申请实施例提供的阵列基板的第三种示意图。
图6为本申请实施例提供的液晶显示面板的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
如图1所示，现有显示器件为了降低漏电问题，会设置双栅、有源图案为“n”字型的结构，显示器件包括有源层、栅极层12、源漏极层13，有源层包括多晶硅111和掺杂离子112，通过掺杂离子112实现多晶硅111的掺杂，源漏极层13通过层间绝缘层的过孔与有源层连接，具体以标号14表示源漏极和有源图案的连接，以标号15表示源漏极和像素电极的连接，标号16表示平坦化层和钝化层的过孔。为了提高像素的充电率，降低扫描线的耦合电容，从图1中可以看到，薄膜晶体管的通道长度L1会设计的较小，而该通道长度的也是扫描线的宽度，导致扫描线的宽度也会较小，根据电阻公式可知，扫描线的宽度越小，阻抗越高，导致扫描线的压降较大，扫描信号失真。
具体的，相较于小尺寸的显示器件中横向长度小于纵向长度，对于中大尺寸的显示器件，会呈现横向长度远大于纵向长度的状态，而GOA(gate on array，栅极驱动电路)电路设置在显示器件的左右两侧，扫描线会横向连接至两侧的GOA电路，数据线纵向设置，导致扫描线的长度过大，而由电阻公式可以知道扫描线的长度越大，电阻越大，导致面板横向的压降极其严重，如图2所示，以栅极驱动电路设置在显示器件两侧为例，从显示器件的左侧向中间区域，从显示器件的右侧向中间区域，具体的扫描信号的波形中可以看到，t1小于t2，t2小于t3，由于扫描线的压降，导致扫描信号从两侧向中间区域失真严重，在显示器件显示时，会导致面板不同区域的延迟差异较大，显示器件的显示均一性较差，且为避免延迟导致的错冲，会通过增加每行级传之间的间隔时间，导致每行的充电时间变短，充电率降低，或者通过增加输出端子数量和驱动芯片数据，但这一设计会导致空间占用较大，无法满足需求。所以，现有显示器件存在栅极层的阻抗较大所导致的显示器件的扫描信号失真的技术问题。
如图3、图4、图5所示，本申请实施例提供一种阵列基板，该阵列基板2包括：
衬底211；
有源层215，设置于所述衬底211一侧；
栅极绝缘层216，设置于所述有源层215远离所述衬底211的一侧；
第一金属层217，设置于所述有源层215远离所述衬底211的一侧，所述第一金属层217形成有栅极217d；
层间绝缘层218，设置于所述第一金属层217远离所述栅极绝缘层216的一侧；
第二金属层219，设置于所述层间绝缘层218远离所述第一金属层217的一侧，所述第二金属层219形成有源极219e、漏极219f和扫描线219c；
其中，所述阵列基板2还包括数据线32，所述数据线32包括设置于所述第一金属层217的第一部分321和设置于所述第二金属层219的第二部分322，在所述扫描线219c与所述数据线32的交界处，所述数据线32的第二部分322穿过所述层间绝缘层218与所述数据线32的第一部分321连接，所述扫描线219c穿过所述层间绝缘层218与所述栅极217d连接。
本申请实施例提供一种阵列基板，该阵列基板通过将扫描线设置在第二金属层，则在设置薄膜晶体管的通道时，薄膜晶体管的通道的宽度与扫描线的宽度并不关联，因此可以增加扫描线的宽度以减小扫描线的阻抗，同时扫描线采用阻抗小于第一金属层的第二金属层形成，进一步减小了扫描线的阻抗，且可以使薄膜晶体管的通道的宽度较小，提高阵列基板的充电效率，且减小扫描信号出现的失真差异。
需要说明的是，在图5中，阵列基板中各膜层或者器件叠合，导致部分膜层的结构被遮挡，各膜层的具体结构通过图4中的分解图进行示意说明，各膜层之间的设置和连接在下述实施例进行详细说明。
针对薄膜晶体管的通道长度与扫描线的宽度关联会导致扫描线的宽度较小，进而导致扫描线的阻抗较大的问题。在一种实施例中，如图3至图5所示，所述有源层215包括有源图案，所述有源图案在所述衬底211上的投影位于所述扫描线219c在所述衬底211上的投影的一侧，且所述有源图案在所述衬底211上的投影与所述扫描线219c在所述衬底211上的投影不重合。通过使扫描线和栅极分开设置，使得扫描线的线宽与薄膜晶体管的通道长度并不关联，对于薄膜晶体管的通道长度需要设定的较小以提高充电率和减小耦合电容，可以对薄膜晶体管的通道长度进行设计，而不会影响到扫描线的宽度，相应的可以增加扫描线的线宽，减小扫描线的阻抗，从而在减小扫描线的阻抗的同时，提高了像素的充电率，而扫描线的耦合电容可以根据扫描线和数据线的设计进行减小。
在一种实施例中，所述有源图案包括沟道区和掺杂区，位于所述沟道区的有源图案沿水平方向设置。相较于当前显示器件需要将有源图案设置为“n”字型，减小扫描线宽度，本申请实施例使薄膜晶体管的通道长度与扫描线的线宽并不关联，因此可以使得有源图案水平设置，增加扫描线的线宽，减小扫描线的压降。
需要说明的是，在图3中，沟道区的有源图案的部分以标号215b表示，掺杂区的有源图案的部分以标号215a表示，而在图4和图5中，以标号215c表示有源图案的掺杂材料，以标号215b表示未进行掺杂的有源图案，因此，可以通过掺杂材料和未进行掺杂的有源图案得到沟道区和掺杂区的有源图案。
需要说明的是，为了便于说明各膜层的设计和各膜层的连接，便于示出各膜层之间的叠合状态，在本申请实施例的附图中没有示出轻掺杂区，本申请实施例中的附图和说明书中没有特指时，掺杂区是指重掺杂区，但实际设计时会存在轻掺杂区，轻掺杂区设置于重掺杂区和沟道区之间，在下述实施例中不再赘述。
具体的，如图3至图5所示，所述掺杂区215a包括依次设置的第一掺杂区、第二掺杂区和第三掺杂区，所述沟道区215b包括第一沟道区和第二沟道区，所述第一沟道区位于所述第一掺杂区和所述第二掺杂区之间，所述第二沟道区位于所述第二掺杂区和所述第三掺杂区之间。通过使得掺杂区和沟道区水平设置，使得薄膜晶体管的通道长度与扫描线的线宽并不关联，增加扫描线的线宽，减小扫描线的压降。
具体的，如图1、图5所示，相较于当前有源图案需要设置为“n”字型，减小扫描线宽度，本申请实施例中使薄膜晶体管的通道长度与扫描线的线宽并不关联，可以通过水平设置有源图案，使得掺杂区和沟道区依次水平设置，中间的掺杂区可以提高有源图案的导电性能，减小功耗，增加扫描线的线宽，减小扫描线的压降。
在一种实施例中，如图3至图5所示，所述扫描线219c在靠近所述漏极219f的一侧形成有缺口301，所述扫描线219c在所述漏极219f与所述有源图案连接的区域的宽度，小于所述扫描线219c在所述源极219e与所述有源图案连接的区域的宽度。通过使得在漏极与像素电极连接的一侧，在扫描线上形成缺口，使得扫描线和漏极存在一定的间距，避免漏极和扫描线出现短路，且避免扫描线和像素电极之间形成寄生电容，影响显示器件的正常显示。
在一种实施例中，如图3至图5所示，在所述掺杂区，位于所述源极219e与所述有源图案连接一侧的有源图案的部分与所述扫描线219c之间的距离，大于位于所述漏极219f与所述有源图案连接一侧的有源图案的部分与所述扫描线219c之间的距离。通过使得源极与有源图案连接一侧的有源图案的部分与扫描线之间的距离，大于漏极与有源图案连接一侧的有源图案的部分与扫描线之间的距离，使得在源极与数据线连接时，能够预留数据线从第二金属层连接至第一金属层的区域，避免在数据线从第二金属层连接至第一金属层时，导致第一金属层连接至有源层，或者与扫描线出现短路问题，影响正常显示。
具体的，上述实施例以源极与数据线连接，数据线在源极一侧实现第一金属层和第二金属层的转线设置为例进行了详细说明。但本申请实施例不限于此，在数据线位于漏极一侧进行第一金属层和第二金属层的走线连接时，可以相应的使漏极一侧有源图案的部分与扫描线之间的距离，大于源极一侧有源图案的部分与扫描线之间的距离。
在一种实施例中，所述有源图案包括沟道区和掺杂区，在所述沟道区，所述有源图案在所述衬底上的投影与所述栅极在所述衬底上的投影存在重叠，在所述掺杂区，所述源极和所述漏极穿过所述层间绝缘层和所述栅极绝缘层连接至所述有源图案。通过在沟道区使栅极和有源图案在衬底上的投影存在重叠，实现阵列基板的薄膜晶体管的栅极的开关功能，通过源极和漏极与掺杂区连接，实现阵列基板的薄膜晶体管的信号传输的功能，从而使得在输入电信号时，可以通过薄膜晶体管控制信号的传输。
针对当前显示器件需要减小薄膜晶体管的通道长度以保证像素的充电率和减小扫描线的耦合电容，会导致扫描线的阻抗较大的技术问题。在一种实施例中，如图3至图5所示，所述栅极217d包括第一栅极部分311和第二栅极部分312，所述第一栅极部分311在所述衬底211上的投影、位于所述扫描线219c在所述衬底211上的投影内，所述第一栅极部分311的宽度小于所述扫描线219c的宽度，所述第二栅极部分312在所述衬底211上的投影与所述有源图案在所述衬底211上的投影存在重叠。通过将栅极分为第一栅极部分和第二栅极部分，由于栅极和扫描线位于不同膜层，因此，扫描线的宽度可以不受栅极的影响，使得扫描线的宽度大于第一栅极部分的宽度，减小扫描线的阻抗，减小扫描线的压降，且第一栅极部分和第二栅极部分可以实现开关功能。
在一种实施例中，所述栅极包括第一栅极部分和第二栅极部分，所述第一栅极部分在所述衬底上的投影、位于所述扫描线在所述衬底上的投影内，所述第一栅极部分的宽度等于所述扫描线的宽度，所述第二栅极部分在所述衬底上的投影与所述有源图案在所述衬底上的投影存在重叠。通过使得第一栅极部分在所述衬底上的投影、位于所述扫描线在所述衬底上的投影内，所述第一栅极部分的宽度等于所述扫描线的宽度，使得在增加扫描线的宽度以减小扫描线的阻抗时，也可以通过增加栅极的面积，增加栅极和扫描线的连接稳定性，并且可以减小栅极和扫描线的连接处的阻抗，且由于栅极增加部分并未超出扫描线的宽度，也不会增加像素的尺寸。
在一种实施例中，在所述第一栅极部分对应的区域，所述层间绝缘层形成有至少一个过孔，所述第一栅极部分穿过所述过孔所述扫描线连接。通过使第一栅极部分和扫描线具有重叠，使得栅极和扫描线连接时，可以直接通过在栅极和扫描线重叠的部分，即第一栅极部分和扫描线重叠部分对层间绝缘层设置过孔，使得第一栅极部分与扫描线连接，从而可以通过扫描线上传输的信号控制栅极的开启和关闭，实现薄膜晶体管的开关功能。
在一种实施例中，如图4、图5所示，所述过孔包括第一过孔45和所述第二过孔46，所述第一栅极部分311穿过所述第一过孔45与所述扫描线219c连接，且所述第一栅极部分311穿过所述第二过孔46与所述扫描线219c连接。通过使得第一栅极部分与扫描线存在多处连接，使得栅极和扫描线的连通性较好，提高信号传输的效率和稳定性。
具体的，上述实施例以层间绝缘层形成的过孔包括第一过孔和第二过孔为例进行了详细说明，但本申请实施例不限于此，例如为了进一步增加栅极和扫描线的连通性，可以设置第三过孔，使得栅极的第一栅极部分和扫描线通过第一过孔、第二过孔和第三过孔进行连接，且在需要进一步提高栅极和扫描线的连通性时，可以进一步增加过孔，增加栅极和扫描线的连通性。
针对显示器件存在漏电的问题。在一种实施例中，如图3至图5所示，所述第二栅极部分312包括第一开关部分312a和第二开关部分312b，所述第一开关部分312a和所述第二开关部分312b与所述第一栅极部分311连接，且所述第一开关部分312a与所述第二开关部分312b之间绝缘设置。通过设置第一开关部分和第二开关部分，使第一开关部分和第二开关部分与有源图案的沟道区的投影存在重合，使得栅极为双栅设计，通过双栅设计减小阵列基板的漏电问题。
具体的，如图4、图5所示，图4为有源层215、第一金属层217和第二金属层219的分解图，图5为阵列基板的各膜层的俯视图。从图4和图5可以看到，有源层215包括未进行掺杂的有源图案和有源图案的掺杂材料215c，第一金属层217包括数据线32的第一部分321和栅极217d，第二金属层219包括数据线32的第二部分322、源极219e、漏极219f和扫描线219c，如图5所示，由于数据线32和扫描线219c会存在交叉部分，因此，在数据线32和扫描线219c的交界区域，使数据线32采用第一金属层217形成。
具体的，数据线32的第一部分321包括第一端子217a、第一连接线217b和第二端子217c，数据线32的第二部分322包括第二连接线219a、第三端子219b和第四端子219d，第一端子217a和第三端子219b通过层间绝缘层的过孔连接，第二端子217c与第四端子219d通过层间绝缘层的过孔连接，具体的，图5中以标号44表示第一端子和第三端子的连接部分、第二端子和第四端子的连接部分，在图5中第三端子覆盖第一端子、第四端子覆盖第二端子，因此图5中未示出第一端子和第二端子。
具体的，源极219e和漏极219f通过层间绝缘层和栅极绝缘层的过孔与有源图案连接，如图5所示，以标号41表示源极和漏极与有源层连接的部分。
具体的，为了便于展示各膜层的叠合状态，图5中未示出部分膜层在图5中，以标号43表示平坦化层和钝化层形成的过孔，以标号42表示漏极与像素电极的连接部分。
从图4、图5可以看到，在输入扫描信号时，扫描信号会从第二金属层的扫描线219c传导，然后通过扫描线219c和栅极217d的连接处45和46传递至栅极217d，开启栅极217d，而数据线在输入数据信号时，数据信号会从第二金属层的数据线32的第二连接线219a传导至第三端子219b，然后从第三端子219b传导至第一端子217a，然后从第一端子217a传导至第一连接线217b，然后从第一连接线217b传导至第二端子217c，然后从第二端子217c传导至第四端子219d，然后从第四端子219d传导至第二连接线219a，然后从第二连接线219a传导至源极219e，以输入数据信号。该过程中由于扫描信号通过第二金属层走线，且可以增加扫描线的线宽，减小了扫描信号的延迟。
需要说明的是，上述实施例中以图4和图5示出的各膜层的分解图和俯视图进行了详细说明，但本申请实施例不限于此，例如图4、图5中的任一特征可以应用在其他实施例中，并不限于图4、图5所对应的实施例。
具体的，在一种实施例中，数据线的第一部分包括第一端子、第一连接线和第二端子，数据线的第二部分包括第二连接线、第三端子和第四端子，所述第一连接线的两端与所述第一端子和第二端子连接，所述第三端子与所述第二连接线连接，所述第一端子与所述第三端子穿过所述层间绝缘层的过孔连接，所述第四端子与所述第二连接线连接，所述第二端子和所述第四端子穿过层间绝缘层的过孔连接，所述第三端子在所述衬底上的投影面积大于或者等于所述第一端子在所述衬底上的投影面积，所述第四端子在所述衬底上的投影面积大于或者等于所述第二端子在所述衬底上的投影面积。通过使得第三端子在衬底上的投影面积大于或者等于第一端子在衬底上的投影面积，使第四端子在衬底上的投影面积大于或者等于第二端子在衬底上的投影面积，使得数据线的第一部分和数据线的第二部分通过第一端子、第二端子、第三端子和第四端子连接时，可以使第一端子和第二端子与第三端子和第四端子整面连接，提高连接效果，减小阻抗。
在一种实施例中，所述第一金属层的单位面积的电阻小于所述第二金属层的单位面积的电阻。在阵列基板中，第二金属层的材料的电阻小于第一金属层的材料的电阻，通过采用第二金属层形成扫描线，使得在信号输入时，扫描线的压降较小，减小信号的失真问题。
在一种实施例中，位于同一行的像素的扫描线一体成型。在形成同一行的像素时，可以同时形成多个像素的扫描线，使得同一行的像素的扫描线均采用第二金属层形成，减小扫描信号从两侧向中间区域的延迟。
在一种实施例中，如图3所示，所述阵列基板2还包括遮光层212、阻挡层213和缓冲层214，所述遮光层212对应设置于所述有源层215设置区域。
在一种实施例中，如图3所示，所述阵列基板2还包括平坦化层220、第一电极层221、钝化层222和第二电极层223，源漏极层219穿过平坦化层220、钝化层222的过孔与第二电极层223连接。
如图3所示，在图3中第一电极层221两侧断开，但在实际中，为了使第一电极层和第二电极层绝缘设置，会使得第一电极层形成过孔，钝化层填充至过孔内隔开第一电极层和第二电极层，第二电极层穿过钝化层和平坦化层与源漏极层连接，第一电极层为整面设置，只是形成有过孔，而不是多段设置。
同时，如图4至图6所示，本申请实施例提供一种液晶显示面板，该液晶显示面板包括阵列基板、彩膜基板52和设置于所述阵列基板与所述彩膜基板52之间的液晶层51，所述阵列基板包括：
衬底211；
有源层215，设置于所述衬底211一侧；
栅极绝缘层216，设置于所述有源层215远离所述衬底211的一侧；
第一金属层217，设置于所述有源层215远离所述衬底211的一侧，所述第一金属层217形成有栅极217d；
层间绝缘层218，设置于所述第一金属层217远离所述栅极绝缘层216的一侧；
第二金属层219，设置于所述层间绝缘层218远离所述第一金属层217的一侧，所述第二金属层219形成有源极219e、漏极219f和扫描线219c；
其中，所述阵列基板2还包括数据线32，所述数据线32包括设置于所述第一金属层217的第一部分321和设置于所述第二金属层219的第二部分322，在所述扫描线219c与所述数据线32的交界处，所述数据线32的第二部分322穿过所述层间绝缘层218与所述数据线32的第一部分321连接，所述扫描线219c穿过所述层间绝缘层218与所述栅极217d连接。
本申请实施例提供一种液晶显示面板，该液晶显示面板包括阵列基板、彩膜基板和设置于阵列基板和彩膜基板之间的液晶层，该阵列基板通过将扫描线设置在第二金属层，则在设置薄膜晶体管的通道时，薄膜晶体管的通道的宽度与扫描线的宽度并不关联，因此可以增加扫描线的宽度以减小扫描线的阻抗，同时扫描线采用阻抗小于第一金属层的第二金属层形成，进一步减小了扫描线的阻抗，且可以使薄膜晶体管的通道的宽度较小，提高阵列基板的充电效率，且减小扫描信号出现的失真差异。
在一种实施例中，在液晶显示面板中，所述有源层包括有源图案，所述有源图案在所述衬底上的投影位于所述扫描线在所述衬底上的投影的一侧，且所述有源图案在所述衬底上的投影与所述扫描线在所述衬底上的投影不重合。
在一种实施例中，在液晶显示面板中，所述有源图案包括沟道区和掺杂区，位于所述沟道区的有源图案沿水平方向设置。
在一种实施例中，在液晶显示面板中，在所述掺杂区，位于所述源极与所述有源图案连接一侧的有源图案的部分与所述扫描线之间的距离，大于位于所述漏极与所述有源图案连接一侧的有源图案的部分与所述扫描线之间的距离。
在一种实施例中，在液晶显示面板中，所述有源图案包括沟道区和掺杂区，在所述沟道区，所述有源图案在所述衬底上的投影与所述栅极在所述衬底上的投影存在重叠，在所述掺杂区，所述源极和所述漏极穿过所述层间绝缘层和所述栅极绝缘层连接至所述有源图案。
在一种实施例中，在液晶显示面板中，所述栅极包括第一栅极部分和第二栅极部分，所述第一栅极部分在所述衬底上的投影、位于所述扫描线在所述衬底上的投影内，所述第一栅极部分的宽度小于所述扫描线的宽度，所述第二栅极部分在所述衬底上的投影与所述有源图案在所述衬底上的投影存在重叠。
在一种实施例中，在液晶显示面板中，在所述第一栅极部分对应的区域，所述层间绝缘层形成有至少一个过孔，所述第一栅极部分穿过所述过孔所述扫描线连接。
在一种实施例中，在液晶显示面板中，所述过孔包括第一过孔和第二过孔，所述第一栅极部分穿过所述第一过孔与所述扫描线连接，且所述第一栅极部分穿过所述第二过孔与所述扫描线连接。
在一种实施例中，在液晶显示面板中，所述第二栅极部分包括第一开关部分和第二开关部分，所述第一开关部分和所述第二开关部分与所述第一栅极部分连接，且所述第一开关部分与所述第二开关部分之间绝缘设置。
在一种实施例中，在液晶显示面板中，数据线的第一部分包括第一端子、第一连接线和第二端子，数据线的第二部分包括第二连接线、第三端子和第四端子，所述第一连接线的两端与所述第一端子和第二端子连接，所述第三端子与所述第二连接线连接，所述第一端子与所述第三端子穿过所述层间绝缘层的过孔连接，所述第四端子与所述第二连接线连接，所述第二端子和所述第四端子穿过层间绝缘层的过孔连接，所述第三端子在所述衬底上的投影面积大于或者等于所述第一端子在所述衬底上的投影面积，所述第四端子在所述衬底上的投影面积大于或者等于所述第二端子在所述衬底上的投影面积。
在一种实施例中，在液晶显示面板中，所述第一金属层的单位面积的电阻小于所述第二金属层的单位面积的电阻。
根据上述实施例可知：
本申请实施例提供一种阵列基板和液晶显示面板；该阵列基板包括衬底、有源层、栅极绝缘层、第一金属层、层间绝缘层和第二金属层，有源层设置于衬底一侧，栅极绝缘层设置于有源层远离衬底的一侧，第一金属层设置于有源层远离衬底的一侧，第一金属层形成有栅极，层间绝缘层设置于第一金属层远离栅极绝缘层的一侧，第二金属层设置于层间绝缘层远离第一金属层的一侧，第二金属层形成有源极、漏极和扫描线，其中，阵列基板还包括数据线，数据线包括设置于第一金属层的第一部分和设置于第二金属层的第二部分，在扫描线与数据线的交界处，数据线的第二部分穿过层间绝缘层与数据线的第一部分连接，栅极穿过层间绝缘层与扫描线连接。本申请通过将扫描线设置在第二金属层，则在设置薄膜晶体管的通道时，薄膜晶体管的通道的宽度与扫描线的宽度并不关联，因此可以增加扫描线的宽度以减小扫描线的阻抗，同时扫描线采用阻抗小于第一金属层的第二金属层形成，进一步减小了扫描线的阻抗，且可以使薄膜晶体管的通道的宽度较小，提高阵列基板的充电效率，且减小扫描信号出现的失真差异。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板和液晶显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (11)

1.一种阵列基板，其特征在于，包括：
衬底；
有源层，设置于所述衬底一侧；
栅极绝缘层，设置于所述有源层远离所述衬底的一侧；
第一金属层，设置于所述有源层远离所述衬底的一侧，所述第一金属层形成有栅极；
层间绝缘层，设置于所述第一金属层远离所述栅极绝缘层的一侧；
第二金属层，设置于所述层间绝缘层远离所述第一金属层的一侧，所述第二金属层形成有源极、漏极和扫描线；
其中，所述阵列基板还包括数据线，所述数据线包括设置于所述第一金属层的第一部分和设置于所述第二金属层的第二部分，在所述扫描线与所述数据线的交界处，所述数据线的第二部分穿过所述层间绝缘层与所述数据线的第一部分连接，所述扫描线穿过所述层间绝缘层与所述栅极连接。
2.如权利要求1所述的阵列基板，其特征在于，所述有源层包括有源图案，所述有源图案在所述衬底上的投影位于所述扫描线在所述衬底上的投影的一侧，且所述有源图案在所述衬底上的投影与所述扫描线在所述衬底上的投影不重合。
3.如权利要求2所述的阵列基板，其特征在于，所述有源图案包括沟道区和掺杂区，位于所述沟道区的有源图案沿水平方向设置。
4.如权利要求3所述的阵列基板，其特征在于，所述扫描线在靠近所述漏极的一侧形成有缺口，所述扫描线在所述漏极与所述有源图案连接的区域的宽度，小于所述扫描线在所述源极与所述有源图案连接的区域的宽度。
5.如权利要求3所述的阵列基板，其特征在于，在所述掺杂区，位于所述源极与所述有源图案连接一侧的有源图案的部分与所述扫描线之间的距离，大于位于所述漏极与所述有源图案连接一侧的有源图案的部分与所述扫描线之间的距离。
6.如权利要求2所述的阵列基板，其特征在于，所述有源图案包括沟道区和掺杂区，在所述沟道区，所述有源图案在所述衬底上的投影与所述栅极在所述衬底上的投影存在重叠，在所述掺杂区，所述源极和所述漏极穿过所述层间绝缘层和所述栅极绝缘层连接至所述有源图案。
7.如权利要求1所述的阵列基板，其特征在于，所述栅极包括第一栅极部分和第二栅极部分，所述第一栅极部分在所述衬底上的投影、位于所述扫描线在所述衬底上的投影内，所述第一栅极部分的宽度小于所述扫描线的宽度，所述第二栅极部分在所述衬底上的投影与所述有源图案在所述衬底上的投影存在重叠。
8.如权利要求7所述的阵列基板，其特征在于，在所述第一栅极部分对应的区域，所述层间绝缘层形成有至少一个过孔，所述第一栅极部分穿过所述过孔所述扫描线连接。
9.如权利要求8所述的阵列基板，其特征在于，所述过孔包括第一过孔和第二过孔，所述第一栅极部分穿过所述第一过孔与所述扫描线连接，且所述第一栅极部分穿过所述第二过孔与所述扫描线连接。
10.如权利要求7所述的阵列基板，其特征在于，所述第二栅极部分包括第一开关部分和第二开关部分，所述第一开关部分和所述第二开关部分与所述第一栅极部分连接，且所述第一开关部分与所述第二开关部分之间绝缘设置。
11.一种液晶显示面板，其特征在于，包括阵列基板、彩膜基板和设置于所述阵列基板与所述彩膜基板之间的液晶层，所述阵列基板包括：
衬底；
有源层，设置于所述衬底一侧；
栅极绝缘层，设置于所述有源层远离所述衬底的一侧；
第一金属层，设置于所述有源层远离所述衬底的一侧，所述第一金属层形成有栅极；
层间绝缘层，设置于所述第一金属层远离所述栅极绝缘层的一侧；
第二金属层，设置于所述层间绝缘层远离所述第一金属层的一侧，所述第二金属层形成有源极、漏极和扫描线；
其中，所述阵列基板还包括数据线，所述数据线包括设置于所述第一金属层的第一部分和设置于所述第二金属层的第二部分，在所述扫描线与所述数据线的交界处，所述数据线的第二部分穿过所述层间绝缘层与所述数据线的第一部分连接，所述扫描线穿过所述层间绝缘层与所述栅极连接。
CN202210012253.5A 2022-01-07 2022-01-07 阵列基板和液晶显示面板 Active CN114355686B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202210012253.5A CN114355686B (zh) 2022-01-07 2022-01-07 阵列基板和液晶显示面板
JP2022510120A JP2024512828A (ja) 2022-01-07 2022-01-11 アレイ基板及び液晶ディスプレイパネル
US17/597,944 US12001106B2 (en) 2022-01-07 2022-01-11 Array substrate and liquid crystal display panel
KR1020227026233A KR20230107469A (ko) 2022-01-07 2022-01-11 어레이 기판 및 액정 디스플레이 패널
PCT/CN2022/071274 WO2023130486A1 (zh) 2022-01-07 2022-01-11 阵列基板和液晶显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210012253.5A CN114355686B (zh) 2022-01-07 2022-01-07 阵列基板和液晶显示面板

Publications (2)

Publication Number Publication Date
CN114355686A true CN114355686A (zh) 2022-04-15
CN114355686B CN114355686B (zh) 2023-08-01

Family

ID=81108119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210012253.5A Active CN114355686B (zh) 2022-01-07 2022-01-07 阵列基板和液晶显示面板

Country Status (5)

Country Link
US (1) US12001106B2 (zh)
JP (1) JP2024512828A (zh)
KR (1) KR20230107469A (zh)
CN (1) CN114355686B (zh)
WO (1) WO2023130486A1 (zh)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404134A (zh) * 2008-11-12 2009-04-08 友达光电股份有限公司 使用半源极驱动架构的显示面板及其显示数据供应方法
CN102576173A (zh) * 2009-10-08 2012-07-11 夏普株式会社 液晶显示装置及其制造方法
CN103034002A (zh) * 2011-10-05 2013-04-10 株式会社日本显示器东 液晶显示装置及其制造方法
CN103646966A (zh) * 2013-12-02 2014-03-19 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN104409462A (zh) * 2014-12-18 2015-03-11 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104599651A (zh) * 2014-01-08 2015-05-06 苹果公司 具有降低的金属布线电阻的显示电路
US20150168759A1 (en) * 2012-06-25 2015-06-18 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display device, and method for manufacturing active matrix substrate
CN105070727A (zh) * 2015-08-21 2015-11-18 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、其制作方法及显示装置
CN105677111A (zh) * 2016-01-29 2016-06-15 上海天马微电子有限公司 一种阵列基板及显示面板
CN105807523A (zh) * 2016-05-27 2016-07-27 厦门天马微电子有限公司 阵列基板、包含其的显示面板和显示装置
KR20160133059A (ko) * 2015-05-11 2016-11-22 삼성디스플레이 주식회사 표시 장치
CN107134461A (zh) * 2017-06-28 2017-09-05 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、oled显示装置
CN111341814A (zh) * 2020-03-11 2020-06-26 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板的制作方法
CN112068368A (zh) * 2020-09-01 2020-12-11 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
CN113097234A (zh) * 2021-04-02 2021-07-09 江苏集萃有机光电技术研究所有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN213878094U (zh) * 2021-01-15 2021-08-03 武汉华星光电技术有限公司 显示面板
CN113391485A (zh) * 2021-06-29 2021-09-14 昆山龙腾光电股份有限公司 阵列基板及制作方法、显示面板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6646692B2 (en) * 2000-01-26 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal display device and method of fabricating the same
JP4485078B2 (ja) 2000-01-26 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003045966A (ja) 2001-08-02 2003-02-14 Seiko Epson Corp 薄膜半導体装置、電気光学装置、それを用いた投射型液晶表示装置並びに電子機器
KR20060038076A (ko) 2004-10-29 2006-05-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101480004B1 (ko) 2008-02-21 2015-01-08 삼성디스플레이 주식회사 표시판 및 그 제조 방법
CN102496618B (zh) 2011-12-06 2013-11-06 华映视讯（吴江）有限公司 像素结构制作方法
CN103728802B (zh) 2013-12-27 2016-03-30 深圳市华星光电技术有限公司 液晶面板
CN104319279B (zh) 2014-11-10 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404134A (zh) * 2008-11-12 2009-04-08 友达光电股份有限公司 使用半源极驱动架构的显示面板及其显示数据供应方法
CN102576173A (zh) * 2009-10-08 2012-07-11 夏普株式会社 液晶显示装置及其制造方法
CN103034002A (zh) * 2011-10-05 2013-04-10 株式会社日本显示器东 液晶显示装置及其制造方法
US20150168759A1 (en) * 2012-06-25 2015-06-18 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display device, and method for manufacturing active matrix substrate
CN103646966A (zh) * 2013-12-02 2014-03-19 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN104599651A (zh) * 2014-01-08 2015-05-06 苹果公司 具有降低的金属布线电阻的显示电路
CN104409462A (zh) * 2014-12-18 2015-03-11 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR20160133059A (ko) * 2015-05-11 2016-11-22 삼성디스플레이 주식회사 표시 장치
CN105070727A (zh) * 2015-08-21 2015-11-18 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、其制作方法及显示装置
CN105677111A (zh) * 2016-01-29 2016-06-15 上海天马微电子有限公司 一种阵列基板及显示面板
CN105807523A (zh) * 2016-05-27 2016-07-27 厦门天马微电子有限公司 阵列基板、包含其的显示面板和显示装置
CN107134461A (zh) * 2017-06-28 2017-09-05 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、oled显示装置
CN111341814A (zh) * 2020-03-11 2020-06-26 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板的制作方法
CN112068368A (zh) * 2020-09-01 2020-12-11 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
CN213878094U (zh) * 2021-01-15 2021-08-03 武汉华星光电技术有限公司 显示面板
CN113097234A (zh) * 2021-04-02 2021-07-09 江苏集萃有机光电技术研究所有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN113391485A (zh) * 2021-06-29 2021-09-14 昆山龙腾光电股份有限公司 阵列基板及制作方法、显示面板

Also Published As

Publication number Publication date
KR20230107469A (ko) 2023-07-17
CN114355686B (zh) 2023-08-01
JP2024512828A (ja) 2024-03-21
WO2023130486A1 (zh) 2023-07-13
US20240036413A1 (en) 2024-02-01
US12001106B2 (en) 2024-06-04

Similar Documents

Publication Publication Date Title
CN109904214B (zh) 一种显示面板、包含其的显示装置
CN110060575B (zh) 一种显示面板、包含其的显示装置
KR0177048B1 (ko) 화상표시장치
US6633359B1 (en) Liquid crystal display having signal lines on substrate intermittently extending and its manufacture
CN100394285C (zh) 电光装置和具备该电光装置的电子设备
KR100384672B1 (ko) 액정 표시 장치
WO2020182000A1 (zh) 移位寄存器单元、栅极驱动电路和显示装置
WO2010111848A1 (zh) 像素电极结构
WO2015074332A1 (zh) 一种液晶显示面板
US20230134406A1 (en) Array substrate and display apparatus
CN112331118B (zh) 一种显示面板和显示装置
JP2009503572A (ja) 遮光体を具備したトランジスタを有する薄膜回路
JP4410912B2 (ja) 静電保護回路
JP7358240B2 (ja) デマルチプレクサ、それを備えたアレイ基板、及び表示装置
JP3657702B2 (ja) 液晶表示装置
CN115148745A (zh) 显示装置
US7098879B2 (en) Display device
JP5299407B2 (ja) 液晶表示装置
CN114355686A (zh) 阵列基板和液晶显示面板
JP3286843B2 (ja) 液晶パネル
JP3548063B2 (ja) アクティブマトリクス型表示装置
KR20070080143A (ko) 액정표시장치
CN112735281A (zh) 显示面板
JPH10253989A (ja) 表示装置
CN114002887B (zh) 阵列基板和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant