CN213878094U - 显示面板 - Google Patents
显示面板 Download PDFInfo
- Publication number
- CN213878094U CN213878094U CN202120119737.0U CN202120119737U CN213878094U CN 213878094 U CN213878094 U CN 213878094U CN 202120119737 U CN202120119737 U CN 202120119737U CN 213878094 U CN213878094 U CN 213878094U
- Authority
- CN
- China
- Prior art keywords
- layer
- data line
- display panel
- active layer
- patterned active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本申请提供一种显示面板,显示面板包括:数据线;晶体管,与数据线电性连接,且晶体管包括图案化有源层,图案化有源层设置于数据线对应的区域;以及屏蔽层,设置于图案化有源层和数据线之间。通过将与数据线电性连接的晶体管的图案化有源层设置于数据线对应的区域,以使图案化有源层与数据线在显示面板的厚度方向上叠置,减小图案化有源层和数据线布设所需的空间,减少重复单元的宽度,有利于显示面板实现高分辨率显示。另外,在图案化有源层与数据线之间设置屏蔽层,以避免数据线的电压影响图案化有源层正常工作。
Description
技术领域
本申请涉及显示技术领域,尤其涉及一种显示面板。
背景技术
目前,虚拟现实技术已经在军事和航空领域引入,高分辨是虚拟现实技术发展的趋势,市场推出的1000左右的分辨率仍然无法满足虚拟现实技术对高分辨的需求。
因此,有必要提出一种技术方案以提高分辨率。
实用新型内容
本申请的目的在于提供一种显示面板,避免数据线与图案化有源层叠置以提高分辨率时,数据线影响图案化有源层正常工作。
为实现上述目的,技术方案如下:
一种显示面板,所述显示面板包括:
数据线;
晶体管,与所述数据线电性连接,且所述晶体管包括图案化有源层,所述图案化有源层设置于所述数据线对应的区域;以及
屏蔽层,设置于所述图案化有源层和所述数据线之间。
有益效果:本申请提供一种显示面板,通过将与数据线电性连接的晶体管的图案化有源层设置于数据线对应的区域,以使图案化有源层与数据线在显示面板的厚度方向上叠置,减小图案化有源层和数据线布设所需的空间,减少重复单元的宽度,有利于显示面板实现高分辨率显示。另外,在图案化有源层与数据线之间设置屏蔽层,以避免数据线的电压影响图案化有源层正常工作。
附图说明
图1为传统技术中显示面板的截面示意图;
图2为图1所示显示面板的平面示意图;
图3为本申请第一实施例的显示面板的截面示意图;
图4为图3所示显示面板的平面示意图;
图5为图4中数据线的平面示意图;
图6为图4中图案化有源层的平面示意图;
图7为屏蔽层、图案化有源层、扫描线以及数据线布设的平面示意图;
图8为图7中屏蔽层的平面示意图;
图9为图4中扫描线与源极同层设置的平面示意图;
图10为图4中漏极的示意图;
图11为本申请第二实施例显示面板的截面示意图;
图12为本申请第三实施例显示面板的截面示意图;
图13为图12所示显示面板的平面示意图;
图14为本申请第四实施例显示面板的截面示意图;
图15为制造图11所示显示面板的过程示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
请参阅图1及图2,图1为传统技术中显示面板的截面示意图,图2为图1所示显示面板的平面示意图。在传统技术中,显示面板300包括基板301、遮光层302、缓冲层303、图案化有源层304、栅极绝缘层305、栅极306、层间绝缘层307、源极308、漏极309、第一钝化层310、公共电极311、第二钝化层312、像素电极313、扫描线314以及数据线316。
遮光层302设置于基板301上。缓冲层303覆盖遮光层302和基板301。图案化有源层304设置于缓冲层303上且图案化有源层304的沟道为遮光层302遮蔽住,图案化有源层304呈U型。栅极绝缘层305覆盖图案化有源层304和缓冲层303。扫描线314设置于栅极绝缘层305上,扫描线314与图案化有源层304交叠的部分为两个栅极,图案化有源层304与扫描线314交叠的部分为两个沟道区。层间绝缘层307覆盖栅极绝缘层305以及栅极306。源极308和漏极309设置于层间绝缘层307上,源极308通过贯穿层间绝缘层307和栅极绝缘层305的第一连接过孔300a与图案化有源层304对应源极接触区的部分电性连接,漏极309通过贯穿层间绝缘层307和栅极绝缘层305的第二连接过孔300b与图案化有源层304对应漏极接触区的部分电性连接。数据线316、源极308以及漏极309同层设置。第一钝化层310覆盖源极308、漏极309以及层间绝缘层307。公共电极311设置于第一钝化层310上。第二钝化层312覆盖第一钝化层310及公共电极311。像素电极313设置于第二钝化层312上,像素电极313通过贯穿第二钝化层312和第一钝化层310的第三连接过孔300c与漏极309电性连接。传统技术中,漏极309设置于相邻两个数据线316之间,数据线316的宽度为L1,漏极309与一个相邻的数据线316的间距为L2,漏极309的宽度为L3,漏极309与另一个相邻数据线316的间距为L4,由一个数据线316、与该数据线316电性连接的晶体管及像素电极(未示出)等构成的重复单元的宽度为L1+L2+L3+L4。受限于面板曝光等的制程能力,金属线宽最小只能做到1.5微米左右,无机绝缘层上的过孔尺寸最小为2微米左右,有机绝缘层上的过孔最小为3微米-5微米左右,导致L1+L2+L3+L4的取值最小为7微米-8微米,对应地,分辨率最大只能到达1000左右,分辨率为1000左右无法满足虚拟现实技术沉浸感的需求。
针对传统技术的问题,本申请显示面板将与数据线电性连接的晶体管的图案化有源层设置于数据线对应的区域,以使图案化有源层与数据线叠置,以减小由数据线、与数据线电性连接的晶体管及像素电极等构成的重复单元的宽度,且将与图案化有源层电性连接的源极及漏极也设置于数据线对应的区域,还将源极与数据线电性连接对应所需的过孔、源极与图案化有源层电性连接对应所需的过孔、漏极与图案化有源层电性连接对应所需的过孔以及漏极与像素电极电性连接对应所需的过孔均设置于数据线对应的区域,使得与数据线电性连接的晶体管设置于数据线对应的区域,使得相邻两个数据线之间主要设置像素电极,进而使得在现有制程能力下实现重复单元的宽度最小为4微米左右,分辨率能达到2000以上,从而使得显示面板的分辨率显著提高,满足虚拟现实领域对高分辨率的需求。另外,图案化有源层设置于数据线对应的区域,数据线传输的数据电压的变化会影响图案化有源层正常工作,本申请在图案化有源层和数据线之间设置屏蔽层,屏蔽层起到屏蔽作用,避免数据电压的变化影响图案化有源层正常工作。
请参阅图3-图4,图3为本申请第一实施例显示面板的截面示意图,图4为图1所示显示面板的平面示意图。显示面板100为液晶显示面板。可以理解的是,显示面板100也可以为有机发光二极管显示面板。显示面板100具有显示区100a和外围区100b,外围区100b位于显示区100a之外。
显示面板100包括基板10、数据线11、第一缓冲层121、第二缓冲层122、栅极绝缘层13、层间绝缘层14、第一钝化层15、第二钝化层16、晶体管20、像素电极17、公共电极18、扫描线19以及屏蔽层21。晶体管20设置于显示面板100的显示区100a。
显示面板100包括多个阵列排布且设置于显示区100a的重复单元,每个重复单元包括数据线11、晶体管20及像素电极17,晶体管20电性连接数据线11及像素电极17。
在本实施例中,基板10为玻璃基板。可以理解的是,基板10也可以为柔性基板10。
在本实施例中,数据线11设置于基板10上,且数据线11位于传统遮光层所在金属膜层,为数据线11与晶体管20在显示面板100的厚度方向叠置提供条件。数据线11起到传输数据信号作用的同时,数据线11还起到遮光作用。如图4及图5所示,图5为图4中数据线的平面示意图。数据线11呈直线形条状,且每个数据线11沿竖直方向延伸,多个数据线11平行并排设置。与传统遮光层的厚度为500埃不同,数据线11的厚度大于500埃,以使数据线11的阻抗满足传输数据信号的要求。数据线11的厚度为2000埃-4000埃,例如,数据线11的厚度为3000埃。数据线11的制备材料选自钼、铝、钛、铜以及银中的至少一种。
在本实施例中,晶体管20与数据线11以及像素电极17均电性连接,晶体管20作为开关,控制数据线11传输的数据信号是否传输至像素电极17。晶体管20为低温多晶硅晶体管。可以理解的是,晶体管20也可以为金属氧化物晶体管或者非晶硅晶体管。
在本实施例中,晶体管20包括图案化有源层201、源极2021、漏极2022以及栅极203。如图4及图6所示,图案化有源层201具有沟道区201a、源极接触区201b、漏极接触区201c以及轻掺杂区201d。图案化有源层201的沟道区201a为图案化有源层201与扫描线19交叠的区域。一个轻掺杂区201d设置于源极接触区201b与沟道区201a之间,另一个轻掺杂区201d设置于漏极接触区201c与沟道区201a之间。图案化有源层201对应沟道区201a的部分以及图案化有源层201对应轻掺杂区201d的部分为图案化有源层201的沟道。源极2021电性连接数据线11和图案化有源层201对应源极接触区201b的部分。漏极2022电性连接像素电极17和图案化有源层201对应漏极接触区201c的部分。
在本实施例中,图案化有源层201设置于数据线11对应的区域,即图案化有源层201与数据线11在显示面板100的厚度方向上堆叠设置。图案化有源层201采用与数据线11相同的直线条形状设计,且与数据线11平行设置。
本申请通过将图案化有源层201与数据线11叠置,减少了布设图案化有源层201和数据线11所需的空间,使得由数据线11、与数据线11电性连接的晶体管20及像素电极17等构成的重复单元的宽度大大减小,有利于显示面板100的分辨率提高。另外,图案化有源层201与数据线11叠置为晶体管20的源极2021、漏极2022等设置于数据线11对应的区域提供了条件。
进一步地,图案化有源层201在基板10上的正投影位于数据线11在基板10上的正投影内,即数据线11的宽度大于图案化有源层201的宽度且数据线11的长度大于对应图案化有源层201的长度,使数据线11可以完全遮蔽入射至图案化有源层201的沟道的光的同时,可以避免图案化有源层201出现爬坡风险,进而避免图案化有源层201快速热退火结晶失败。
另外,由于图案化有源层201对应数据线11设置,数据线11会载入数据信号,在晶体管20的栅极203关闭时,数据线11传输的5V的数据电压可能造成晶体管20的沟道开启,相当于数据线11起到底栅作用而导致晶体管20出现漏电的情况。鉴于此,本申请在图案化有源层201和数据线11之间设置屏蔽层21,屏蔽层21屏蔽数据线11的数据电压对图案化有源层201的影响。
在本实施例中,图案化有源层201的沟道在基板10上的正投影位于屏蔽层21在基板10上的正投影内,以使屏蔽层21屏蔽数据线传输的数据信号对图案化有源层的沟道的影响。第一缓冲层121覆盖数据线11和基板10,屏蔽层21设置于第一缓冲层121上,且第二缓冲层122覆盖屏蔽层21和第一缓冲层121。屏蔽层21的厚度为450埃-550埃,例如屏蔽层21的厚度为500埃,避免屏蔽层21的厚度过厚出现有源层制程退火失败问题。屏蔽层21的制备材料可以为透明导电材料或者金属。透明导电材料可以氧化铟锌、氧化铟锡。金属可以钼、铝、钛、铜以及银中的至少一种。
在本实施例中,在图案化有源层201与数据线11叠置的前提下,与图案化有源层201电性连接的源极2021和漏极2022中的至少一者也可以与数据线11叠置,进一步地减小一个重复单元的宽度。
在本实施例中,栅极绝缘层13设置于图案化有源层201和源极2021之间。栅极绝缘层13的制备材料选自氮化硅或氧化硅中的至少一种。
具体地,栅极绝缘层13覆盖图案化有源层201和第二缓冲层122,源极2021设置于栅极绝缘层13上。如图4所示,源极2021呈直线形条状,源极2021与数据线11平行,源极2021设置于数据线11对应的区域,例如,源极2021在基板10上的正投影位于数据线11在基板10上的正投影内。
在本实施例中,栅极绝缘层13上设置有第一过孔13a,源极2021与图案化有源层201对应源极接触区201b的部分通过第一过孔13a电性连接,且第一过孔13a设置于数据线11对应的区域,以进一步地减少重复单元的宽度,进而提高分辨率。具体地,第一过孔13a在基板10上的正投影位于数据线11在基板10上的正投影内。
在本实施例中,源极2021与数据线11通过贯穿栅极绝缘层13、第一缓冲层121和第二缓冲层122的第二过孔13b电性连接,且第二过孔13b设置于数据线11对应的区域,以进一步地减小重复单元的宽度,进一步地提高分辨率。具体地,第二过孔13b在基板10上的正投影位于数据线11在基板10上的正投影内。
在本实施例中,如图3及图9所示,扫描线19与源极2021同层且分隔设置,使得源极2021与数据线11可以叠置,有利于减小重复单元的宽度。另外,在数据线11设置于传统的遮光膜层所在膜层时,扫描线19与源极2021同层设置,有利于源极2021电性连接数据线11与图案化有源层201对应源极接触区201b的部分。
扫描线19与数据线11绝缘且垂直相交,扫描线19与图案化有源层201相交的部分对应图案化有源层201的栅极203。由于图案化有源层201与扫描线19垂直相交,图案化有源层201只有一个沟道区201a,对应地,晶体管20为具有一个栅极的晶体管。相对于传统晶体管为具有双栅极的晶体管,本申请具有一个栅极的晶体管20作为开关也是可行的。
在本实施例中,由于数据线11与源极2021通过第二过孔13b电性连接,第二过孔13b对应数据线11设置,屏蔽层21如果对应数据线11设置且与数据线11平行,屏蔽层21需要进行挖孔设计以实现对第二过孔13b的避让,挖孔设计及源极2021穿过屏蔽层21上的过孔与数据线11电性连接会增加制程的复杂程度。鉴于此,本申请通过屏蔽层21对应扫描线19设置且与扫描线19平行,以实现屏蔽层21的屏蔽功能的同时,避免屏蔽层21需要进行挖孔设计。
具体地,如图7及图8所示,图7为屏蔽层、图案化有源层、扫描线以及数据线布设的平面示意图,图8为图7中屏蔽层的平面示意图。屏蔽层21包括屏蔽主干部211,屏蔽主干部211对应扫描线19设置且与扫描线19平行,以避免图案化有源层201对应沟道区201a的部分受数据线11传输的数据信号的影响。屏蔽主干部211的宽度大于或等于扫描线19的宽度。
进一步地,屏蔽层21还包括屏蔽延伸部212,屏蔽延伸部212由屏蔽主干部延伸出211且对应图案化有源层201对应轻掺杂区201d的部分设置,以进一步地避免数据线11传输的数据信号对图案化有源层201对应轻掺杂区201d的部分造成影响,进一步地避免图案化有源层201的沟道受数据线11传输的数据信号的影响。
在本实施例中,层间绝缘层14设置于源极2021与漏极2022之间,漏极2022与图案化有源层201对应漏极接触区201c的部分通过第三过孔14a电性连接,第三过孔14a贯穿层间绝缘层14和栅极绝缘层13,且第三过孔14a设置于数据线11对应的区域,以进一步地减小重复单元的宽度,进而提高分辨率。
具体地,如图3及图10所示,漏极2022设置于层间绝缘层14上,且漏极2022对应数据线11设置,漏极2022呈直线形条状。第三过孔14a在基板10上的正投影位于数据线11在基板10上的正投影内。层间绝缘层14的制备材料选自氮化硅及氧化硅中的至少一种。
在本实施例中,第一钝化层15和第二钝化层16设置于漏极2022与像素电极17之间,第一钝化层15靠近漏极2022设置,第二钝化层16靠近像素电极17设置。像素电极17与漏极2022通过贯穿第一钝化层15和第二钝化层16的第四过孔15a电性连接,第四过孔15a设置于数据线11对应的区域。
具体地,第一钝化层15覆盖漏极2022和层间绝缘层14,公共电极18设置于第一钝化层15上,第二钝化层16覆盖公共电极18及第一钝化层15,像素电极17设置于第二钝化层16上。第四过孔15a在基板10上的正投影位于数据线11在基板上的正投影内。其中,第一钝化层15为无机绝缘层,第二钝化层16也为无机绝缘层。
可以理解的是,第一钝化层15可以为有机绝缘层,第二钝化层16为无机绝缘层。相较于第一钝化层15为无机绝缘层使得第四过孔15a的尺寸在1.5微米左右,第一钝化层15为有机绝缘层使得第四过孔15a的尺寸在3微米-5微米左右,第一钝化层15为有机层绝缘层会导致第四过孔15a占用更多的空间。
在本实施例中,像素电极17设置于相邻两个数据线11之间的区域。像素电极17和公共电极18的制备材料均为透明金属氧化物。
在本实施例中,如图4所示,一个重复单元的宽度等于数据线11的宽度L5与相邻两个数据线11之间的间距L6之和,相邻两个数据线11之间的间距L6主要取决于像素电极的宽度,在现有显示面板的制程能力条件下,L5+L6的取值最小可以为4微米左右。
在本实施例中,显示面板100还包括设置于外围区100b的连接导线22,屏蔽层21由显示区100a延伸至外围区100b,连接导线22的一端与公共电极18电性连接,连接导线22的另一端与屏蔽层21电性连接,以使屏蔽层21传输公共电压信号,屏蔽层21传输固定电压信号起到屏蔽作用。
具体地,连接导线22与漏极2022同层设置,通过贯穿层间绝缘层14、栅极绝缘层13以及第二缓冲层122的第六过孔22a与屏蔽层21电性连接,且通过第一钝化层15上的第七过孔22b与公共电极18电性连接。
本实施例显示面板通过将晶体管的图案化有源层设置于与晶体管电性连接的数据线对应的区域,电性连接图案化有源层及数据线的源极及对应的过孔、电性连接图案化有源层及像素电极的漏极及对应的过孔均设置于数据线对应的区域,以使晶体管与数据线叠置,使得重复单元的宽度最小化。
如图11所示,图11为本申请第二实施例显示面板的截面示意图。图11所示显示面板与图3所示显示面板基本相似,不同之处在于,显示面板100还包括设置于外围区100b的桥接导线23及连接导线22,连接导线22与漏极2022同层设置,桥接导线23与像素电极17同层设置,桥接导线23桥接连接导线22和外围区100b的公共电极18。
具体地,连接导线22与漏极2022同层设置,连接导线22通过贯穿层间绝缘层14、栅极绝缘层13、第二缓冲层122的第六过孔22a与屏蔽层21电性连接。桥接导线23与像素电极17同层设置,桥接导线23的一端通过贯穿第二钝化层16的第八过孔23a与公共电极18电性连接,桥接导线23的另一端通过贯穿第一钝化层15和第二钝化层16的第九过孔23b与连接导线23电性连接。
如图12及图13所示,图12为本申请第三实施例显示面板的截面示意图,图13为图12所示显示面板的平面示意图。图12所示显示面板与图11所示显示面板基本相似,不同之处在于,源极2021通过贯穿栅极绝缘层13、第二缓冲层122以及第一缓冲层121的第十过孔13c同时与数据线11以及图案化有源层201对应源极接触区201b的部分电性连接。
如图14所示,其为本申请第四实施例显示面板的截面示意图。图14所示显示面板与图3所示显示面板基本相似,不同之处在于,像素电极17设置于第一钝化层15上,公共电极18设置于第二钝化层16上。像素电极17通过贯穿第一钝化层15上的第十一过孔15b与漏极2022电性连接,位于外围区100b的公共电极18通过贯穿第一钝化层15和第二钝化层16的第十二过孔22c与连接导线22电性连接。
本申请还提供一种显示面板的制造方法,以图11所示显示面板为例,显示面板的制造方法包括如下步骤:
S101:如图15中的A所示,于基板10上形成数据线11,数据线11从显示区100a延伸至外围区100b。
S102:如图15中的B所示,形成覆盖数据线11和基板10的第一缓冲层121,于第一缓冲层121上形成屏蔽层21,屏蔽层21从显示区100a延伸至外围区100b。形成覆盖屏蔽层21和第一缓冲层121的第二缓冲层122,于第二缓冲层122上形成图案化有源层201。图案化有源层201对应数据线11设置。
S103:如图15中的C所示,对部分的图案化有源层进行离子掺杂处理,以形成轻掺杂区201d、源极接触区201b、漏极接触区201c,两个轻掺杂区201d之间的区域为沟道区201a且未经过离子掺杂处理。图案化有源层201对应源极接触区201b和漏极接触区201c的部分的离子掺杂浓度高于图案化有源层201对应轻掺杂区201d的部分的离子掺杂浓度。
S104:如图15中的D所示,形成覆盖图案化有源层201的栅极绝缘层13,于显示区100a形成贯穿栅极绝缘层13、第一缓冲层121和第二缓冲层122的第二过孔13b,第二过孔13b设置于数据线11对应的区域且使数据线11暴露。
S105:如图15中的E所示,于显示区100a形成贯穿栅极绝缘层13的第一过孔13a,第一过孔13a设置于数据线11对应的区域,且第一过孔13a使图案化有源层201对应源极接触区201b的部分暴露。第一过孔13a与第二过孔13b分别形成。
S106:如图15中的F所示,于第一过孔13a中、第二过孔13b中以及栅极绝缘层13上形成源极2021的同时,于栅极绝缘层13上形成栅极203。源极2021通过第一过孔13a与图案化有源层201对应源极接触区201b的部分电性连接,源极2021通过第二过孔13b与数据线11电性连接。
S107:如图15中的G所示,形成覆盖栅极绝缘层13、栅极203以及源极2021的层间绝缘层14,形成贯穿层间绝缘层14、栅极绝缘层13、第二缓冲层122的第六过孔22a,第六过孔22a位于外围区100b且使屏蔽层21暴露。
S108:如图15中的H所示,形成贯穿层间绝缘层14以及栅极绝缘层13的第三过孔14a,第三过孔14a使图案化有源层201对应漏极接触区201c的部分暴露。第三过孔14a设置于数据线11对应的区域。
S109:如图15中的I所示,于第三过孔14a中、层间绝缘层14上形成漏极2022,于第六过孔22a中、层间绝缘层14上形成连接导线22。漏极2022通过第三过孔14a与图案化有源层201对应漏极接触区201c的部分电性连接,连接导线22通过第六过孔22a与屏蔽层21电性连接。
S110:如图15中的J所示,形成覆盖连接导线22、漏极2022以及层间绝缘层14的第一钝化层15,于第一钝化层15上形成公共电极18。
S111:如图15中的K所示,形成覆盖公共电极18及第一钝化层15的第二钝化层16,形成贯穿第一钝化层15和第二钝化层16的第九过孔23b以及第四过孔15a的同时,形成贯穿第二钝化层16的第八过孔23a。第四过孔15a设置于数据线11对应的区域且使漏极2022暴露,第四过孔15a位于显示区100a。第八过孔23a使位于外围区100b的公共电极18暴露。第九过孔23b使连接导线22暴露。
S112:如图15中的L所示,于显示区100a的第二钝化层16上形成像素电极17,且与第八过孔23a中、第九过孔23b中以及第二钝化层16上形成桥接导线23。像素电极17与漏极电性连接。桥接导线23桥接公共电极18和连接导线22。
以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (11)
1.一种显示面板,其特征在于,所述显示面板包括:
基板;
数据线,设置于所述基板上;
晶体管,设置于所述基板上且与所述数据线电性连接,所述晶体管包括图案化有源层,所述图案化有源层设置于所述数据线对应的区域;以及
屏蔽层,设置于所述图案化有源层和所述数据线之间。
2.根据权利要求1所述的显示面板,其特征在于,所述图案化有源层包括沟道,所述图案化有源层的所述沟道在所述基板上的正投影位于所述屏蔽层在所述基板上的正投影内。
3.根据权利要求1或2所述的显示面板,其特征在于,所述显示面板还包括与所述数据线绝缘且相交的扫描线,
其中,所述屏蔽层包括屏蔽主干部,所述屏蔽主干部对应所述扫描线设置且与所述扫描线平行。
4.根据权利要求3所述的显示面板,其特征在于,所述图案化有源层具有轻掺杂区,所述屏蔽层还包括:
屏蔽延伸部,由所述屏蔽主干部延伸出且对应所述图案化有源层对应所述轻掺杂区的部分设置。
5.根据权利要求1所述的显示面板,其特征在于,所述显示面板还包括公共电极,所述屏蔽层与所述公共电极电性连接。
6.根据权利要求5所述的显示面板,其特征在于,所述显示面板具有外围区,所述显示面板还包括:
连接导线,设置于所述外围区,所述连接导线的一端与所述公共电极电性连接,所述连接导线的另一端与所述屏蔽层电性连接。
7.根据权利要求5所述的显示面板,其特征在于,所述显示面板具有外围区,所述显示面板还包括:
像素电极,设置于所述公共电极远离所述屏蔽层的一侧;
连接导线,设置于所述外围区,且与所述屏蔽层电性连接;
桥接导线,设置于所述外围区,与所述像素电极同层且绝缘设置,且所述桥接导线桥接所述连接导线和公共电极。
8.根据权利要求1所述的显示面板,其特征在于,所述屏蔽层的厚度为450埃-550埃。
9.根据权利要求1所述的显示面板,其特征在于,所述显示面板还包括第一缓冲层以及第二缓冲层,
所述数据线设置于基板上;
所述第一缓冲层覆盖所述数据线和所述基板;
所述屏蔽层设置于所述第一缓冲层上;
所述第二缓冲层覆盖所述第一缓冲层和所述屏蔽层;
所述图案化有源层设置于所述第二缓冲层上且对应所述数据线设置。
10.根据权利要求9所述的显示面板,其特征在于,所述图案化有源层具有源极接触区和漏极接触区,所述显示面板还包括栅极绝缘层和层间绝缘层,所述晶体管还包括源极和漏极,
所述栅极绝缘层覆盖所述图案化有源层和所述第二缓冲层;
所述源极设置于所述栅极绝缘层上,且通过贯穿所述栅极绝缘层的第一过孔与所述图案化有源层对应所述源极接触区的部分电性连接,通过贯穿所述栅极绝缘层、所述第二缓冲层以及所述第一缓冲层的第二过孔与所述数据线电性连接;
所述层间绝缘层覆盖所述源极以及所述栅极绝缘层;
所述漏极设置于所述层间绝缘层上,且通过贯穿所述层间绝缘层以及所述栅极绝缘层的第三过孔与所述图案化有源层对应所述漏极接触区的部分电性连接;
其中,所述源极、所述漏极、所述第一过孔、所述第二过孔以及所述第三过孔均设置于所述数据线对应的区域。
11.根据权利要求10所述的显示面板,其特征在于,所述显示面板还包括像素电极及钝化层,所述钝化层设置于所述像素电极和所述漏极之间,
所述漏极与所述像素电极通过所述钝化层上的第四过孔电性连接,所述第四过孔设置于所述数据线对应的区域。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120119737.0U CN213878094U (zh) | 2021-01-15 | 2021-01-15 | 显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120119737.0U CN213878094U (zh) | 2021-01-15 | 2021-01-15 | 显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213878094U true CN213878094U (zh) | 2021-08-03 |
Family
ID=77045582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202120119737.0U Active CN213878094U (zh) | 2021-01-15 | 2021-01-15 | 显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213878094U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113917751A (zh) * | 2021-10-25 | 2022-01-11 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及液晶显示面板 |
CN114355686A (zh) * | 2022-01-07 | 2022-04-15 | 武汉华星光电技术有限公司 | 阵列基板和液晶显示面板 |
-
2021
- 2021-01-15 CN CN202120119737.0U patent/CN213878094U/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113917751A (zh) * | 2021-10-25 | 2022-01-11 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及液晶显示面板 |
CN114355686A (zh) * | 2022-01-07 | 2022-04-15 | 武汉华星光电技术有限公司 | 阵列基板和液晶显示面板 |
CN114355686B (zh) * | 2022-01-07 | 2023-08-01 | 武汉华星光电技术有限公司 | 阵列基板和液晶显示面板 |
US12001106B2 (en) | 2022-01-07 | 2024-06-04 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Array substrate and liquid crystal display panel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106409845B (zh) | 开关元件及其制备方法、阵列基板以及显示装置 | |
CN110729313B (zh) | 显示面板、显示面板制备方法、显示装置 | |
CN213878094U (zh) | 显示面板 | |
US8212951B2 (en) | Liquid crystal display | |
KR100448448B1 (ko) | X선 센서용 스위칭소자 및 그 제조방법 | |
EP2261730B1 (en) | Pixel designs of improving the aperture ratio in an LCD | |
US20240004246A1 (en) | Display panel | |
CN110675744A (zh) | 显示面板和显示装置 | |
KR20120049142A (ko) | 액정 패널, tft 어레이 기판 및 그 제조방법 | |
CN112735281A (zh) | 显示面板 | |
CN214279455U (zh) | 显示面板 | |
KR20020085197A (ko) | 액정표시장치 및 그 제조방법 | |
CN114823914A (zh) | 阵列基板及其制作方法、显示面板 | |
CN112133199B (zh) | 一种显示面板和显示装置 | |
CN114335029A (zh) | 阵列基板、显示面板及显示装置 | |
CN112736094A (zh) | 显示面板及显示装置 | |
CN115803675A (zh) | 薄膜晶体管及其制备方法、显示基板、显示装置 | |
US11927858B2 (en) | Array substrate and display device | |
TWI691757B (zh) | 畫素結構 | |
CN114787703B (zh) | 阵列基板及其制作方法 | |
WO2024065111A1 (zh) | 阵列基板及其制造方法、显示面板 | |
CN115598890A (zh) | 阵列基板及显示面板 | |
CN110109306B (zh) | 阵列基板及其制造方法、显示面板 | |
KR20180078430A (ko) | 표시장치 및 표시장치용 어레이 기판 제조방법 | |
CN117406505A (zh) | 阵列基板、阵列基板的制备方法、显示面板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |