JP3548063B2 - アクティブマトリクス型表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＬＣＤ）や有機ＥＬ表示装置などの表示装置の構造に関し、特に、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）を用いたアクティブマトリクス型で、微細化に適したＴＦＴ構造を有する表示装置に関する。
【０００２】
【従来の技術】
図４は従来のアクティブマトリクス型表示装置の例として、ＬＣＤを示す平面図である。垂直方向に延在するデータ線５１が複数平行に配置され、これらに交差し、水平方向に延在するゲート線５２が複数平行に配置される。データ線５１とゲート線５２の各交点に、ＴＦＴ５３が配置され、ＴＦＴ５３に対応して画素電極５４が配置されている。
【０００３】
ＴＦＴ５３はコンタクト６１を介してデータ線５１に接続された半導体膜６２を有し、コンタクト６３を介して画素電極５４に接続されている。半導体膜６２はゲート線５２と２箇所で交差し、それぞれゲート６４、６５となっている。
【０００４】
ゲート線５２に電圧が印加されると、ＴＦＴ５３の半導体膜６２にチャネルが形成されて導通となり、データ線５１に印加されたデータ電圧が画素電極５４に印加され、液晶が駆動されてデータ電圧に応じた表示を行う。
【０００５】
本明細書では、上述したような、二つのゲートを有するＴＦＴ構造をダブルゲートと称する。ＴＦＴ５３をダブルゲートとすることによって、ＴＦＴを非導通としたとき、高抵抗なＴＦＴが直列に接続されているので、非導通時に意図せずに漏れて流れる不正な電流、いわゆるオフリーク電流を低減できる効果がある。
【０００６】
ＴＦＴ５３は、更にゲート電極６６を有する。ゲート電極６６は、コンタクト６７を介してゲート線５２に接続され、ゲート６４、６５に重畳している。
【０００７】
図４におけるＡ−Ａ’線断面図を図５に示す。ガラス基板７１上にゲート線５２が配置され、第１のゲート絶縁膜７２を介してＴＦＴ５３の半導体膜６２が配置されている。半導体膜６２上に、第２のゲート絶縁膜７３を介してデータ線５１及びゲート電極６６が同層で配置されている。更に平坦化膜７４等が形成され、その上に図示しない液晶、対向基板が配置される。
【０００８】
本明細書では、このようにＴＦＴ５３の半導体膜６２がゲート線５２及びゲート電極６６に挟まれている構造をデュアルゲートと称する。ゲート電極６６は、ゲート線５２に接続されているので、ゲート線５２と同電位である。デュアルゲートとすることによって、上下のゲートそれぞれの電界によって半導体膜６２にチャネルが形成するため、ゲート電極６６を有さない構造のＴＦＴに比較して、導通時の抵抗が小さく、また、バックチャネルの形成を抑止できるためオフリーク電流が低減できる効果がある。
【０００９】
さて、近年、デジタルスチルカメラやデジタルビデオカメラのファインダなどのように、携帯電子機器の表示装置としてアクティブマトリクス型表示装置が採用されているが、携帯機器に搭載するために、画素数を維持したまま画面サイズを縮小して微細化する要求がある。
【００１０】
【発明が解決しようとする課題】
画素数を維持したまま画面サイズを縮小すると、下記の問題が生じる。
【００１１】
まず、加工できる最小の線幅、いわゆるデザインルールが一定であるため、それ以上微細化できない。即ち、同層に形成されるそれぞれの構造は、デザインルールに基づいた最小の線幅を有すると共に、デザインルールに基づいた最小の間隔ｄを設ける必要がある。また、配線５１、５２の線幅やＴＦＴ５３、各コンタクト６１、６３、６７等の面積は、縮小すると電気抵抗が上昇するため、一定以上の線幅、大きさを確保する必要がある。
【００１２】
従って、画面サイズを縮小し、画素電極５４を小さく設計しても、配線やＴＦＴは縮小に限界があり、相対的にＴＦＴの画素に占める面積が増大し、特に、従来のダブルゲート及びデュアルゲートを併用した構造のＴＦＴでは、微細化が困難であった。ＴＦＴ等のスイッチング素子は光の透過を制御できないため、遮光膜を配置する必要があり、微細化した表示装置では、その開口率の向上が課題であった。
【００１３】
また、微細化しない表示装置でも、遮光膜を形成した領域を縮小し、開口率を上げる要求もある。
【００１４】
そこで本発明は、一定の特性を維持しつつ、より回路面積の縮小されたダブルゲートのＴＦＴ構造を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明は、上記の課題を解決するためになされ、行方向に複数配置されるゲート線と、列方向に複数配置されるデータ線と、データ線に接続され、ゲート線の一部と交差する半導体膜を有する薄膜トランジスタを用いて画素をスイッチングするアクティブマトリクス型表示装置において、薄膜トランジスタはゲートを少なくとも２つ有し、第１のゲートはゲート線の一部のみをゲート電極とした単一のゲート構造であり、第２のゲートはゲート線の一部と、ゲート線とは半導体膜を挟んで反対側に配置され、ゲート線と電気的に接続された導体膜とをゲート電極とした二層のゲート構造であるアクティブマトリクス型表示装置である。
【００１６】
また、単一のゲート構造を有する第１のゲートは、二層のゲート構造を有する第２のゲートよりもデータ線近くに配置される。
【００１７】
また、画素は行毎に１／２画素ずらして配置され、データ線は行毎に屈曲して形成され、ＴＦＴの半導体膜は、データ線の屈曲した箇所でデータ線に接続されている。
【００１８】
【発明の実施の形態】
図１は本発明の第１の実施形態にかかるＬＣＤの平面図である。垂直方向に延在するデータ線１が複数平行に配置され、これに交差し、水平方向に延在するゲート線２が複数平行に配置される。データ線１とゲート線２の各交点には、ＴＦＴ３が配置され、ＴＦＴ３に対応して画素電極４が配置されている。
【００１９】
データ線１はコンタクト１１を介してＴＦＴ３の半導体膜１２に接続され、さらにコンタクト１３を介して画素電極４に接続されている。ＴＦＴ３はゲート線２と２箇所で交差し、それぞれがゲート１４、ゲート１５となっているダブルゲート構造である。
【００２０】
以上の点は従来のＬＣＤと同様である。上述したように、ダブルゲート、デュアルゲート構造は、オフリーク電流の低減を目的としている。デュアルゲート構造は、二つのゲートのうちの一つで採用すれば、充分にオフリーク電流を低減できることが、本出願人の試作実験によって判明した。この理由は、もしも単一のゲート構造のゲートでバックチャネルが生じたとしても、デュアルゲートを採用したもう一つのゲートにはバックチャネルが生じないため、リーク電流が発生しないためと考えられる。
【００２１】
そこで、本実施形態では、ゲート電極１６は、コンタクト１７を介してゲート線２に接続され、ゲート１５にのみ重畳している。即ち、ＴＦＴ３は従来のＴＦＴ５３と異なり、ゲート１５のみがデュアルゲート構造であり、ゲート１４はゲート線２のみを単一のゲートとする構造である。このように、二つのゲートのうち一つをデュアルゲートとすることによって、ＴＦＴ３の面積を縮小しつつ、所定の特性を満たすことができる。
【００２２】
ＴＦＴ３の半導体膜１２はデータ線１とコンタクト１１を介して接続されている。半導体膜１２はデータ線１に平行に図面上方にのび、ゲート線２と交差してゲート線２の交差した領域がゲート１４となる。そして、半導体膜１４はゲート電極１６のコンタクト１７を迂回して再びゲート線２と交差し、この領域がゲート１５となる。ゲート電極１６は、ゲート１５に重畳しており、ゲート１５はデュアルゲート構造である。また、ゲート電極１６はゲート１４の方には伸びておらず、ゲート１４は単一のゲート構造である。
【００２３】
図１におけるＡ−Ａ’線断面図を図２に示す。ガラス基板３１上にゲート線２が配置され、第１のゲート絶縁膜３２を介してＴＦＴ３の半導体膜１２が配置されている。半導体膜１２上に、第２のゲート絶縁膜３３を介してデータ線１及びゲート電極１６が同層で配置されている。更に平坦化膜３４等が形成され、その上に図示しない液晶、対向基板が配置される。ここで、ゲート電極１６は、二つのゲートのうちの一つのみに重畳しているので、同層に形成されたデータ線１とゲート電極１６とは、デザインルールにのっとった間隔ｄが確保されている。
【００２４】
データ線１とゲート電極１６とは、上述したように、同一の層で形成されているため、絶縁する必要があり、デザインルール上所定の間隔を確保する必要がある。ゲート１４にゲート電極１６が重畳していない単一のゲート構造であるため、ゲート１４をデータ線１の直近に配置することができるようになった。また、ゲート電極１６と隣接する画素に接続される図面右に配置されたデータ線１とは所定の間隔が確保されている。
【００２５】
以上に説明したように、ゲート１４を単一のゲート構造とすることによって、ＴＦＴ３の面積を縮小することができた。
【００２６】
次に図３に本発明の第２の実施形態にかかるＬＣＤの平面図を示す。本実施形態は、列方向に隣接する画素電極同士を行方向に１／２画素分だけずらして配置した、いわゆるデルタ配列である。図面上下方向に屈曲したデータ線１’が複数配置され、これに交差する方向にゲート線２が複数配置される。データ線１とゲート線２の各交点には、ＴＦＴ３を介して画素電極４が配置されている。第１の実施形態と同様の構成については説明を省略する。
【００２７】
デルタ配列は画素電極４をずらすためにデータ線１’が屈曲している。そして、ＴＦＴ３の半導体膜１２と、データ線１’とのコンタクト１１はデータ線１’の屈曲した部分に設けられている。半導体膜１２はデータ線１’に平行に図面上方にのび、ゲート線２と交差してゲート１４となり、ゲート電極１６のコンタクト１７を迂回して再びゲート線２と交差し、この領域がゲート１５となる。ゲート電極１６はゲート１５の方にだけ伸びており、ゲート１４は単一のゲート構造、ゲート１５はデュアルゲート構造である。そして、半導体膜１２は、コンタクト１３を介して画素電極４に接続されている。
【００２８】
本実施形態において、データ線１’の屈曲部にコンタクト１１を配置しているので、周辺面積をより有効に利用でき、開口率の向上、もしくは、さらなる微細化が可能となっている。
【００２９】
なお、上記実施形態はＬＣＤを例示して説明したが、ダブルゲートのＴＦＴを用いてスイッチングを行うアクティブマトリクス型の表示装置であれば、例えば、有機ＥＬディスプレイ、蛍光表示管を用いた蛍光表示装置など、どのような方式の表示装置にでも適用できる。
【００３０】
【発明の効果】
以上に述べたように、本発明は、いわゆるダブルゲートの薄膜トランジスタを有するアクティブマトリクス型表示装置で、第１のゲートは単一のゲート構造であり、第２のゲートは二層のゲート構造、いわゆるデュアルゲート構造であるので、薄膜トランジスタの面積を必要な素子特性を確保しつつ縮小することができ、表示装置を微細化することができる。また、ＴＦＴの領域を小型化することによって遮光膜を形成する領域を縮小することができるので、同じサイズのＬＣＤであれば、より開口率を上げることができる。
【００３１】
また、画素は行毎に１／２画素ずらし、データ線は行毎に屈曲して形成された、いわゆるデルタ配列であって、ＴＦＴの半導体膜は、データ線の屈曲した箇所でデータ線に接続されているので、より素子面積を有効に活用でき、更に微細化することができる。
【００３２】
ところで、一つの画素が大きい大型の表示装置では、一つの画素に対するＴＦＴの占める面積の割合は、小型の表示装置に比較して低い。従って、本発明は、４インチ型以下、例えば、２インチ型や１．５インチ型などの小型の表示装置や、４インチ型や６インチ型でＸＧＡなどの高精細を表示する表示装置に適用して最も効果的である。
【図面の簡単な説明】
【図１】第１の実施形態にかかる表示装置の平面図である。
【図２】第１の実施形態にかかる表示装置の断面図である。
【図３】第２の実施形態にかかる表示装置の平面図である。
【図４】従来の表示装置の平面図である。
【図５】従来の表示装置の断面図である。
【符号の説明】
１ データ線、 ２ ゲート線、
３ ＴＦＴ、 ４ 画素電極、
１１，１３，１７ コンタクト、 １２ 半導体膜、
１４ 単一の構造のゲート、 １５ デュアルゲート構造のゲート、
１６ ゲート電極

Claims (3)

1. 行方向に複数配置されるゲート線と、
   列方向に複数配置されるデータ線と、
   前記データ線に接続され、前記ゲート線と少なくとも２箇所で交差して第１及び第２のゲートを構成する半導体膜を有する薄膜トランジスタと、を有し、
   前記薄膜トランジスタを用いて画素電極をスイッチングするアクティブマトリクス型表示装置において、
   前記第１のゲートは前記ゲート線のみをゲート電極とした単層構造であり、
   前記第２のゲートは前記ゲート線と、前記ゲート線とは前記半導体膜を挟んで反対側に配置され、前記ゲート線と電気的に接続された導体膜とをゲート電極とした二層のゲート構造であることを特徴とするアクティブマトリクス型表示装置。
2. 前記単一のゲート構造を有する第１のゲートは、二層のゲート構造を有する前記第２のゲートよりも前記データ線近くに配置されることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
3. 前記画素は行毎に１／２画素ずらして配置され、
   前記データ線は行毎に屈曲して形成され、
   前記ＴＦＴの半導体膜は、前記データ線の屈曲した箇所で前記データ線に接続されていることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。

Images