TW202329672A - 感測器設計 - Google Patents

Abstract

本發明揭露包括用於感測之像素之電子裝置、用於操作該等電子裝置之方法及用於製造該等電子裝置之方法。在某些實施例中，該等電子裝置包括用於支撐該等像素之鉸鏈。在某些實施例中，該等電子裝置經組態以將一偏壓電壓提供至該等像素。

Description

感測器設計

本揭露大體而言係關於感測器電路系統及結構。

為降低成本，藉由將感測器放置於一玻璃基板上來製造一電子裝置可係合意的(例如，以便降低電子裝置之每單位面積成本，提高良率)。感測器與玻璃基板之製造程序之間可存在一差異。舉例而言，感測器可係使用一矽程序(遵照0.25 µm至0.35 µm微影規則)製造之測輻射熱計，而玻璃基板及其相關聯組件可係遵照更大微影規則(1.5 µm或更大)製造。使用愈小感測器程序製造介接組件(例如，用於支撐感測器於基板上之鉸鏈)可係愈昂貴的。

當將偏壓電壓提供至感測器時，偏壓電壓可反映電子裝置之一狀況。偏壓電壓之準確度可受雜訊的影響。另外，感測器可遭遇外力。舉例而言，感測器可遭遇由施加在感測器之節點之間的電壓(例如，偏壓電壓)導致之靜電力。

本發明揭露包括用於感測之像素之電子裝置、用於操作該等電子裝置之方法及用於製造該等電子裝置之方法。在某些實施例中，該等電子裝置包括用於支撐該等像素之鉸鏈。在某些實施例中，該等電子裝置經組態以將一偏壓電壓提供至該等像素。

在某些實施例中，一種電子裝置包括：一玻璃；兩個像素，其包括一像素節距；及一鉸鏈，其係在該兩個像素中之一者與基板之間。該鉸鏈支撐該像素，且該鉸鏈之一長度大於該像素節距。

在某些實施例中，一種用於製造一電子裝置之方法包括：提供一基板；提供一第一像素及一第二像素；提供一第一鉸鏈及一第二鉸鏈；將該第一鉸鏈及該第二鉸鏈耦合至該基板；將該第一像素耦合至該第一鉸鏈；及將該第二像素耦合至該第二鉸鏈。該經耦合第一像素與該經耦合第二像素由一像素節距隔開，該第一鉸鏈之一長度大於該像素節距，且該第二鉸鏈之一長度大於該像素節距。

在某些實施例中，一種電子裝置包括：一像素陣列，其包括：一第一像素，其屬於該陣列之一第一列及該陣列之一行；及一第二像素，其屬於該陣列之一第二列及該陣列之該行；一偏壓線，其電耦合至該第一像素及該第二像素；以及一行線，其與該陣列之該行相關聯。且一種用於操作該電子裝置之方法包括：經由該偏壓線將一第一偏壓電壓提供至該第一像素；將該第一像素電耦合至該行線；將該第一像素與該行線電解耦；經由該偏壓線將一第二偏壓電壓提供至該第二像素；將該第二像素電耦合至該行線；及將該第二像素與該行線電解耦。

相關申請案之交叉參考

本申請案主張2021年9月7日提出申請之美國臨時申請案第63/241,469號之權益，該臨時申請案之整個揭露內容出於所有目的以引用的方式併入本文中。

在下述對實施例的說明中，參考形成本發明之一部分之附圖，且在該等附圖中藉助圖解說明展示了可實踐之特定實施例。應理解，可使用其他實施例，且在不背離所揭露實施例之範疇之情況下可作出結構性改變。

為降低成本，藉由將感測器放置於一玻璃基板上來製造一電子裝置可係合意的(例如，以便降低電子裝置之每單位面積成本，提高良率)。本文中所闡述之實例有利地允許在一玻璃基板上實施感測器以達到一相關聯電子裝置之電、熱及機械要求。雖然本文中之實例主要在玻璃基板之內容脈絡下進行討論，但熟習此項技術者應瞭解可使用其他實施方案。

圖1圖解說明根據本揭露之實施例之一例示性電子裝置。如圖解說明，電子裝置100包括像素102A至102I、鉸鏈104A至104I、偏壓電路106、列電路108、讀出電路110、輸出112A至112C及基板120。

在某些實施例中，電子裝置100包括一MEMS裝置，且像素102A至102I包括MEMS感測器。在某些實施例中，像素102A至102I包括測輻射熱計。在某些實施例中，測輻射熱計經組態以感測長波紅外線(LWIR)輻射。在某些實施例中，像素102A至102I各自包括兩個節點，且該兩個節點之間的一電阻端視由一像素所接收之輻射而改變。因此，當跨越像素之兩個節點(例如，在偏壓電壓與行線電壓之間)施加一電壓時，一電流流動穿過該像素，且該電流指示像素電阻(且由此，輻射可被量化(例如，溫度))。在某些實施例中，鉸鏈104A至104I經組態以支撐一各別像素102A至102I。在某些實施例中，如圖1中圖解說明，像素及鉸鏈係以一矩形網格配置，且該等像素及該等鉸鏈具有一相同節距。亦即，在某些實施例中，毗鄰的像素及毗鄰的鉸鏈具有相同間隔。

在某些實施例中，像素102A至102I包括懸置在基板120上面之一吸收體(例如，一吸收層)，且鉸鏈104A至104I經組態以將像素與基板熱隔離。在某些實施例中，電子裝置100包括若干個鏡，每一鏡位於一像素與基板之間，且鉸鏈104A至104I經組態以將像素相對於鏡定位在使得增加吸收之一位置(例如，增加對LWIR輻射之吸收，吸收體與鏡之間有四分之一波長)。

在某些實施例中，吸收體包括一電阻元件，其具有一高熱電阻係數(TCR) (例如，使得對應像素之電阻隨溫度按比例擴縮，1%至5%每攝氏度，遵照TCR = (1/R)(dR/dT)之一關係)。在某些實施例中，吸收體包括金屬、金屬氧化物及金屬氮氧化物，諸如Ti、TiOxNy、V、MoCr、ITO。在某些實施例中，設計吸收體之一厚度使得該吸收體之電磁表面阻抗與自由空間之電磁表面阻抗相匹配(例如，以增加吸收)。

在某些實施例中，鉸鏈104A至104I包括一導電組件。在某些實施例中，像素102A至102I經由傳導鉸鏈電連接至一各別偏壓線(例如，偏壓線122A至122C中之一者)及一對應像素開關。在某些實施例中，鉸鏈之厚度、長度、寬度及熱導影響一對應像素之靈敏度，該靈敏度可表達為雜訊等效溫差(NETD)。在某些實施例中，若 k _th 係鉸鏈材料(例如，單一材料、不同材料(例如，經層化在一起)之一複合物)之有效熱導率，則一鉸鏈之熱導係由以下給出： (1)

鉸鏈之實例將在本文中更詳細地闡述。

在某些實施例中，偏壓電路106經組態以經由一偏壓線(例如，偏壓線122A至122C)將一偏壓電壓提供至一各別列像素。舉例而言，一列像素包括像素102A、102B及102C，且該列像素係電耦合至偏壓線122A。偏壓電路106之實例將在本文中闡述。

在某些實施例中，列電路108包括一列多工電路。在某些實施例中，列多工電路經組態以每次選擇一列像素以將該列像素電耦合至讀出電路110 (例如，使得由一列像素產生之信號能夠以一並列方式讀出)。在某些實施例中，列電路108與偏壓電路106相配合，使得將一偏壓電壓提供至電耦合(藉由列電路)至讀出電路之一列像素。

在某些實施例中，讀出電路110包括行讀出電路114A至114C及類比轉數位轉換器(ADC) 116A至116C。在某些實施例中，行讀出電路114A至114C中之每一者及ADC 116A至116C中之每一者係電耦合至一各別行像素。舉例而言，一行像素包括像素102A、102D及102G。在某些實施例中，行讀出電路114A至114C經組態以接收來自行之信號。舉例而言，一信號包括基於一經電耦合像素之一電阻產生的一電流、該像素之一個節點處的一偏壓電壓及該像素之一第二節點處的一電壓。在某些實施例中，一行讀出電路包括一電容跨阻抗放大器(CTIA)。在某些實施例中，ADC 116A至116C經組態以分別接收行讀出電路114A至114C之輸出並提供輸出112A至112C。在某些實施例中，該等輸出包括由行讀出電路接收之信號之數位表示。在某些實施例中，讀出電路110包括一讀出積體電路(ROIC)。

在某些實施例中，基板120包括一玻璃基板。在某些實施例中，玻璃基板包括用於將一像素耦合至讀出電路110之一各別部分之開關，且該等開關係由列電路108控制。舉例而言，該等開關包括薄膜電晶體(TFT)，且該列電路經組態以提供用於接通一列TFT之一電壓。當該列TFT接通時，一各別列像素被電耦合至讀出電路110。在某些實施例中，該等開關包括金屬氧化物半導體場效電晶體(MOSFET)。在某些實施例中，像素102A至102I、鉸鏈104A至104I、偏壓電路106、列電路108及該等開關係在基板120上或上方實施。在某些實施例中，基板120係使用一平板顯示器程序製造。

在某些實施例中，由於基板120係一玻璃基板，因此金屬層厚度可能被限制於500 nm且可能無法使用一較低電阻材料(例如，低電阻銅)來降低金屬層電阻。因此，行線電阻可能係在1千歐姆至100千歐姆之一範圍中。在某些實施例中，行電壓藉由讀出電路110 (例如，使用一CTIA)保持恆定，該讀出電路量測(自一經選擇像素)沿行線向下流動之一電流，而非其電壓。藉由量測像素電流並保持電壓恆定，可不包含用於實施緩衝器以補償行線電壓降之額外面積及電力消耗，從而提高一玻璃基板上之電子裝置100之效能同時減小額外面積及電力成本。

在某些實施例中，讀出電路110係經由一玻璃上晶片(COG)程序安裝在玻璃基板上。在某些實施例中，讀出電路110係安裝在一撓性電路上，且該撓性電路係經由一軟板上晶片(COF)程序附接至玻璃基板。在某些實施例中，由於數個信號被並列轉換，因此讀出電路110產生200 mW至2000 mW之熱量。COF程序可有利地將讀出電路110與玻璃基板熱隔離，從而減小來自與該讀出電路相關聯的電子裝置100之一側之熱應力梯度。此外，COF程序可允許一較厚傳導材料(例如，1 µm至10 µm)將讀出電路110電耦合至電子裝置100，從而減小通往讀出電路之一路徑中之電壓降。在某些實施例中，將一金屬平面沈積在基板120上(與像素相對之一側上)以減少熱點形成(來自由COF附接式讀出電路產生之熱量)。在某些實施例中，將一金屬層(例如，一金屬化聚合物)插入於COF與基板120之間以進一步將讀出電路110與基板120熱解耦。

儘管電子裝置100係如圖1中圖解說明來闡述，但應瞭解，電子裝置可以不同於圖解說明之方式進行配置及組態。舉例而言，偏壓電路及列電路可放置在裝置之一不同位置處。作為另一實例，電子裝置可包括不同數目的行及不同數目的列像素。作為另一實例，讀出電路可包括與所闡述不同之組件(例如，行讀出電路及ADC可整合為一個組件)。作為另一實例，像素及鉸鏈可以與圖1中圖解說明不同之方式進行形狀設計、配置及定大小。例如，圖2圖解說明電子裝置之另一實例。

亦應瞭解，關於圖1所闡述之組件可藉由關於其他圖所闡述之實例來實施。舉例而言，關於圖1所闡述之偏壓電路、列電路及讀出電路可電耦合至電子裝置200、電子裝置300或關於各圖所闡述之一像素。作為另一實例，關於其他圖所闡述之像素、鉸鏈及電路可於電子裝置100上實施。

圖2圖解說明根據本揭露之實施例之一例示性電子裝置200。在某些實施例中，電子裝置200包括像素202A至202T、鉸鏈204A至204T、開關206A至206T、列線208A至208D、偏壓線210A至210B及行線212A至212E。在某些實施例中，電子裝置200包括一基板(例如，基板120)，且圖2之組件係安置在該基板上。在某些實施例中，像素202A至202T包括測輻射熱計像素。

在某些實施例中，該等像素包括一像素節距。舉例而言，像素節距係毗鄰的像素之間的一距離(例如，鄰近的像素上之相同點(例如，像素之一相同角隅)之間的距離、像素202A與202B之間的距離、像素202A與202F之間的距離)。作為另一實例，像素節距係一像素陣列之像素之間的一空間週期性(例如，沿著該陣列之一方向)。在某些實施例中，像素202A至202T係以一非矩形方式配置。舉例而言，相對於列線及行線，像素係對角地配置。在某些實施例中，像素包括吸收體214 (為清晰起見，某些吸收體在圖2中隱藏)，且該等吸收體係呈平行四邊形形狀，使得吸收體之兩個邊緣對向大於90度之一角。在某些實施例中，吸收體214之一邊緣之一長度係像素節距。

在某些實施例中，鉸鏈係在一各別像素與一玻璃基板之間。舉例而言，鉸鏈204A係在像素202A與玻璃基板之間。在某些實施例中，鉸鏈支撐各別像素，且鉸鏈之長度(例如，鉸鏈電耦合至一偏壓線之一節點與鉸鏈電耦合至一開關之一節點之間的一距離)大於像素節距。舉例而言，鉸鏈204A支撐像素202A，且鉸鏈204A之一長度大於像素節距。舉例而言，像素節距係10 µm至50 µm，且鉸鏈長度係10 µm至100 µm。在某些實施例中，鉸鏈204A至204T包括與鉸鏈104A至104I類似之一材料。

在某些實施例中，鉸鏈204A至204T以及像素及鉸鏈之配置有利地降低製造電子裝置200之成本。由於鉸鏈大於像素節距，因此鉸鏈可使用一玻璃基板程序(例如，利用1.5 µm或更高之微影規則之一平板顯示器程序)製造，此相比於一像素程序(例如，利用0.25 µm至0.35 µm微影規則之一矽程序)可係一較廉價程序。

在某些實施例中，像素202A至202T及鉸鏈204A至204T係同一遮罩層之部分。舉例而言，像素及鉸鏈係使用一單犧牲層程序實施。此針對大小上大於40 µm之像素或在大填充因數可能減小電子裝置之一複雜性及成本時可係有利的。在某些實施例中，像素202A至202T及鉸鏈204A至204T各自係不同遮罩層之部分。舉例而言，像素及鉸鏈係使用一雙犧牲層程序實施(例如，針對鉸鏈及像素有單獨層，一鉸鏈層包括鉸鏈，一感測器-吸收體層包括像素)。此針對大小上小於40 µm之像素可有利於在一像素中形成一單獨吸收體結構。雙犧牲層程序之實例將在本文中更詳細地闡述。

在某些實施例中，經由一偏壓線(例如，來自例如偏壓電路106之偏壓線210A至210B)提供一偏壓電壓。如圖解說明，在某些實施例中，兩列像素電耦合至一偏壓線。舉例而言，對應於列線208A之一列像素及對應於列線208B之一列像素電耦合至偏壓線210A。

在某些實施例中，將偏壓線電耦合至兩列像素會有利地降低製造電子裝置200之成本。在某些實施例中，將偏壓線電耦合至兩列像素會允許像素以一非矩形方式配置且允許鉸鏈大於像素節距。由於鉸鏈大於像素節距，因此鉸鏈可使用一玻璃基板程序(例如，利用1.5 µm或更高之微影規則之一平板顯示器程序)製造，此相比於一像素製造程序(例如，利用0.25 µm至0.35 µm微影規則之一矽程序)可係一較廉價程序。

在某些實施例中，列線208A至208D經組態以傳導一信號(例如，來自列電路108)來控制一各別列開關206A至206T (例如，接通或關斷一列開關)。在某些實施例中，該等開關包括TFT，且該等TFT係包括玻璃基板之一面板之部分。在某些實施例中，該等開關經組態以將像素電耦合至一各別行線。舉例而言，回應於接收到列線208A上要接通開關之一對應列之一列信號，開關206A經組態以將像素202A電耦合至行線212A。在某些實施例中，基於一偏壓線上之電壓、一像素之一電阻(例如，基於由像素接收之輻射)及一行線之一電壓產生一電流。在某些實施例中，電流流動至一讀出電路以供量測。

在某些實施例中，一列開關係在同一時間接通。舉例而言，對應於208A至208B之一列開關係在同一時間接通。在某些實施例中，由於一偏壓線在兩列像素之間共用，因此將一偏壓電壓提供至偏壓線而在不同時間接通對應之兩列開關，從而有利地允許在此偏壓線共用組態中偏壓電壓產生不會干擾列切換。

儘管電子裝置200係如圖2中圖解說明來闡述，但應瞭解，電子裝置可以不同於圖解說明之方式進行配置及組態。舉例而言，像素可以不同方式配置(例如，不同於圖解說明之平行四邊形吸收體結構，為六邊形吸收體結構)。作為另一實例，鉸鏈可以與圖解說明不同之方式來結構化。作為另一實例，多於兩列像素可電耦合至一偏壓線。作為另一實例，電子裝置200可包括與圖解說明不同的數目的像素、鉸鏈、開關、列線、偏壓線及行線。

圖3A及圖3B圖解說明根據本揭露之實施例之例示性像素。舉例而言，圖3A圖解說明使用一雙犧牲層程序形成之一電子裝置300之一橫截面。在某些實施例中，電子裝置300包括像素302 (為清晰起見，其他像素未在圖3A及圖3B中圖解說明)、鉸鏈304、錨306、通孔308及底板310。舉例而言，像素302中之一者係像素102A至102I或202A至202T中之一者，且鉸鏈304中之一者係鉸鏈204A至204T中之一者。

在某些實施例中，錨306將鉸鏈之端部固定至底板310。在某些實施例中，該等錨包括用於進一步穩定鉸鏈之鉚釘。在某些實施例中，通孔308經組態以將鉸鏈電耦合至底板310之電路系統(例如，偏壓線、列開關)。在某些實施例中，底板310包括關於圖1及圖2所闡述之一TFT底板及電路系統(例如，列線、偏壓線、開關)。在某些實施例中，底板310係安置於一玻璃基板上。

在某些實施例中，如圖3B中圖解說明，像素302中之一者與鉸鏈304中之一者相距一距離312。在某些實施例中，距離312係自(1)一像素302面向基板之一點至(2)一鉸鏈面向像素302之表面之一點的一距離，且在此兩個點之間畫的一線垂直於像素302之一表面。舉例而言，距離312係500 nm至2000 nm。在某些實施例中，如圖3B中圖解說明，鉸鏈304中之一者與底板310相距一距離314。在某些實施例中，距離314係自(1)一鉸鏈面向基板之一點至(2)基板面向鉸鏈之一點的一距離，且在此兩個點之間畫的一線垂直於基板之一表面。舉例而言，距離314係500 nm至2000 nm。

往回參考圖2，在某些實施例中，由於兩列上之像素共用一偏壓線，因此該等像素可不相同，但可關於偏壓線具有對稱性。因此，由於微影及程序變化，交替列之間(例如，沿著列線208A之像素與沿著列線208B之像素之間)的一電環境(例如，電壓、電流、雜訊)可能係不同的。在某些實施例中，可藉由使用一行產生偏壓的像素產生特定於每一列之一偏壓電壓來減小該差異。舉例而言，經由該行產生偏壓的像素中之一個像素產生針對一列像素之一偏壓電壓。在某些實施例中，針對每一列產生之偏壓電壓考慮到特定於一各別列之微影及程序變化。在某些實施例中，產生偏壓的像素被屏蔽以免遭遇入射輻射(例如，使得偏壓電壓在不受入射輻射影響之情況下補償微影及程序變化以及環境條件)。

在某些實施例中，產生偏壓的像素具有與一主動像素(例如，像素102A至102I、像素202A至202T)相同的一設計。在某些實施例中，產生偏壓的像素係一主動像素陣列之處於該陣列之一邊緣的部分，且為減小對產生偏壓的像素之邊緣效應，產生偏壓的像素由虛擬像素(例如，不用於電子裝置操作之像素)環繞。舉例而言，一行虛擬像素或複數行虛擬像素環繞產生偏壓的像素。產生偏壓的像素可亦有利地補償由於程序差異及熱梯度造成的列之間的像素電阻差異。

圖4圖解說明根據本揭露之實施例之一例示性感測器電路400。在某些實施例中，偏壓電路106構成感測器電路400之部分(例如，放大器、緩衝器、輸入電阻器、平均電阻器)。在某些例項中，產生偏壓的像素由於其大小(例如，與主動像素相同的大小)會經歷閃爍雜訊(例如，1/f雜訊)，且此雜訊可影響產生的偏壓電壓之準確度。感測器電路400有利地減少此雜訊。

在某些實施例中，感測器電路400包括複數行402A至402N產生偏壓的像素、放大器405A至405N、緩衝器406、偏壓電路輸出408、平均電阻器410A至410N及電阻器412A至412N。

在某些實施例中，一行之每一感測器對應於一列主動像素(使得例如，產生偏壓的像素之微影及程序變化、自熱與一對應像素列之微影及程序變化、自熱類似)。舉例而言，行A之像素404AA (例如，一第一產生偏壓的像素)及行N之像素404NA (例如，一第二產生偏壓的像素)對應於一第一列主動像素。選擇像素404AA及像素404NA來電耦合至運算放大器405A及405N以及電阻器412A及412N，從而產生用於該第一列主動像素之偏壓電壓。作為另一實例，行A之像素404AM (例如，一第一產生偏壓的像素)及行N之像素404NM (例如，一第二產生偏壓的像素)對應於一第二列主動像素。選擇像素404AM及像素404NN來電耦合至運算放大器405A及405N以及電阻器412A及412N，從而產生用於該第二列主動像素之偏壓電壓。

在某些實施例中，在校準期間掃描產生偏壓的像素(例如，一次一個)，且可不使用缺陷性產生偏壓的像素來產生一偏壓電壓。

在某些實施例中，行中之每一者電耦合至一放大器(例如，放大器405A至405N)，從而為各別放大器提供一回饋路徑。在某些實施例中，該放大器係一運算放大器。在某些實施例中，電阻器電耦合至放大器之反相輸入，且一反相輸入處之一電壓係基於穿過產生偏壓的感測器之一電流而產生。

作為一實例，偏壓電壓係以下述方式產生。在一第一列時間期間，對應於一第一列之第一產生偏壓的像素(例如，像素404AA及404AM) (經由開關)被電耦合至各別電阻器(例如，電阻器412A及412N)及各別放大器(例如，放大器405A及405N)。因此，透過該等產生偏壓的像素及電阻器產生偏壓電流。輸出處之電壓基於產生偏壓的像素之一電阻。舉例而言，產生偏壓的像素係一測輻射熱計，且產生偏壓的感測器之電阻基於溫度(例如，自熱)、微影變化及程序變化而改變。在某些實施例中，在緩衝器406之輸入處對放大器405A至405N之輸出處之電壓進行平均，且緩衝器406經組態以提供一偏壓電壓(例如，放大器之輸出處之電壓之平均值)。在某些實施例中，偏壓電壓係提供至一所揭露電子裝置之一偏壓線。舉例而言，偏壓電路輸出408係全域地提供至一整個主動像素陣列。作為另一實例，偏壓電路輸出408係一次提供至該陣列之一個部分(例如，一次一列、一次複數列)。在某些實施例中，偏壓電路輸出408處之偏壓電壓(經由一ADC，諸如與ADC 116A至116C相同之一ADC)被數位地轉換，且偏壓電壓之數位值被用以調整主動感測器量測之數位值(例如，在輸出112A至112C處)，從而獲得更佳準確度。

在某些實施例中，平均電阻器410A至410N電耦合至一各別放大器405A至405N，且平均電阻器之各電阻係相同的。在某些實施例中，平均電阻器410A至410N中之一或多者電耦合至一各別行產生偏壓的像素以對由此等行產生之電壓進行平均。在某些實施例中，若放大器之輸出處之電壓係不同的，則平均電阻器經組態以限制可被驅動回放大器之電流(例如，平均電阻器可防止放大器之輸出發生短路)。

藉由針對一列使用多於一個產生偏壓的感測器並在該等產生偏壓的感測器之間對一經產生電壓進行平均，可減小產生偏壓的感測器雜訊之效應以及諸如自熱、微影變化及程序變化等效應。

圖5圖解說明根據本揭露之實施例之一例示性感測器電路500。在某些實施例中，偏壓電路106構成感測器電路500之部分(例如，電阻器、緩衝器)。在某些例項中，產生偏壓的像素由於其大小(例如，與主動像素相同的大小)會經歷閃爍雜訊(例如，1/f雜訊)，且此雜訊可影響產生的偏壓電壓之準確度。關於圖5所闡述之電路會有利地減少此雜訊。

在某些實施例中，感測器電路500包括複數個產生偏壓的像素(例如，第一產生偏壓的像素502A、第二產生偏壓的像素504A、第三產生偏壓的像素506A)、放大器505A、緩衝器506、平均電阻器510A、電阻器512A及偏壓電路輸出508。在某些實施例中，感測器電路500包括第二複數個產生偏壓的像素(例如，第一產生偏壓的像素502N、第二產生偏壓的像素504N、第三產生偏壓的像素506N)、一第二放大器505N、一第二平均電阻器510N及一第二電阻器512N。應瞭解，感測器電路500可包括複數個產生偏壓的像素(例如，產生偏壓的像素502A、504A、506A)或多於第一複數個產生偏壓的像素(例如，產生偏壓的像素502A、504A、506A、502N、504N、506N)及相關聯電路(例如，用於對由多個產生偏壓的像素(例如，像素502A、502N)產生之電壓進行平均)，如關於圖4所闡述。在某些實施例中，產生偏壓的像素包括測輻射熱計。

在某些實施例中，產生偏壓的像素502A電耦合至放大器505A及電阻器512A，且產生偏壓的像素504A及506A經由開關選擇性地並聯電耦合至產生偏壓的像素502A。在某些實施例中，產生偏壓的像素502N、504N及506N係類似地電耦合。在某些實施例中，產生偏壓的像素各自包括位於一像素之對置側處之兩個電極(一像素之每一節點有一個電極)。

在某些實施例中，第二產生偏壓的像素(例如，像素504A、504N)及第三產生偏壓的像素(例如，像素506A、506N)與第一產生偏壓的像素選擇性地並聯電耦合以調整產生偏壓的像素之一有效電阻並將一經產生偏壓電壓設定在一所要範圍(例如，放大器之動態範圍)中。在某些實施例中，第二及第三產生偏壓的像素經定大小使得經由切換此等像素可達成電阻之四個不同的可能值。在某些實施例中，對電耦合至第二及第三產生偏壓的像素之開關之一時序進行調變以模仿自熱效應。

在某些實施例中，第一產生偏壓的像素(例如，產生偏壓的像素502A、產生偏壓的像素502N)之一大小大於一主動像素(例如，像素102A至102I、像素202A至202T)之一大小。舉例而言，第一產生偏壓的像素具有充足的體積(例如，第一產生偏壓的像素之一面積比一主動像素之一面積大10倍至100倍)以有利地減少閃爍雜訊(例如，1/f雜訊)。在某些實施例中，第一產生偏壓的像素之縱橫比與一主動感測器之寬度與長度比相同(例如，以維持與主動像素相同之一電阻)。在某些實施例中，第一產生偏壓的像素包括與一主動像素之材料相同的材料。在某些實施例中，第一產生偏壓的像素包括一薄膜。

在某些實施例中，第一產生偏壓的像素熱耦合至一基板(例如，基板120、底板310)。熱耦合至基板可有利地允許不對第一產生偏壓的像素屏蔽入射輻射。

在某些實施例中，複數個產生偏壓的像素中之每一者電耦合至一放大器(例如，放大器505A至505N)，從而為各別放大器提供一回饋路徑。在某些實施例中，該放大器係一運算放大器。在某些實施例中，電阻器(例如，電阻器512A、512N)電耦合至放大器之反相輸入，且一反相輸入處之一電壓係基於穿過產生偏壓的感測器之一電流而產生(類似於圖4)。

在某些實施例中，偏壓電壓係提供至一所揭露電子裝置之一偏壓線。舉例而言，偏壓電路輸出508係全域地提供至一整個主動像素陣列。作為另一實例，偏壓電路輸出508係一次提供至該陣列之一個部分(例如，一次一列、一次複數列)。

在某些實施例中，量測由電路500產生之一偏壓電壓。舉例而言，為進一步去除由於偏壓電壓差異造成之列與列間差異之效應，量測偏壓電壓並用於數位地調整主動像素量測。在某些實施例中，使用一轉換器(例如，耦合至放大器之負輸入之一ADC，包括一CTIA (未展示))來量測一偏壓電壓表示(經由穿過一電阻器(未展示)之一偏壓電流)，且藉由該轉換器將此表示轉換成一數位值。應瞭解，為數位地轉換一偏壓電壓表示，轉換器可電耦合至感測器電路500之一不同部分。

可使用偏壓電壓表示之此數位值來調整一主動量測之數位表示(例如，輸出112A至112C處之數位信號)。在某些實施例中，該轉換器包括用於轉換主動像素量測之同一轉換器(例如，ADC 116A至116C)，從而有利地減小電子裝置之資料轉換電路的複雜性。在某些實施例中，經由轉換器對多個產生偏壓的電路之偏壓電壓表示進行數位地量測及平均，來進一步調整主動像素之數位量測。

在某些實施例中，使用額外像素來產生偏壓電壓及轉換器之輸入處之電壓(例如，以確保轉換器輸入處之電壓在轉換器之動態範圍內)。舉例而言，如圖解說明，第二產生偏壓的像素(例如，產生偏壓的像素504A、產生偏壓的像素504N)及/或第三產生偏壓的像素(例如，產生偏壓的像素506A、產生偏壓的像素506N)可與一各別第一產生偏壓的像素並聯電耦合(經由開關)以調整偏壓電壓及/或轉換器之輸入處之電壓。應瞭解，可使用額外或更少產生偏壓的像素來產生一偏壓電壓。

下述章節闡述一所揭露電子裝置(例如，電子裝置100、電子裝置200、電子裝置300)之實例結構。在某些實施例中，為了跨越更長尺寸(例如，長於一像素節距)，一鉸鏈(例如，鉸鏈204A至204T)可在其操作溫度範圍內具有一整體淨拉伸應力(例如，大於100 MPa)，從而維持像素之一平坦度，防止由於靜電力(例如，由偏壓電壓導致)而引起移動，及/或維持一充分機械共振頻率(大於10 kHz)以降低對環境振動之敏感度。另外，鉸鏈可具有一充分低的熱導率(例如，以將像素與像素周圍環境熱解耦並減小其周圍環境對像素讀取之影響)及一充分高的電導率(例如，以將像素電耦合至電路)。

在某些實施例中，鉸鏈設計基於像素電阻，使得像素電阻支配一感測器讀出路徑之一總電阻(例如，像素電阻、鉸鏈電阻、開關電阻及行電阻之一系列電阻)且跨越像素之一電壓降係感測器讀出路徑中任何組件中最高的(以實現更精確像素量測、經改良讀出信號動態範圍及經改良信號雜訊比)。在某些實施例中，開關電阻係10千歐姆至100千歐姆。舉例而言，開關包括基於LWIR感測器像素節距(例如，10 µm至50 µm)定大小並在LTPS及IGZO技術中製造之一TFT開關。在某些實施例中，TFT包括非晶矽。在某些實施例中，開關電阻係1兆歐姆。在某些實施例中，鉸鏈電阻與開關電阻在同一範圍中。在某些實施例中，開關電阻之可變性可對感測器量測增加雜訊，且其被限制於像素之LSB (舉例而言，係開關電阻之0.1%至1%)。因此，在某些實施例中，像素電阻係100千歐姆至10兆歐姆，以達成10位元至12位元解析度。在某些實施例中，為了具有100千歐姆或以下之一電阻，鉸鏈包括具有小於16毫歐姆-釐米之一電阻率之一材料。

在某些實施例中，為了具有一充分低的熱導率(＜50 nW/K)，根據方程式(1)鉸鏈可係更長的且具有一更小橫截面。作為一實例，包括具有3 W/mK之一熱導率並具有W = 1 µm、T = 100 nm及L = 30 µm之尺寸的一材料之一鉸鏈提供20 nW/K之一熱導率。在某些實施例中，由於鉸鏈幾何形狀(例如，一長度與寬度比為30:1、一長度與厚度比為300:1、一長度與寬度比高於達到電導率及熱導率要求之一臨限比、一長度與厚度比高於達到電導率及熱導率要求之一臨限比)，因此可有利地減少由應力梯度導致之捲曲，此與某些其他蛇形鉸鏈設計不同。

圖6A至圖6C圖解說明根據本揭露之實施例之例示性像素。關於此等圖所闡述之鉸鏈可有利地滿足上述要求(例如，允許一鉸鏈比一像素節距長並且達成本文中所闡述之益處)。在某些實施例中，實例鉸鏈包括一或多個層以達到或超過電、熱及機械要求(例如，針對電子裝置100、電子裝置200、電子裝置300)。

在某些實施例中，如圖6A中圖解說明，像素600包括一感測器602及電絕緣體604。像素600透過通孔608電耦合至鉸鏈606。在某些實施例中，鉸鏈606係關於圖1至圖3B所闡述之一鉸鏈。在某些實施例中，通孔608係通孔308。在某些實施例中，鉸鏈606包括一TiNx層610。

在某些實施例中，如圖6B中圖解說明，像素600包括一感測器602及電絕緣體604。像素600透過通孔608電耦合至鉸鏈616。在某些實施例中，鉸鏈616係關於圖1至圖3B所闡述之一鉸鏈。在某些實施例中，通孔608係通孔308。在某些實施例中，鉸鏈616包括一TiNx層610以及TiNx層下面之一SiNx層612。SiNx層可有利地平衡(鉸鏈上之)應力並保護TiNx層免受氧化。

在某些實施例中，SiNx層經設計以在允許TiNx層增加電導率及熱導率的同時提供拉伸應力。在某些實施例中，TiNx層經設計(例如，一長度與寬度比為30:1、一長度與厚度比為300:1、一長度與寬度比高於達到電導率及熱導率要求之一臨限比、一長度與厚度比高於達到電導率及熱導率要求之一臨限比)以達到電及熱要求，且SiNx層經設計以滿足機械要求。在某些實施例中，TiNx之熱導率在TiNx材料之立方晶相中降低同時電導率為1毫歐姆-釐米至10毫歐姆-釐米。

在某些實施例中，將一鉚釘620放置於鉸鏈之一錨(例如，錨306)處以加固鉸鏈。鉚釘620可有利地提供對鉸鏈之加固並允許將通孔及像素進一步支撐在一高度處(例如，在一像素與基板之間500 nm至2000 nm)以增加輻射吸收，同時藉由維持較低鉸鏈厚度及/或寬度來保持較低熱導率。在某些實施例中，將鉚釘620放置於TiNx層610上面(如圖解說明)。在某些實施例中，將鉚釘放置於TiNx層下面。在某些實施例中，鉚釘620包括一濺鍍金屬(諸如鉬)，該濺鍍金屬可有利地具有針對TiNx之濕式蝕刻選擇性。應瞭解，放置於一錨處之鉚釘可具有與圖解說明不同之一結構。應瞭解，可將除一鉚釘以外的一組件放置於一錨處以加固鉸鏈。

在某些實施例中，如圖6C中圖解說明，像素600包括一感測器602及電絕緣體604。像素600透過通孔608電耦合至鉸鏈626。在某些實施例中，鉸鏈626係關於圖1至圖3B所闡述之一鉸鏈。在某些實施例中，通孔608係通孔308。在某些實施例中，鉸鏈626包括一TiNx層610、TiNx層下面之一第一SiNx層612及TiNx層上面(及鉚釘620上面)之一第二SiNx層614。該等第一及第二SiNx層可有利地平衡(鉸鏈上之)應力且保護TiNx層免受氧化。

在某些實施例中，SiNx層經設計以在允許TiNx層增加電導率及熱導率的同時提供拉伸應力。在某些實施例中，TiNx層經設計(例如，一長度與寬度比為30:1、一長度與厚度比為300:1、一長度與寬度比高於達到電導率及熱導率要求之一臨限比、一長度與厚度比高於一臨限比)以達到電導率及熱導率要求，且SiNx層經設計以滿足機械要求。在某些實施例中，TiNx之熱導率在TiNx材料之立方晶相中降低同時電導率為1毫歐姆-釐米至10毫歐姆-釐米。

在某些實施例中，將一鉚釘620放置於鉸鏈之一錨(例如，錨306)處以加固鉸鏈。鉚釘620可有利地提供對鉸鏈之加固並允許將通孔及像素進一步支撐在一高度處(例如，在一像素與基板之間500 nm至2000 nm)以增加輻射吸收，同時藉由維持較低鉸鏈厚度及/或寬度保持較低熱導率。在某些實施例中，將鉚釘620放置於TiNx層610上面(如圖解說明)。在某些實施例中，將鉚釘放置於TiNx層下面。在某些實施例中，鉚釘620包括一濺鍍金屬(諸如鉬)，該濺鍍金屬可有利地具有針對TiNx之濕式蝕刻選擇性。應瞭解，放置於一錨處之鉚釘可具有與圖解說明不同之一結構。應瞭解，可將除一鉚釘以外的一組件放置於一錨處以加固鉸鏈。

在某些實施例中，鉸鏈被加工為儘可能地平坦，使得當將一相關聯電子裝置釋放並懸置時，橡膠帶張力可保持鉸鏈及所附接像素平坦並減少扭曲。舉例而言，一第一犧牲層下之形貌可形成不平坦水平面，此可致使鉸鏈之一表面不平坦。此可致使鉸鏈例如在厚度、寬度及應力方面具有不一致性。

在某些實施例中，將通孔之底部放置在像素之一中心附近以增加鉸鏈之一長度並維持錨之間的橡膠帶作用。在某些實施例中，增加通孔之頂部與像素之間的接觸來利用像素之全體積。在某些實施例中，通孔(各自對應於像素之節點)經設計以減少電阻及雜訊。在某些實施例中，關於圖6B及圖6C所闡述之SiNx層持續地跨越在兩個錨之間以維持此橡膠帶張力。

儘管圖6A至圖6C之鉸鏈係闡述為具有特定材料，但應瞭解，鉸鏈可包括用於達到電、熱及機械要求之不同材料。舉例而言，鉸鏈可包括CrN、ZrN、ITO、IZO、TiOx及/或其他傳導性金屬氧化物及氮化物。

圖7A圖解說明根據本揭露之實施例之例示性像素層。如上文所討論，在某些實施例中，像素電阻支配一讀出路徑之一總電阻以增加信號動態範圍並提高讀出靈敏度。在某些實施例中，像素電阻係在100千歐姆與10兆歐姆之間的範圍內。為達成此電阻，在某些實施例中，像素700 (例如，像素102A至102I、202A至202T，像素302，像素600)包括一感測器702，該感測器包括具有50歐姆-釐米至500歐姆-釐米之一範圍中之電阻率的摻雜型非晶矽(例如，N型非晶矽、P型非晶矽)。在某些實施例中，感測器702包括N型非晶矽，其可針對一給定電阻率具有比P型非晶矽高的一溫度電阻係數(TCR)且可在高達攝氏110度下維持其操作性質。在某些實施例中，感測器702包括ZrOx及/或TiOx。在某些實施例中，像素700包括一測輻射熱計。

在某些實施例中，感測器702具有50 nm至500 nm之一厚度。該感測器厚度可有利地減少基於玻璃的製作程序中之分層及裂化。此外，該感測器厚度可降低像素之熱容且允許像素以每秒9幀數至60幀數讀出。

在某些實施例中，像素700包括絕緣層704及706。在某些實施例中，絕緣層704及706包括具有一低陷阱密度之一材料，諸如富矽SiNx或非摻雜型非晶矽。在某些實施例中，絕緣層704或絕緣層706之一厚度係20 nm至50 nm，此可防止表面陷阱產生雜訊波動。在某些實施例中，絕緣層有利地保護感測器702以免遭遇氧自由基(例如，在真空囊封之前的釋放蝕刻期間，真空囊封可在裝置單體化之前執行)。

在某些實施例中，像素700包括一吸收體708。在某些實施例中，吸收體708經組態以吸收LWIR輻射(例如，吸收8 µm至12 µm)。在某些實施例中，吸收體708包括感測器702下之一傳導接觸層。在某些實施例中，傳導接觸層經組態用於對感測器702之半導電性質進行偏壓控制。在某些實施例中，吸收體708包括鈦及/或富鈦TiNx。在某些實施例中，吸收體708包括TiOxNy、V、MoCr、CrN、ITO或其任何組合。

在某些實施例中，製作像素700包括執行一乾式釋放程序，諸如氧氣灰化及XeF ₂(例如，以防止表面微機械加工程序中發生靜摩擦)。在某些實施例中，製作像素700包括一有機犧牲層之氧氣灰化。

在某些實施例中，吸收體708位於像素700之底部上，如圖解說明。此可導致不對稱性，不對稱性可由於應力梯度造成捲曲。為減少捲曲，可增加像素之剛性。舉例而言，為增加像素剛性，在形成像素堆疊之前藉由在絕緣層704中蝕刻凹槽(例如，50 nm至300 nm深)而使像素起皺褶。在某些實施例中，凹槽係在易於受到捲曲之方向(例如，對角線方向)上。

在某些實施例中，將像素700放置於一鏡710上面，如圖解說明。在某些實施例中，鏡710係一底板(例如，一TFT底板)及/或一基板(例如，玻璃基板)之部分。在某些實施例中，入射輻射自像素之頂部進入，穿過感測器702，並進入吸收體708。某些入射輻射可在此時被吸收體吸收。剩餘未吸收之輻射橫穿吸收體並到達鏡710。該等剩餘輻射反射回吸收體708，且吸收體708吸收至少某些經反射輻射。在某些實施例中，像素700與鏡710之間的一距離係一所關注輻射波長之四分之一波長(例如，以形成四分之一波腔來增加吸收)。

在某些實施例中，由於例如底板之形貌(例如，因深通孔造成)、基板之形貌，由於一收縮及沈積程序使一有機犧牲層之平坦化減少，由於應力造成之吸收體捲曲，吸收體708具有在50 nm至1000 nm範圍中之一形貌。此外，在某些實施例中，在一雙犧牲層設計(例如，電子裝置300)中，像素層與鏡層之間的鉸鏈可影響在像素與鏡之間形成的四分之一波腔之光學回應。亦即，由於像素與鏡之間的一變化的距離，形貌及鉸鏈可影響一吸收量。舉例而言，由於此等影響，像素與鏡之間的四分之一波距離可能無法維持。

在某些實施例中，吸收體708包括Ti且具有5 nm至20 nm之一厚度。在某些實施例中，吸收體708包括TiNx且具有20 nm至100 nm之一厚度。在某些實施例中，感測器702及吸收體708經設計以在像素700與鏡710之間的一距離變化(由於上文所闡述之原因)時，有利地增加對LWIR波段中之輻射之吸收。舉例而言，吸收體708與鏡710之間的距離在500 nm至3000 nm之間變化。

在某些實施例中，當像素700與鏡710之間的一距離變化時，像素700可有利地允許吸收更多LWIR輻射，從而減少經由諸如化學機械拋光(CMP)等較昂貴的程序來使鏡表面平坦化之一步驟。此外，此等平坦化程序由於將需要一高填充因數而可能無法允許使用鉚釘來加固鉸鏈。

圖7B圖解說明根據本揭露之實施例之例示性像素特性。在某些實施例中，圖7B圖解說明像素700之特性以及上文所闡述之像素設計之優點。如曲線圖中所展示，像素700經組態以針對500 nm至3000 nm之間的間隙(吸收體與鏡之間的變化的距離)，吸收至少60%之波長為8000 nm至12000 nm的入射輻射波。舉例而言，對於每100個波，吸收體經組態以偵測其中之至少60個，且該等波係在8000 nm與12000 nm之間。如曲線圖中所展示，像素700經組態以針對500 nm與3000 nm之間的間隙，吸收至少35%的波長為6000 nm至14000 nm的入射輻射波。舉例而言，對於每100個波，吸收體經組態以偵測其中之至少35個，且該等波係在6000 nm與14000 nm之間。

圖8圖解說明根據本揭露之實施例之一例示性電子裝置800。在某些實施例中，電子裝置800包括一所揭露電子裝置(例如，電子裝置100、電子裝置200、電子裝置300)。在某些實施例中，電子裝置800包括一多工器802。在某些實施例中，多工器802位於遠離列電路804或讀出電路806之處(例如，在不與列電路或讀出電路相關聯的電子裝置之一側上)。在某些實施例中，多工器802經組態以將電子裝置800電耦合至測試電路808。舉例而言，測試電路808包括用於一自動晶圓探針儀之測試墊(例如，彈簧針墊)。當複數個電子裝置位於一玻璃面板上時，多工器802可有利地允許在後續切割及裝配步驟之前測試電子裝置800之像素陣列(例如，用於品質控制)。在某些實施例中，在電子裝置800與面板上之其他裝置分離之後，多工器802可被撤銷啟動(例如，藉由將多工器之閘、輸入及/或輸出短接至一固定電壓)。

在某些實施例中，所揭露像素包括測輻射熱計。在某些例項中，由於微測輻射熱計可在一大環境溫度範圍內操作，因此偏壓電壓可能必須適應變化的條件。對於半導電像素，舉例而言，電阻係數係負的，通常在-2%至-3%每開氏度之範圍內。＞若一測輻射熱計(在室溫(攝氏25度)下的一標稱像素電阻為1兆歐姆)經受範圍在自-40℃至80℃之一環境溫度(此經常係汽車及其他要求高的應用之一要求)，則像素電阻將自約5.3兆歐姆至395千歐姆變化。此假定電阻材料(諸如非晶矽、矽鍺及各種金屬氧化物)之一單活化能。考慮到一鉸鏈設計且亦考慮到可在懸置像素之部分之間存在的電壓差之範圍，可涉及懸置像素之活塞或旋轉(傾倒)牽引之穩定性問題回應於局部靜電力。此等穩定性問題可導致不穩定的傾斜，此可致使像素之角隅或邊緣卡在基板上而由於熱分流使像素無法操作。圖9至圖12B闡述用於減小靜電力效應之實例。應瞭解，用於減小靜電力效應之結構之實例可於一所揭露電子裝置(例如，電子裝置100、電子裝置200、電子裝置300、電子裝置800)中實施。

圖9圖解說明根據本揭露之實施例之一例示性像素900。在某些實施例中，像素900之一形狀係凸形。亦即，經誘導凸形彎曲導致像素900之邊緣處像素與下面的一層(例如，基板902、其下面之下部金屬層級)之間的間隙之一增加。舉例而言，如圖解說明，像素900相對於基板902具有凸形形狀。在某些實施例中，像素900包括具有高平面內應力的一個氮化矽層，該高平面內應力經施加以誘導該凸形彎曲。經誘導凸形彎曲可有利地減小像素之角隅或邊緣附近的最大靜電扭矩。在某些實施例中，像素900之形狀係對稱的(例如，像素之凸度係對稱的，使得像素之一點與基板之間的距離圍繞一對稱軸相同)。在某些實施例中，像素900之形狀係非對稱的(例如，像素之凸度係非對稱的)。

圖10A至圖10D圖解說明根據本揭露之實施例之例示性像素1000。在某些實施例中，一電子裝置包括支撐像素1000之一橋接器。在某些實施例中，橋接器經組態以支撐一像素及其鄰近像素，如圖10A至圖10D中圖解說明。藉由將橋接器定位在圍繞旋轉軸(例如，旋轉軸1004)槓桿作用增加的點處，橋接器可有利地防止像素圍繞該旋轉軸發生移動(例如，由靜電力導致)。另外，藉由將機械能較快速地分散至鄰近像素，橋接器可有利地減少振盪(例如，由像素及偏壓脈衝(例如，在每一列時間週期性提供的偏壓電壓)之高真空環境導致)。應瞭解，圖10A至圖10D中圖解說明之橋接器係例示性的。橋接器可以與圖解說明不同之方式配置。舉例而言，相比於某些像素之一相同對應點(例如，相比於一橋接器支撐像素之一中心、相比於一橋接器支撐像素之一相同側)，橋接器可在一各別像素之不同對應點處支撐不同像素。

在某些實施例中，橋接器包括具有橫截面(例如，相對於像素之面積較小)之絕緣材料，以減少彼此接近之像素之間的熱串擾。舉例而言，橋接器包括一薄膜。在某些實施例中，由於一製作程序，該等較小橫截面具有平面內應力，且該應力提供剛性以防止由於靜電力引起像素移動。在某些實施例中，橋接器耦合至與像素相關聯之一鉸鏈。在某些實施例中，橋接器耦合至像素。在某些實施例中，在像素上面添加一額外犧牲間隔件層(例如，像素上面之一第三層)，且該額外層形成一第三尺寸並使橋接器伸長。額外間隔(由額外層形成)可有利地減少熱串擾。

舉例而言，如圖10A中圖解說明，橋接器1002係沿著像素之一中心沿垂直於旋轉軸1004之一方向配置。作為另一實例，如圖10B中圖解說明，橋接器1012係沿著像素之交替側沿垂直於旋轉軸1004之一方向配置。作為另一實例，如圖10C中圖解說明，橋接器1022係沿著像素之兩個側面(例如，兩個橋接器之部分支撐一像素)沿垂直於旋轉軸1004之一方向配置。作為另一實例，如圖10D中圖解說明，橋接器1032係沿著像素之中心沿垂直於旋轉軸1004以及平行於旋轉軸1004之方向配置。

應瞭解，端視一電子裝置之機械要求以及像素及鉸鏈耐靜電力之能力，可添加比所闡述多或少的橋接器來支撐像素。

圖11A至圖11B圖解說明根據本揭露之實施例之一例示性像素1100。在某些實施例中，一像素係經由鉸鏈支撐在兩個點處，其中每一鉸鏈錨定至一第一通孔且使用一第二通孔附接至像素。可減小鉸鏈長度，並可增加鉸鏈橫截面面積來增加繞一軸之扭轉阻力。然而，增加扭轉阻力可使熱導增加，此對於像素(諸如測輻射熱計像素)而言可係不合意的。

在某些實施例中，像素1100包括一第三支撐點(除上述所闡述之兩個支撐點之外)以減小單軸旋轉對稱性。在某些實施例中，用於形成第三支撐點之一額外鉸鏈係不導電的。由於平面內應力(鉸鏈以一固定-固定幾何形狀錨定在兩端處)提供對彎曲阻力之一貢獻，因此在像素懸置設計中併入此等結構可能係有利的。

舉例而言，圖11A展示像素1100由鉸鏈部分1108、1110、1112、1114及1116支撐在點1102、1104及1106處。在某些實施例中，鉸鏈部分1108、1110及1112屬於一第一鉸鏈，且鉸鏈部分1114及1116屬於一第二鉸鏈。在某些實施例中，第一鉸鏈包括一受應力部分及一不受應力部分，且第二鉸鏈包括一受應力部分及一不受應力部分。舉例而言，在對稱性允許時，鉸鏈部分1108、1110、1112及1114受拉伸應力，且鉸鏈部分1116不受應力(例如，表現為固定/自由懸臂)。作為另一實例，圖11B展示像素1100由鉸鏈部分1128、1130、1132、1134及1136支撐在點1122、1124及1126處。在某些實施例中，鉸鏈部分1128、1130及1132屬於一第一鉸鏈，且鉸鏈部分1134及1136屬於一第二鉸鏈。作為另一實例，鉸鏈部分1128及1136受拉伸應力，且鉸鏈部分1130、1132及1134不受應力。在某些實施例中，第一鉸鏈或第二鉸鏈包括一受應力鉸鏈(未圖解說明)。在某些實施例中，第一鉸鏈或第二鉸鏈包括一不受應力鉸鏈(未圖解說明)。

圖12A至圖12B圖解說明根據本揭露之實施例之例示性像素。在某些實施例中，對一金屬層圖案之設計可減小像素上之靜電扭矩。舉例而言，金屬層包括在一感測器層中為感測器(例如，感測器702)提供金屬接觸之EL、在一鉸鏈層中提供一導電路徑以連接至一第一通孔及一第二通孔之HG，且M3係一基板上之一頂層(例如，一玻璃基板之頂層)。在某些實施例中，EL層包括一像素之一板狀電極，且M3層包括一像素之一底部電極。

在某些實施例中，如本文中所闡述，可跨越一像素施加一電壓(例如，一偏壓電壓與行線電壓之間的一差)以產生一電流。為減小像素具有不同電壓之部分之間的靜電吸引，每一電壓處的各種傳導層可垂直地堆疊，而與其他電壓之傳導層有很少重疊或無重疊。舉例而言，如圖12A至圖12B中圖解說明，像素之一第一節點及一第二節點(例如，每一節點與像素之一端子相關聯)係安置於不同層上，且第一節點與第二節點之間的一重疊面積小於第一節點之臨限面積(例如，小於一面積之一半，小於一面積之四分之一)或第二節點之一面積之一半。如圖12B中圖解說明，例示性像素設計允許施加至像素之一第一區域1202之一第一電壓與施加至像素之一第二區域1204之一第二電壓之間的一分離，從而減小像素上之靜電力效應。

圖13圖解說明根據本揭露之實施例之製造一電子裝置之一例示性方法1300。在某些實施例中，執行方法1300來製造一所揭露電子裝置(例如，電子裝置100、電子裝置200、電子裝置300、電子裝置800)或電子裝置之一組件(例如，電子裝置之鉸鏈、電子裝置之像素)。為了簡潔起見，此處不再重複與此等裝置或組件相關聯之某些特徵、材料、尺寸及優點。儘管方法1300圖解說明為包含所闡述的步驟，但應瞭解，可在不背離本揭露之範疇之情況下包含不同步驟次序、額外步驟(例如，與本文中所揭露之其他方法相組合)或更少步驟。舉例而言，方法1300之步驟可與方法1400及/或1500之步驟一起執行。

在某些實施例中，方法1300包括提供一基板(步驟1302)。舉例而言，如關於圖1所闡述，提供一基板120。在某些實施例中，該基板係一玻璃基板。

在某些實施例中，方法1300包括提供一第一像素及一第二像素(步驟1304)。在某些實施例中，提供一第一像素及一第二像素包括一像素陣列。舉例而言，如關於圖1所闡述，提供複數個像素(例如，像素102A至102I)。作為另一實例，如關於圖2所闡述，提供複數個像素(例如，202A至202T)。

在某些實施例中，方法1300包括提供一第一鉸鏈及一第二鉸鏈。舉例而言，如關於圖1至圖3B、圖6A至圖6C所闡述，提供一第一鉸鏈(例如，鉸鏈104A至104I、鉸鏈204A至204T、鉸鏈304、鉸鏈606)及一第二鉸鏈(例如，鉸鏈104A至104I、鉸鏈204A至204T、鉸鏈304、鉸鏈606中之一第二鉸鏈)。

在某些實施例中，方法1300包括將鉸鏈耦合至基板。舉例而言，如關於圖1至圖3B、圖6A至圖6C所闡述，將一鉸鏈(例如，鉸鏈104A至104I、鉸鏈204A至204T、鉸鏈304、鉸鏈606)耦合至一基板(例如，基板120，基板包括底板310)。

在某些實施例中，方法1300包括將第一像素耦合至第一鉸鏈。舉例而言，如關於圖1至圖3B、圖6A至圖6C所闡述，將一第一鉸鏈(例如，鉸鏈104A至104I、鉸鏈204A至204T、鉸鏈304、鉸鏈606、鉸鏈616、鉸鏈626)電耦合至一第一像素(例如，像素102A至102I、像素202A至202T、像素302、像素600)。

在某些實施例中，方法1300包括將第二像素耦合至第二鉸鏈。舉例而言，如關於圖1至圖3B、圖6A至圖6C所闡述，將一第二鉸鏈(例如，鉸鏈104A至104I、鉸鏈204A至204T、鉸鏈304、鉸鏈606、鉸鏈616、鉸鏈626中之一第二鉸鏈)電耦合至一第二像素(例如，像素102A至102I、像素202A至202T、像素302、像素600中之一第二像素)。

在某些實施例中，該經耦合第一像素與該經耦合第二像素由一像素節距隔開。該第一鉸鏈之一長度大於該像素節距，且該第二鉸鏈之一長度大於該像素節距。舉例而言，如關於圖2所闡述，一鉸鏈(例如，鉸鏈204A至204T)之一長度大於一像素節距。

在某些實施例中，方法1300進一步包括在玻璃基板上形成一偏壓線並將第一像素及第二像素電耦合至一偏壓線。該第一像素與一第一列相關聯，且該第二像素與一第二列相關聯。舉例而言，如關於圖2所闡述，兩列像素共用一偏壓線。

在某些實施例中，方法1300進一步包括提供一產生偏壓的像素。該產生偏壓的像素經組態以產生偏壓線之一電壓。舉例而言，如關於圖4及圖5所闡述，提供一產生偏壓的像素(例如，產生偏壓的像素404AA至404AM、502A、504A、506A)來產生一偏壓電壓(以供提供至一偏壓線)。

在某些實施例中，方法1300進一步包括環繞產生偏壓的像素周圍提供虛擬像素。舉例而言，如關於圖4及圖5所闡述，一產生偏壓的像素由虛擬像素環繞(例如，以減小產生偏壓的像素上之邊緣效應)。

在某些實施例中，方法1300進一步包括提供一第二產生偏壓的像素。基於第一產生偏壓的像素與該第二產生偏壓的像素之一平均電壓產生偏壓線之電壓。舉例而言，如關於圖4及圖5所闡述，提供一第二產生偏壓的像素(例如，像素404NA至404NM、像素502N、像素504N、像素506N)來產生一電壓，且基於由第一產生偏壓的像素產生之一電壓與由第二產生偏壓的像素產生之一電壓之間的平均值而產生偏壓電壓。在某些實施例中，第二產生偏壓的像素之一面積大於第一像素之一面積及第二像素之一面積。舉例而言，產生偏壓的像素502A大於一主動像素之一面積，如關於圖1至圖3B所闡述。

在某些實施例中，方法1300進一步包括提供一第二產生偏壓的像素。經由第二產生偏壓的像素進一步產生偏壓線之電壓，且第一產生偏壓的像素之面積大於第二產生偏壓的像素之一面積。舉例而言，如關於圖5所闡述，提供一額外產生偏壓的像素504A或506A以進一步產生用於電子裝置之一偏壓電壓。

在某些實施例中，方法1300進一步包括提供一鉚釘並將鉚釘耦合至第一鉸鏈或第二鉸鏈。舉例而言，如關於圖6B及圖6C所闡述，一鉚釘620經提供且耦合至鉸鏈616或鉸鏈626。

在某些實施例中，第一像素及第二像素中之每一者包括一感測器及一吸收體。舉例而言，如關於圖7A所闡述，像素700包括一感測器及一吸收體。在某些實施例中，該吸收體之一第一邊緣及一第二邊緣對向大於90度之一角。舉例而言，如關於圖2所闡述，一像素(例如，像素202A至202T)包括一吸收體，該吸收體具有對向大於90度之一角之一第一邊緣及一第二邊緣(例如，如圖解說明，吸收體具有一平行四邊形形狀)。

在某些實施例中，該吸收體包括一接點。舉例而言，如關於圖7A所闡述，吸收體708包括一接點。在某些實施例中，該感測器包括兩個介電層之間的一半導體層。舉例而言，如關於圖7A所闡述，感測器702包括一半導體層，且該半導體層係在絕緣層704與絕緣層706之間。

在某些實施例中，方法1300進一步包括提供一鉸鏈層並提供一感測器-吸收體層。該鉸鏈層包括第一鉸鏈及第二鉸鏈，且該感測器-吸收體層包括兩個像素。舉例而言，一鉸鏈(例如，鉸鏈104A至104I、鉸鏈204A至204T、鉸鏈304、鉸鏈606、鉸鏈616、鉸鏈626中之一第二鉸鏈)屬於一鉸鏈層，且一像素(例如，像素102A至102I、像素202A至202T、像素302、像素600中之一第二像素)屬於一感測器-吸收體層。

在某些實施例中，第一鉸鏈及第二鉸鏈中之每一者包括電耦合至像素中之一者之一傳導層及安置於傳導層之一側上之一介電層。舉例而言，如關於圖6B所闡述，鉸鏈616包括TiNx層610之一側上之一SiNx層612。作為另一實例，如關於圖6C所闡述，鉸鏈626包括TiNx層610之兩側上之SiNx層612及SiNx層614。

在某些實施例中，第一像素及二像素中之每一者之一電阻係在100千歐姆與10兆歐姆之間(例如，如關於圖1至圖3B及圖6A至圖7B所闡述)，且第一鉸鏈及第二鉸鏈中之每一者之一電阻係在10千歐姆與100千歐姆之間(例如，如關於圖1至圖3B及圖6A至圖7B所闡述)。

在某些實施例中，兩個像素中之一者與玻璃基板之間的一間隙係在500 nm與3000 nm之間，且第一像素及第二像素中之每一者經組態以吸收至少35%的波長在6000 nm與14000 nm之間的入射輻射波。舉例而言，如關於圖7A及圖7B所闡述，像素700經組態以吸收至少35%的波長在6000 nm與14000 nm之間的入射輻射波。

在某些實施例中，方法1300進一步包括提供一讀出電路。該讀出電路經組態以量測來自第一像素或第二像素之一電流。舉例而言，如關於圖1所闡述，提供一讀出電路110。在某些實施例中，方法1300進一步包括將讀出電路安裝在玻璃基板上。舉例而言，如關於圖1所闡述，將一讀出電路110安裝在基板120上，且基板120係一玻璃基板。

在某些實施例中，方法1300進一步包括將讀出電路安裝在一撓性電路上並將該撓性電路耦合至玻璃基板。舉例而言，如關於圖1所闡述，一讀出電路110係經由一COF程序安裝。在某些實施例中，方法1300進一步包括在讀出電路與玻璃基板之間提供一金屬層。舉例而言，如關於圖1所闡述，在讀出電路110與基板120 (其係一玻璃基板)之間提供一金屬層。

在某些實施例中，方法1300進一步包括提供一多工器並將該多工器電耦合至一測試電路。舉例而言，如關於圖8所闡述，將一多工器802提供至電子裝置800，且多工器802經組態以電耦合至一測試電路。

在某些實施例中，第一像素或第二像素之一形狀係凸形。舉例而言，如關於圖9所闡述，像素900包括一凸形形狀。在某些實施例中，方法1300進一步包括提供用於支撐第一像素及第二像素之一橋接器。該橋接器係在(1)第一像素及第二像素與(2)基板之間。橋接器之實例係關於圖10A至圖10D進行闡述。在某些實施例中，第一鉸鏈及第二鉸鏈中之每一者包括一受應力部分及一不受應力部分。包括一受應力部分及不受應力部分之一鉸鏈之實例係關於圖11A及圖11B進行闡述。

在某些實施例中，第一像素或第二像素中之一者的一第一節點及一第二節點安置於不同層上，且該第一節點與該第二節點之間的一重疊面積小於該第一節點之一面積之一半或該第二節點之一面積之一半。舉例而言，如關於圖12A及圖12B所闡述，一像素之節點與不同層相關聯，且該等節點之間的一重疊面積小於一臨限值(例如，小於第一節點之一面積之一半或第二節點之一面積之一半)。

圖14圖解說明根據本揭露之實施例之操作一電子裝置之一例示性方法1400。在某些實施例中，執行方法1400以操作一所揭露電子裝置(例如，電子裝置100、電子裝置200、電子裝置300、電子裝置800)或電子裝置之一組件(例如，感測器電路400、感測器電路500)。為了簡潔起見，此處不再重複與此等裝置或組件相關聯之某些特徵及優點。儘管方法1400圖解說明為包含所闡述的步驟，但應瞭解，可在不背離本揭露之範疇之情況下包含不同步驟次序、額外步驟(例如，與本文中所揭露之其他方法相組合)或更少步驟。舉例而言，方法1300之步驟可與方法1400及/或1500之步驟一起執行。

在某些實施例中，方法1400包括經由一偏壓線將一第一偏壓電壓提供至一第一像素(步驟1402)。舉例而言，如關於圖2所闡述，經由偏壓線210A提供一第一偏壓電壓。

在某些實施例中，方法1400進一步包括經由一產生偏壓的像素產生第一偏壓電壓。舉例而言，如關於圖4及圖5所闡述，提供一產生偏壓的像素(例如，產生偏壓的像素404AA至404AM、502A、504A、506A)來產生一偏壓電壓(以提供至一偏壓線)。

在某些實施例中，方法1400進一步包括進一步經由一第二產生偏壓的像素產生第一偏壓電壓。產生第一偏壓電壓包括對由第一產生偏壓的像素與第二產生偏壓的像素產生之電壓進行平均。舉例而言，如關於圖4及圖5所闡述，提供一第二產生偏壓的像素(例如，像素404NA至404NM、像素502N、像素504N、像素506N)來產生一電壓，且基於由第一產生偏壓的像素產生之一電壓與由第二產生偏壓的像素產生之一電壓之間的平均值而產生偏壓電壓。在某些實施例中，第二產生偏壓的像素之一面積大於第一像素之一面積及第二像素之一面積。舉例而言，產生偏壓的像素502A大於一主動像素之一面積，如關於圖1至圖3B所闡述。

在某些實施例中，方法1400進一步包括進一步經由一第二產生偏壓的像素產生第一偏壓電壓。第一產生偏壓的像素之面積大於第二產生偏壓的像素之一面積。舉例而言，如關於圖5所闡述，提供一額外產生偏壓的像素504A或506A以進一步產生用於電子裝置之一偏壓電壓。

在某些實施例中，方法1400包括將第一像素電耦合至一行線(步驟1404)。舉例而言，如關於圖2所闡述，經由一開關206C將像素202C電耦合至行線212B。

在某些實施例中，方法1400包括將第一像素與行線電解耦(步驟1406)。舉例而言，如關於圖2所闡述，經由開關206C將像素202C與行線212B電解耦(例如，在與列線208A相關聯之列之讀出完成後)。

在某些實施例中，方法1400包括經由偏壓線將一第二偏壓電壓提供至一第二像素(步驟1408)。舉例而言，如關於圖2所闡述，經由偏壓線210A提供一第二偏壓電壓(至關於步驟1402所闡述之一不同像素列)。在某些實施例中，第二偏壓電壓係以與上文所闡述的類似方式產生。

在某些實施例中，方法1400包括將第二像素電耦合至行線(步驟1410)。舉例而言，如關於圖2所闡述，經由一開關206H將像素202F電耦合至行線212B。

在某些實施例中，方法1400包括將第二像素與行線電解耦(步驟1406)。舉例而言，如關於圖2所闡述，經由開關206H將像素202F與行線212B電解耦(例如，在與列線208B相關聯之列之讀出完成後)。

圖15圖解說明根據一實施例製造一機電系統之一方法1500。作為非限制性實例，電化學系統可與本文中所闡述之裝置(例如，電子裝置100、電子裝置200、電子裝置300、電子裝置800)、組件(例如，本文中所闡述之一像素、本文中所闡述之一鉸鏈)或系統相關聯。為了製造一機電系統，可使用方法1500中之所有或某些程序步驟且可以一不同次序使用。作為一非限制性實例，可在步驟1512之前執行步驟1514。在某些實施例中，方法1300及/或方法1400可與方法1500一起執行。

方法1500包含步驟1502 (提供一基板)。舉例而言，經提供基板包括基板120。在某些實施例中，基板係由玻璃製成。在某些實施例中，基板係低溫多晶矽。在某些實施例中，基板係一種含有額外元素來微調性質的硼矽酸鹽。一硼矽酸鹽之一實例係來自Corning Eagle ^TM，該公司生產一種鹼性土硼鋁矽酸鹽(一種含硼、鋁及各種鹼性土元素的矽酸鹽)。其他變化形式可購自Asahi Glass ^TM或Schott ^TM。

在某些實施例中，使用一平板玻璃程序來製造機電系統。在某些實施例中，使用一液晶顯示器(LCD)程序來製造機電系統。在某些實施例中，使用一OLED顯示器程序或一x射線面板程序。採用一平板玻璃程序可允許增加基板大小，藉此允許每基板有更高數目個電化學系統，此降低處理成本。基板的「面板級」大小可包含620 mm x 750 mm、680 mm x 880 mm、1100 mm x 1300 mm、1300 mm x 1500 mm、1500 mm x 1850 mm、1950 mm x 2250 mm及2200 mm x 2500 mm。此外，薄膜電晶體(TFT)在面板級製造中亦可降低成本，且因此，舉例而言，LCD-TFT程序可係有益的。

方法1500包含步驟1504 (將MEMS (例如，所揭露之MEMS感測器))添加至基板。儘管使用MEMS闡述結構之添加，但應瞭解，在不偏離本揭露之範疇之情況下可添加其他結構(例如，NEMS、其他種類的裝置)。在使用面板級處理之實施例中，可使用一LCD-TFT程序添加MEMS結構。

步驟1504可後續接著選用步驟1516，進行子電鍍。當基板比在後續步驟中使用之處理設備大時，可使用步驟1516。舉例而言，若使用一面板級程序(諸如LCD)，則某些實施例將包含(在步驟1504處)將面板切割成晶圓大小以執行進一步處理(舉例而言，使用CMOS製造設備)。在其他實施例中，在整個方法1500中使用相同大小基板(亦即，不使用步驟1516)。

方法1500包含步驟1506，自基板釋放MEMS。

方法1500包含步驟1508，進行釋放後處理。此釋放後處理可為進一步的程序步驟(諸如平坦化)準備MEMS結構。在晶圓級處理中，平坦化可包含化學機械平坦化。在某些實施例中，該等進一步的程序步驟包含回蝕，其中將一光阻劑旋塗至形貌上以產生一更平坦的表面，然後對該表面進行蝕刻。對蝕刻時間之較高控制可產出一較平滑表面輪廓。在某些實施例中，進一步程序步驟包含「旋塗玻璃」，其中將裝載玻璃的有機黏結劑旋塗至形貌上，且對產物進行烘烤以驅除有機溶劑，從而留下一較平滑表面。

若有必要，方法1500包含步驟1510，真空囊封MEMS結構。真空囊封可有益於延長裝置壽命。

方法1500包含步驟1512，進行單體化。某些實施例可包含可將感測器之性質考慮在內的校準及晶片程式化。由於玻璃微影能力中之均勻性係有限的，本文中所闡述之方法可有利於玻璃基板製造程序。作為另一優點，玻璃具有一較低熱導率且因此一玻璃基板可係一較佳熱絕緣體；藉由製造將一測輻射熱計像素與一玻璃基板分離之薄結構，本文中之實施例可更好地用於將玻璃測輻射熱計像素與包裝環境熱隔離。在某些實施例中，在單體化之前，量測MEMS之性質(舉例而言，經由多工器802)。

方法1500包含步驟1514，進行一讀出積體電路(ROIC)附接及撓性/PCB附接。作為非限制性實例，讀出電路(例如，讀出電路110)可與本文中所闡述之裝置或系統相關聯。本文中所闡述之程序及裝置可具有另一優點，即信號處理所需的面積可比由感測物理所規定之感測面積小得多。通常，感測器整合在CMOS電路系統的頂部上，且面積驅動成本導致一技術節點，此技術節點對信號處理任務而言並非最佳的。本文中所闡述之程序可使用一更適合的CMOS且縮小信號處理所需之面積，從而藉由利用FPD (平板顯示器)製造之低成本使感測器免於任何面積約束。在某些實施例中，ROIC被具體地設計來感測一特定電磁波長(諸如X射線、THz、LWIR)。

圖16圖解說明一例示性感測器。在某些實施例中，感測器1600係使用方法1400及/或方法1500之步驟製造。感測器1600包含玻璃基板1606、耦合至玻璃基板1606之結構1604 (例如，小於250 nm寬)及耦合至結構1604之一像素1602。在某些實施例中，基板1606包括基板120。在某些實施例中，像素1602包括本文中所闡述之一像素。在感測器1600之某些實施例中，結構1604係將主動區域與玻璃熱分離之一鉸鏈(例如，本文中所闡述之一鉸鏈)。在某些實施例中，感測器1600基於所接收輻射經歷一電壓差並產生一電流或電荷(例如，回應於暴露於LWIR輻射，感測器之兩個端子之間的電阻發生改變)。

在某些實施例中，一感測器包含一玻璃基板，利用本文中所闡述之方法中之任一者製造並耦合至玻璃基板之一結構，及耦合至該結構之一像素。

在某些實施例中，一感測器包含藉由一LCD-TFT製造程序製造之一MEMS或NEMS裝置及藉由本文中所闡述之方法中之任一者製造之一結構。

藉助實例，感測器可包含電阻式感測器及電容式感測器。測輻射熱計可用於多種應用中。舉例而言，長波紅外線(LWIR，波長約8 µm至12 µm)測輻射熱計可用於汽車及商業安全行業中。例如，具有QVGA、VGA及其他解析度之LWIR測輻射熱計。兆赫(THz，波長約1.0 mm至0.1 mm)測輻射熱計可用於安全(例如，機場乘客安全篩查)及醫學(醫學成像)中。例如，具有QVGA解析度及其他解析度之THz測輻射熱計。某些電化學系統可包含X射線感測器或相機系統。類似地，LWIR及THz感測器可用於相機系統。某些機電系統被應用於醫學成像中，諸如內視鏡及外視鏡。X射線感測器包含直接感測組態及間接感測組態。

其他機電系統包含用於光偵測及測距(LIDAR)系統之掃描機。舉例而言，可對一雷射光束之空間性質進行整形(用於，例如，光束指向)之光學掃描機。機電系統包含慣性感測器(例如，其中輸入刺激係線性運動或角運動)。某些系統可用於生物感測平台及生物治療平台(例如，在該等平台上偵測生物化學劑)。

在某些實施例中，一非暫時性電腦可讀儲存媒體儲存一或多個程式，且該一或多個程式包含指令。當該等指令由具有一或多個處理器及記憶體之一電子裝置(例如，電子裝置100、電子裝置200、電子裝置300、電子裝置800)執行時，該等指令致使電子裝置執行關於例如圖1、圖2、圖4、圖5及圖8所闡述之方法。

在某些實施例中，一種電子裝置包括：一玻璃基板；兩個像素，其包括一像素節距；及一鉸鏈，其係在該兩個像素中之一者與該玻璃基板之間。該鉸鏈支撐該像素；且該鉸鏈之一長度大於該像素節距。

在某些實施例中，該電子裝置進一步包括一偏壓線。該兩個像素電耦合至該偏壓線，該兩個像素中之該一者與一第一列相關聯，且該兩個像素中之另一者與一第二列相關聯。

在某些實施例中，該偏壓線之一電壓係經由一產生偏壓的像素產生。

在某些實施例中，該電子裝置進一步包括環繞該產生偏壓的像素之虛擬像素。

在某些實施例中，該電子裝置進一步包括一第二產生偏壓的像素，其中該偏壓線之該電壓係基於第一產生偏壓的像素與該第二產生偏壓的像素之一平均電壓而產生。

在某些實施例中，該產生偏壓的像素之一面積大於該兩個像素中之該一者之一面積。

在某些實施例中，該電子裝置進一步包括一第二產生偏壓的像素。經由第二產生偏壓的像素進一步產生偏壓線之電壓，且第一產生偏壓的像素之面積大於第二產生偏壓的像素之一面積。

在某些實施例中，該電子裝置進一步包括耦合至該鉸鏈之一鉚釘。

在某些實施例中，該兩個像素中之該一者包括一感測器及一吸收體。

在某些實施例中，該吸收體之一第一邊緣及一第二邊緣對向大於90度之一角。

在某些實施例中，該電子裝置進一步包括一鉸鏈層及一感測器-吸收體層。該鉸鏈層包括鉸鏈，且該感測器-吸收體層包括兩個像素。

在某些實施例中，該吸收體包括一接點。

在某些實施例中，該感測器包括兩個介電層之間的一半導體層。

在某些實施例中，該兩個像素中之該一者與該玻璃基板之間的一間隙係在500 nm與3000 nm之間，且該兩個像素中之該一者經組態以吸收至少35%的波長在6000 nm與14000 nm之間的入射輻射波。

在某些實施例中，該電子裝置進一步包括一讀出電路，其經組態以量測來自兩個像素中之一者之一電流。

在某些實施例中，該讀出電路安裝在玻璃基板上。

在某些實施例中，該讀出電路安裝在耦合至玻璃基板之一撓性電路上。

在某些實施例中，該電子裝置進一步包括在讀出電路與玻璃基板之間的一金屬層。

在某些實施例中，該電子裝置進一步包括一多工器，其組態以電耦合至一測試電路。

在某些實施例中，該兩個像素中之該一者之一電阻係在100千歐姆與10兆歐姆之間，且該鉸鏈之一電阻係在10千歐姆與100千歐姆之間。

在某些實施例中，該鉸鏈包括電耦合至像素中之該一者之一傳導層及安置於該傳導層之一側上之一介電層。

在某些實施例中，該兩個像素中之該一者之一形狀係凸形。

在某些實施例中，該兩個像素係毗鄰的像素，且該電子裝置進一步包括用於支撐該兩個像素之一橋接器，其中該橋接器係在該兩個像素與該基板之間。

在某些實施例中，該鉸鏈包括一受應力部分及一不受應力部分。

在某些實施例中，該兩個像素中之該一者之一第一節點及一第二節點係安置於不同層上，且該第一節點與該第二節點之間的一重疊面積小於該第一節點之一面積之一半或該第二節點之一面積之一半。

在某些實施例中，一種用於製造一電子裝置之方法包括：提供一玻璃基板；提供一第一像素及一第二像素；提供一第一鉸鏈及一第二鉸鏈；將該第一鉸鏈及該第二鉸鏈耦合至該玻璃基板；將該第一像素耦合至該第一鉸鏈；及將該第二像素耦合至該第二鉸鏈。該經耦合第一像素與該經耦合第二像素由一像素節距隔開，該第一鉸鏈之一長度大於該像素節距，且該第二鉸鏈之一長度大於該像素節距。

在某些實施例中，該方法進一步包括：在玻璃基板上形成一偏壓線；並將第一像素及第二像素電耦合至一偏壓線。該第一像素與一第一列相關聯，且該第二像素與一第二列相關聯。

在某些實施例中，該方法進一步包括提供一產生偏壓的像素，其中該產生偏壓的像素經組態以產生偏壓線之一電壓。

在某些實施例中，該方法進一步包括環繞產生偏壓的像素周圍提供虛擬像素。

在某些實施例中，該方法進一步包括提供一第二產生偏壓的像素，其中該偏壓線之該電壓係基於第一產生偏壓的像素與該第二產生偏壓的像素之一平均電壓而產生。

在某些實施例中，該產生偏壓的像素之一面積大於該第一像素之一面積及該第二像素之一面積。

在某些實施例中，該方法進一步包括提供一第二產生偏壓的像素。經由第二產生偏壓的像素進一步產生偏壓線之電壓，且第一產生偏壓的像素之面積大於第二產生偏壓的像素之一面積。

在某些實施例中，該方法進一步包括：提供一鉚釘，並將鉚釘耦合至第一鉸鏈或第二鉸鏈。

在某些實施例中，該第一像素及第二像素中之每一者包括一感測器及一吸收體。

在某些實施例中，該吸收體之一第一邊緣及一第二邊緣對向大於90度之一角。

在某些實施例中，該方法進一步包括：提供一鉸鏈層；並提供一感測器-吸收體層。該鉸鏈層包括第一鉸鏈及第二鉸鏈，且該感測器-吸收體層包括兩個像素。

在某些實施例中，該吸收體包括一接點。

在某些實施例中，該感測器包括兩個介電層之間的一半導體層。

在某些實施例中，該兩個像素中之該一者與該玻璃基板之間的一間隙係在500 nm與3000 nm之間，且第一像素及第二像素中之每一者經組態以吸收至少35%的波長在6000 nm與14000 nm之間的入射輻射波。

在某些實施例中，該方法進一步包括：提供一讀出電路。該讀出電路經組態以量測來自第一像素或第二像素之一電流。

在某些實施例中，該方法進一步包括將讀出電路安裝在玻璃基板上。

在某些實施例中，該方法進一步包括將讀出電路安裝在一撓性電路上；並將該撓性電路耦合至該玻璃基板。

在某些實施例中，該方法進一步包括在讀出電路與玻璃基板之間提供一金屬層。

在某些實施例中，該方法進一步包括提供一多工器並將該多工器電耦合至一測試電路。

在某些實施例中，第一像素及二像素中之每一者之一電阻係在100千歐姆與10兆歐姆之間，且第一鉸鏈及第二鉸鏈中之每一者之一電阻係在10千歐姆與100千歐姆之間。

在某些實施例中，其中第一鉸鏈及第二鉸鏈中之每一者包括電耦合至像素中之一者之一傳導層及安置於傳導層之一側上之一介電層。

在某些實施例中，第一像素或第二像素之一形狀係凸形。

在某些實施例中，該方法進一步包括提供用於支撐第一像素及第二像素之一橋接器，其中該橋接器係在(1)第一像素及第二像素與(2)基板之間。

在某些實施例中，第一鉸鏈及第二鉸鏈中之每一者包括一受應力部分及一不受應力部分。

在某些實施例中，第一像素或第二像素中之一者的一第一節點及一第二節點安置於不同層上，且該第一節點與該第二節點之間的一重疊面積小於該第一節點之一面積之一半或該第二節點之一面積之一半。

在某些實施例中，一種電子裝置包括：一像素陣列，其包括：一第一像素，其屬於該陣列之一第一列及該陣列之一行；及一第二像素，其屬於該陣列之一第二列及該陣列之該行；一偏壓線，其電耦合至該第一像素及該第二像素；以及一行線，其與該陣列之該行相關聯。且一種用於操作該電子裝置之方法包括：經由該偏壓線將一第一偏壓電壓提供至該第一像素；將該第一像素電耦合至該行線；將該第一像素與該行線電解耦；經由該偏壓線將一第二偏壓電壓提供至該第二像素；將該第二像素電耦合至該行線；及將該第二像素與該行線電解耦。

在某些實施例中，該方法進一步包括經由一產生偏壓的像素產生第一偏壓電壓。

在某些實施例中，該方法進一步包括進一步經由一第二產生偏壓的像素產生第一偏壓電壓，其中產生第一偏壓電壓包括對由第一產生偏壓的像素與第二產生偏壓的像素產生之電壓進行平均。

在某些實施例中，該產生偏壓的像素之一面積大於該第一像素之一面積及該第二像素之一面積。

在某些實施例中，該方法進一步包括進一步經由一第二產生偏壓的像素產生第一偏壓電壓，其中第一產生偏壓的像素之面積大於第二產生偏壓的像素之一面積。

儘管在本揭露中使用「經電耦合」及「經耦合」闡述兩個電子組件或元件之間的電連接，但應理解，該等電連接不必須為耦合在一起的組件或元件之端子之間的直接連接。舉例而言，電選路配線連接在電耦合在一起的組件或元件之端子之間。在另一實例中，一閉合的(傳導或一「接通」)開關連接在耦合在一起的組件之端子之間。在再一實例中，在不影響電路特性之情況下，額外元件連接在耦合在一起的組件之端子之間。舉例而言，在不影響所揭露電路之特性及不背離本揭露之範疇之情況下，緩衝器、放大器及被動電路元件可被添加在耦合在一起的組件或元件之間。

熟習此項技術者將認識到，本文中所闡述之系統係代表性的，且對明確揭露之實施例的偏離在本揭露之範疇內。舉例而言，某些實施例包含額外感測器或相機(諸如涵蓋電磁頻譜之其他部分的相機)，可利用相同原理來構想。

儘管所揭露實施例已參考附圖充分地闡述，但應注意，各種改變及修改對熟習此項技術者將係顯而易見的。此等改變及修改應被理解為包含在如由隨附申請專利範圍定義的所揭露實施例之範疇內。

本文中在對各種所闡述實施例之說明中所使用之術語僅出於闡述特定實施例之目的且不意欲係限制性的。如在對各種所闡述實施例之說明及隨附申請專利範圍中所使用，單數形式「一(a、an)」及「該(the)」亦意欲包含複數形式，除非內容脈絡另外清晰指示。亦將理解，如本文中所使用之術語「及/或」指代及涵蓋相關聯之列出項目中之一或多者之任何及所有可能的組合。將進一步理解，術語「包含(includes、including)」、「包括(comprise及/或comprising)」在本說明書中使用時指定存在所陳述特徵、整數、步驟、操作、元件及/或組件，但並不排除存在或添加一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組。

100: 電子裝置 102A-102I: 像素 104A-104I: 鉸鏈 106: 偏壓電路 108: 列電路 110: 讀出電路 112A-112C: 輸出 114A-114C: 行讀出電路 116A-116C: 類比轉數位轉換器 120: 基板 122A-122C: 偏壓線 200: 電子裝置 202A-202T: 像素 204A-204T: 鉸鏈 206C: 開關 206H: 開關 208A-208D: 列線 210A-210B: 偏壓線 212A-212E: 行線 214: 吸收體 300: 電子裝置 302: 像素 304: 鉸鏈 306: 錨 308: 通孔 310: 底板 312: 距離 314: 距離 400: 感測器電路 402A-402N: 行 404AA-404AM: 像素/產生偏壓的像素 404NA-404NM: 像素 405A-405N: 放大器/運算放大器 406: 緩衝器 408: 偏壓電路輸出 410A-410N: 平均電阻器 412A-412N: 電阻器 500: 感測器電路/電路 502A-502N: 第一產生偏壓的像素/產生偏壓的像素/像素 504A: 第二產生偏壓的像素/產生偏壓的像素/像素/額外產生偏壓的像素 504N: 第二產生偏壓的像素/產生偏壓的像素/像素 505A: 放大器 505N: 第二放大器/放大器 506: 緩衝器 506A: 第三產生偏壓的像素/產生偏壓的像素/像素/額外產生偏壓的像素 506N: 第三產生偏壓的像素/產生偏壓的像素/像素 508: 偏壓電路輸出 510A: 平均電阻器 510N: 第二平均電阻器 512A: 電阻器 512N: 第二電阻器/電阻器 600: 像素 602: 感測器 604: 電絕緣體 606: 鉸鏈 608: 通孔 610: TiNx層 612: SiNx層/第一SiNx層 614: 第二SiNx層/SiNx層 616: 鉸鏈 620: 鉚釘 626: 鉸鏈 700: 像素 702: 感測器 704: 絕緣層 706: 絕緣層 708: 吸收體 710: 鏡 800: 電子裝置 802: 多工器 804: 列電路 806: 讀出電路 808: 測試電路 900: 像素 902: 基板 1000: 像素 1002: 橋接器 1004: 旋轉軸 1012: 橋接器 1022: 橋接器 1032: 橋接器 1100: 像素 1102: 點 1104: 點 1106: 點 1108: 鉸鏈部分 1110: 鉸鏈部分 1112: 鉸鏈部分 1114: 鉸鏈部分 1116: 鉸鏈部分 1122: 點 1124: 點 1126: 點 1128: 鉸鏈部分 1130: 鉸鏈部分 1132: 鉸鏈部分 1134: 鉸鏈部分 1136: 鉸鏈部分 1202: 第一區域 1204: 第二區域 1300: 方法 1302: 步驟 1304: 步驟 1400: 方法 1402: 步驟 1404: 步驟 1406: 步驟 1408: 步驟 1410: 步驟 1500: 方法 1502: 步驟 1504: 步驟 1506: 步驟 1508: 步驟 1510: 步驟 1512: 步驟 1514: 步驟 1516: 步驟 1600: 感測器 1602: 像素 1606: 玻璃基板/基板 EL: 金屬層/層 HG: 金屬層 M3: 金屬層/層

圖1圖解說明根據本揭露之實施例之一例示性電子裝置。

圖2圖解說明根據本揭露之實施例之一例示性電子裝置。

圖3A及圖3B圖解說明根據本揭露之實施例之例示性像素。

圖4圖解說明根據本揭露之實施例之一例示性感測器電路。

圖5圖解說明根據本揭露之實施例之一例示性感測器電路。

圖6A至圖6C圖解說明根據本揭露之實施例之例示性像素。

圖7A圖解說明根據本揭露之實施例之一例示性像素。

圖7B圖解說明根據本揭露之實施例之例示性像素特性。

圖8圖解說明根據本揭露之實施例之一例示性電子裝置。

圖9圖解說明根據本揭露之實施例之一例示性像素。

圖10A至圖10D圖解說明根據本揭露之實施例之例示性像素。

圖11A至圖11B圖解說明根據本揭露之實施例之一例示性像素。

圖12A至圖12B圖解說明根據本揭露之實施例之例示性像素。

圖13圖解說明根據本揭露之實施例之製造一電子裝置之一例示性方法。

圖14圖解說明根據本揭露之實施例之操作一電子裝置之一例示性方法。

圖15圖解說明根據本揭露之實施例之製造一機電系統之一方法。

圖16圖解說明根據本揭露之實施例之一例示性感測器。

100:電子裝置

102A-102I:像素

104A-104I:鉸鏈

106:偏壓電路

108:列電路

110:讀出電路

112A-112C:輸出

114A-114C:行讀出電路

116A-116C:類比轉數位轉換器

120:基板

122A-122C:偏壓線

Claims (17)

1. 一種電子裝置，其包括： 一玻璃基板； 兩個像素，其包括一像素節距；及 一鉸鏈，其係在該兩個像素中之一者與該玻璃基板之間，其中： 該鉸鏈支撐該像素，且 該鉸鏈之一長度大於該像素節距。
2. 如請求項1之電子裝置，其進一步包括一偏壓線，其中： 該兩個像素電耦合至該偏壓線， 該兩個像素中之該一者與一第一列相關聯，且 該兩個像素中之另一者與一第二列相關聯。
3. 如請求項2之電子裝置，其中該偏壓線之一電壓係經由一產生偏壓的像素產生。
4. 如請求項3之電子裝置，其進一步包括一第二產生偏壓的像素，其中該偏壓線之該電壓係基於第一產生偏壓的像素與該第二產生偏壓的像素之一平均電壓而產生。
5. 如請求項3之電子裝置，其中該產生偏壓的像素之一面積大於該兩個像素中之該一者之一面積。
6. 如請求項1之電子裝置，其進一步包括耦合至該鉸鏈之一鉚釘。
7. 如請求項1之電子裝置，其中該兩個像素中之該一者包括一感測器及一吸收體。
8. 如請求項7之電子裝置，其中該吸收體之一第一邊緣及一第二邊緣對向大於90度之一角。
9. 如請求項1之電子裝置，其中： 該兩個像素中之該一者與該玻璃基板之間的一間隙係在500 nm與3000 nm之間，且 該兩個像素中之該一者經組態以吸收至少35%的波長在6000 nm與14000 nm之間的入射輻射波。
10. 如請求項1之電子裝置，其中： 該兩個像素中之該一者之一電阻係在100千歐姆與10兆歐姆之間，且 該鉸鏈之一電阻係在10千歐姆與100千歐姆之間。
11. 如請求項1之電子裝置，其中該鉸鏈包括電耦合至像素中之該一者之一傳導層及安置於該傳導層之一側上之一介電層。
12. 如請求項1之電子裝置，其中該兩個像素中之該一者之一形狀係凸形。
13. 如請求項1之電子裝置，其中： 該兩個像素係毗鄰的像素，且 該電子裝置進一步包括用於支撐該兩個像素之一橋接器，其中該橋接器係在該兩個像素與該基板之間。
14. 如請求項1之電子裝置，其中該鉸鏈包括一受應力部分及一不受應力部分。
15. 如請求項1之電子裝置，其中： 該兩個像素中之該一者之一第一節點及一第二節點係安置於不同層上，且 該第一節點與該第二節點之間的一重疊面積小於該第一節點之一面積之一半或該第二節點之一面積之一半。
16. 一種用於製造一電子裝置之方法，其包括： 提供一玻璃基板； 提供一第一像素及一第二像素； 提供一第一鉸鏈及一第二鉸鏈； 將該第一鉸鏈及該第二鉸鏈耦合至該玻璃基板； 將該第一像素耦合至該第一鉸鏈；及 將該第二像素耦合至該第二鉸鏈，其中： 該經耦合第一像素與該經耦合第二像素由一像素節距隔開， 該第一鉸鏈之一長度大於該像素節距，且 該第二鉸鏈之一長度大於該像素節距。
17. 一種用於操作一電子裝置之方法，該電子裝置包括： 一像素陣列，其包括： 一第一像素，其屬於該陣列之一第一列及該陣列之一行；及 一第二像素，其屬於該陣列之一第二列及該陣列之該行； 一偏壓線，其電耦合至該第一像素及該第二像素；以及 一行線，其與該陣列之該行相關聯， 其中該方法包括： 經由該偏壓線將一第一偏壓電壓提供至該第一像素； 將該第一像素電耦合至該行線； 將該第一像素與該行線電解耦； 經由該偏壓線將一第二偏壓電壓提供至該第二像素； 將該第二像素電耦合至該行線；及 將該第二像素與該行線電解耦。