DE112015003390T5 - Schützen von Transistorelementen vor beschädigenden Spezies - Google Patents
Schützen von Transistorelementen vor beschädigenden Spezies Download PDFInfo
- Publication number
- DE112015003390T5 DE112015003390T5 DE112015003390.4T DE112015003390T DE112015003390T5 DE 112015003390 T5 DE112015003390 T5 DE 112015003390T5 DE 112015003390 T DE112015003390 T DE 112015003390T DE 112015003390 T5 DE112015003390 T5 DE 112015003390T5
- Authority
- DE
- Germany
- Prior art keywords
- layer
- stack
- conductor
- patterned
- over
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004020 conductor Substances 0.000 claims abstract description 230
- 239000011810 insulating material Substances 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000000463 material Substances 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 238000000151 deposition Methods 0.000 claims abstract description 16
- 238000002679 ablation Methods 0.000 claims abstract description 3
- 230000004888 barrier function Effects 0.000 claims description 75
- 238000000059 patterning Methods 0.000 claims description 29
- 230000003287 optical effect Effects 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 238000000231 atomic layer deposition Methods 0.000 claims description 11
- 239000012092 media component Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 238000000608 laser ablation Methods 0.000 claims description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 230000035699 permeability Effects 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 186
- 238000002161 passivation Methods 0.000 description 15
- 241000894007 species Species 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000013626 chemical specie Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910003087 TiOx Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- -1 silicon nitrides Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical class [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 240000001913 Atriplex hortensis Species 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
- H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
- H10K10/476—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
- H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Eine Technik, die umfasst: Bereitstellen eines Schichtstapels, der wenigstens (a) Source- und Drain-Elektrode, (b) Gate-Elektrode und (c) Halbleiterkanal wenigstens eines Transistors definiert; Aufbringen einer oder mehrerer organischer Isolierschichten über dem Stapel; Entfernen wenigstens eines Teils des Stapels in einem oder mehreren ausgewählten Bereichen durch eine Abtragungstechnik; Aufbringen von Leitermaterial über dem Stapel in wenigstens einem oder mehreren abgetragenen Bereichen und einem oder mehreren Grenzbereichen, die einen jeweilige abgetragenen Bereich unmittelbar umgeben; und Aufbringen von anorganischem Isoliermaterial über dem Stapel wenigstens in den abgetragenen Bereichen und den Grenzbereichen, um die abgetragenen Bereiche zu bedecken und direkten Kontakt mit dem Leitermaterial in dem einen oder den mehreren Grenzbereichen rings um den entsprechenden abgetragenen Bereich herzustellen.
Description
- Es wurde entdeckt, dass die Leistung einiger Transistoren durch Spezies, die von anderen Teilen der Vorrichtung, in die der Transistor eingebaut ist, einwandern, herabgesetzt werden kann. Beispielsweise können einige Klebstoffe, die verwendet werden, um eine Steuerkomponente, die einen oder mehrere Transistoren enthält, an eine weitere Komponente wie z. B. eine Komponente optischer Medien, die durch die Steuerkomponente gesteuert werden soll, sicher zu laminieren, eine Quelle beschädigender chemischer Spezies sein. Für das Beispiel eines Transistorfelds, das verwendet wird, um die Ausgabe eines optischen Mediums in einer Anzeigevorrichtung zu steuern, kann sich die Beschädigung von Transistorfeldern in Anzeigevorrichtungen durch Schwärzen des Anzeigebilds manifestieren. Ähnliches Schwärzen der Anzeigebildverlustfunktion kann in anderen Typen von Vorrichtungen beobachtet werden, die Transistorfelder wie z. B. Sensoren enthalten.
- Die Erfinder der vorliegenden Anmeldung haben das Problem identifiziert, Transistoren effektiv vor beschädigenden chemischen Spezies zu schützen, insbesondere wenn beispielsweise die Ausgangsleiter der Transistoren einen ohmschen Kontakt zu einem externen Element (wie z. B. einem optischen Medium, das durch die Transistoren gesteuert werden soll) bereitstellen müssen.
- Hier wird ein Verfahren geschaffen, das umfasst: Bereitstellen eines Schichtstapels, der wenigstens (a) Source- und Drain-Elektrode, (b) Gate-Elektrode und (c) Halbleiterkanal wenigstens eines Transistors definiert; Aufbringen einer oder mehrerer organischer Isolierschichten über dem Stapel; Entfernen wenigstens eines Teils des Stapels in einem oder mehreren ausgewählten Bereichen durch eine Abtragungstechnik; Aufbringen von Leitermaterial über dem Stapel in wenigstens einem oder mehreren abgetragenen Bereichen und einem oder mehreren Grenzbereichen, die einen jeweilige abgetragenen Bereich unmittelbar umgeben; und Aufbringen von anorganischem Isoliermaterial über dem Stapel wenigstens in den abgetragenen Bereichen und den Grenzbereichen, um die abgetragenen Bereiche zu bedecken und direkten Kontakt mit dem Leitermaterial in dem einen oder den mehreren Grenzbereichen rings um den jeweiligen abgetragenen Bereich herzustellen.
- Gemäß einer Ausführungsform umfasst das Verfahren ferner Strukturieren der aufgebrachten anorganischen Isolierung, um Inseln aus dem anorganischen Isoliermaterial zu bilden, wobei sich jede Insel über einen jeweiligen abgetragenen Bereich und den umgebenden Grenzbereich erstreckt.
- Gemäß einer Ausführungsform stellt das aufgebrachte Leitermaterial die oberste Leiterschicht bereit, die durch den Stapel mit der einen oder den mehreren Drain-Elektroden eines oder mehrerer Transistoren leitfähig verbunden ist.
- Gemäß einer Ausführungsform umfasst das Verfahren ferner Bereitstellen einer Komponente optischer Medien über dem Stapel, wobei das aufgebrachte Leitermaterial den nächstgelegenen Leiter zu der Komponente optischer Medien auf derselben Seite der Komponente optischer Medien wie der Stapel bildet.
- Gemäß einer Ausführungsform umfasst das Verfahren ferner Aufbringen des anorganischen Isoliermaterials durch Atomlagenabscheidung.
- Gemäß einer Ausführungsform weist das aufgebrachte anorganische Isoliermaterial eine niedriger Wasserdampfdurchlässigkeit auf als die eine oder die mehreren organischen Isolierschichten.
- Hier wird außerdem ein Verfahren geschaffen, das umfasst: Bereitstellen eines Schichtstapels, der wenigstens (a) Source- und Drain-Elektrode, (b) Gate-Elektrode, (c) Halbleiterkanal wenigstens eines Transistors und eine kontinuierliche Schicht aus anorganischem Isoliermaterial oberhalb des wenigstens einen Halbleiterkanals definiert; Aufbringen einer oder mehrerer organischer Isolierschichten über dem Stapel; Entfernen wenigstens eines Teils des Stapels, der die wenigstens eine oder mehreren organischen Isolierschichten und das anorganische Isoliermaterial enthält, in einem oder mehreren ausgewählten Bereichen; Aufbringen von Leitermaterial über dem Stapel in wenigstens dem einen oder den mehreren abgetragenen Bereichen, um wenigstens alle Abschnitte des Stapels, die durch den Schritt zum Entfernen unterhalb der anorganischen Isolierschicht freigelegt sind, zu kontaktieren.
- Gemäß einer Ausführungsform stellt das aufgebrachte Leitermaterial einen oder mehrere Pixelleiter bereit, von denen jeder mit einer jeweiligen Drain-Elektrode innerhalb des Stapels leitfähig verbunden ist, um einen jeweiligen Abschnitt eines darüber liegenden optischen Mediums zu steuern.
- Gemäß einer Ausführungsform weist das aufgebrachte anorganische Isoliermaterial eine niedriger Wasserdampfdurchlässigkeit auf als die eine oder die mehreren organischen Isolierschichten.
- Hier wird außerdem ein Verfahren geschaffen, das umfasst: Bereitstellen eines Schichtstapels, der wenigstens eines aus (a) den Source-Drain-Elektroden, (b) Gate-Elektroden und (c) Halbleiterkanälen eines Felds aus Transistoren definiert; Aufbringen einer oder mehrerer organischer Isolierschichten über dem Stapel; und Aufbringen einer Sperre über der einen oder den mehreren organischen Isolierschichten; wobei die Sperre (i) eine oder mehrere strukturierte Schichten aus Leitermaterial und (ii) eine strukturierte Schicht aus Isoliermaterial in wenigstens Bereichen umfasst, in denen die eine oder die mehreren strukturierten Schichten aus Leitermaterial die eine oder die mehreren organischen Isolierschichten nicht überlagern; und die Sperre eine niedrigere Wasserdampfdurchlässigkeit aufweist als die eine oder die mehreren organischen Isolierschichten sowohl in Bereichen, in denen die strukturierte Schicht aus Leitermaterial die eine oder die mehreren organischen Isolierschichten überlagert, als auch in Bereichen, in denen die strukturierte Schicht aus Leitermaterial die eine oder die mehreren organischen Isolierschichten nicht überlagert.
- Gemäß einer Ausführungsform definiert der Schichtstapel alle aus den Source-Drain-Elektroden, Gate-Elektroden und Halbleiterkanäle des Transistorfelds, und die eine oder mehreren strukturierten Schichten aus Leitermaterial umfassen eine Leiterschicht, die ein Feld von Pixelleitern für das Feld von Transistoren definiert.
- Gemäß einer Ausführungsform definiert der Schichtstapel sowohl die Source-Drain-Elektroden als auch die Halbleiterkanäle; und die eine oder mehreren strukturierten Schichten aus Leitermaterial umfassen eine strukturierte Schicht, die die Gate-Elektroden für das Feld von Transistoren definiert, und eine strukturierte Schicht, die ein Feld von Pixelleitern für das Feld von Transistoren definiert.
- Gemäß einer Ausführungsform umfasst Aufbringen der Sperre: Aufbringen des Isoliermaterials über der einen oder den mehreren organischen Isolierschichten; Strukturieren wenigstens des aufgebrachten Isoliermaterials und der einen oder mehreren organischen Isolierschichten, um Durchkontaktierungslöcher zu definieren, die einen oder mehrere Leiter in dem Stapel freilegen; Aufbringen des Leitermaterials über den strukturierten Schichten, um eine Leiterschicht in Kontakt mit dem einen oder den mehreren freigelegten Leitern zu erzeugen; und Strukturieren der Leiterschicht, um das aufgebrachte Metall in ausgewählten Bereiche zu entfernen und das Feld von Pixelleitern, von denen jeder in Kontakt mit einem entsprechenden Leiter in dem Stapel ist, zu definieren.
- Gemäß einer Ausführungsform umfasst Aufbringen der Sperre: Strukturieren wenigstens der einen oder mehreren organischen Isolierschichten, um Durchkontaktierungslöcher zu definieren, die einen oder mehrere Leiter in dem Stapel freilegen; Aufbringen des Leitermaterials über der einen oder den mehreren strukturierten Schichten, um eine Leiterschicht in Kontakt mit dem einen oder den mehreren freigelegten Leitern zu erzeugen; Strukturieren der Leiterschicht, um die Leiterschicht in ausgewählten Bereichen zu entfernen und das Feld von Pixelleitern, von denen jeder in Kontakt mit einem entsprechenden Leiter in dem Stapel ist, zu definieren; Aufbringen des Isoliermaterials über der strukturierten Leiterschicht; und Strukturieren der Schicht aus Isoliermaterial, um Abschnitt jedes der Pixelleiter freizulegen, ohne die eine oder die mehreren organischen Isolierschichten freizulegen.
- Gemäß einer Ausführungsform umfasst Strukturieren der Schicht aus Isoliermaterial Beibehalten des Isoliermaterials über dem gesamten Umfangsabschnitt jedes Pixelleiters.
- Gemäß einer Ausführungsform umfasst das Verfahren ferner Aufbringen einer Planarisierungsschicht über der strukturierten Leiterschicht und Strukturieren der Planarisierungsschicht, um einen Abschnitt jedes Pixelleiters freizulegen, vor dem Aufbringen des Isoliermaterials; und wobei Strukturieren der Schicht aus Isoliermaterial nicht Freilegen der strukturierten Planarisierungsschicht umfasst.
- Gemäß einer Ausführungsform umfasst das Verfahren ferner Aufbringen einer Schicht aus weiterem Leitermaterial über der strukturierten Schicht aus Isoliermaterial für Kontakt mit den freigelegten Abschnitten der Pixelleiter; und Strukturieren des aufgebrachten weiteren Leitermaterials, um ein Feld aus oberen Pixelleitern zu bilden, wobei jeder obere Pixelleiter mit einem entsprechenden unteren Pixelleiter in Kontakt ist.
- Gemäß einer Ausführungsform umfasst das Verfahren ferner Bereitstellen einer Komponente optischer Medien über der Sperre.
- Hier wird außerdem ein Verfahren geschaffen, das umfasst: Bereitstellen eines Schichtstapels, der ein Feld von Transistoren definiert; Aufbringen einer oder mehrerer organischer Isolierschichten über dem Stapel; Strukturieren wenigstens der einen oder mehreren organischen Isolierschichten durch Laserabtragung, um ein oder mehrerer Durchkontaktierungslöcher zu erzeugen, die einen oder mehrere Leiter in dem Stapel freilegen; und Aufbringen von Metall über den strukturierten Schichten, um eine Metallschicht in Kontakt mit dem einen oder den mehreren freigelegten Leitern zu erzeugen; Strukturieren des aufgebrachten Metalls, um das aufgebrachte Metall in ausgewählten Bereichen zu entfernen und Pixelleiter, von denen jeder in Kontakt mit einem entsprechenden Leiter in dem Stapel ist, zu definieren; und Aufbringen eines Isoliermaterials sowohl in den Bereichen, in denen das aufgebrachte Metall entfernt wurde, als auch über dem aufgebrachten Metall in den Bereichen der Durchkontaktierungslöcher; wobei das aufgebrachte Isoliermaterial eine niedrigere Wasserdampfdurchlässigkeit aufweist als das Substrat direkt unter den Leitern in dem Stapel.
- Gemäß einer Ausführungsform umfasst das Verfahren Aufbringen des Isoliermaterials unter Verwendung einer Aufbringtechnik, durch die das Isoliermaterial über alle Bereiche des Substrats, die durch Anheben der Leiter in Bereichen um die Durchkontaktierungslöcher freigelegt sind, aufgebracht wird.
- Hier wird außerdem eine Vorrichtung geschaffen, die umfasst: einen Schichtstapel, der wenigstens eines aus (a) den Source-Drain-Elektroden, (b) Gate-Elektroden und (c) Halbleiterkanälen eines Felds von Transistoren definiert; eine oder mehrere organische Isolationsschichten über dem Stapel; und eine Sperre über der einen oder den mehreren organischen Isolierschichten; wobei die Sperre (i) eine oder mehrere strukturierte Schichten aus Leitermaterial und (ii) eine strukturierte Schicht aus Isoliermaterial in wenigstens Bereichen, in denen die eine oder die mehreren strukturierte Schichten aus Leitermaterial die eine oder die mehreren organischen Isolierschichten nicht überlagern, umfasst; und die Sperre eine niedrigere Wasserdampfdurchlässigkeit aufweist als die eine oder die mehreren organischen Isolierschichten sowohl in Bereichen, in denen die strukturierte Schicht aus Leitermaterial die eine oder die mehreren organischen Isolierschichten überlagert, als auch in Bereichen, in denen die strukturierte Schicht aus Leitermaterial die eine oder die mehreren organischen Isolierschichten nicht überlagert.
- Gemäß einer Ausführungsform definiert der Schichtstapel alle der Source-Drain-Elektroden, Gate-Elektroden und Halbleiterkanäle des Felds von Transistoren, und die eine oder mehreren strukturierten Schichten aus Leitermaterial umfasst eine Leiterschicht, die ein Feld von Pixelleitern für das Feld von Transistoren definiert.
- Gemäß einer Ausführungsform definiert der Schichtstapel sowohl die Source-Drain-Elektroden als auch die Halbleiterkanäle; und die eine oder mehreren strukturierten Schichten aus Leitermaterial umfasst eine strukturierte Schicht, die die Gate-Elektroden für das Feld von Transistoren definiert, und eine strukturierte Schicht, die ein Feld von Pixelleitern für das Feld von Transistoren definiert.
- Gemäß einer Ausführungsform ist das Isoliermaterial über der einen oder den mehreren organischen Isolierschichten gebildet; das aufgebrachte Isoliermaterial und die eine oder mehreren organischen Isolierschichten sind strukturiert, um Durchkontaktierungslöcher zu definieren, die einen oder mehrere Leiter in dem Stapel freilegen; das Leitermaterial ist über den strukturierten Schichten gebildet, um eine Leiterschicht in Kontakt mit dem einen oder den mehreren freigelegten Leitern zu erzeugen; und die Leiterschicht ist strukturiert, um das Feld aus Pixelleitern zu definieren, von denen jeder in Kontakt mit einem entsprechenden Leiter in dem Stapel ist.
- Gemäß einer Ausführungsform sind und die eine oder mehreren organischen Isolierschichten strukturiert, um Durchkontaktierungslöcher zu definieren, die einen oder mehrere Leiter in dem Stapel freilegen; das Leitermaterial ist über der einen oder den mehreren strukturierten Schichten gebildet, um eine Leiterschicht in Kontakt mit dem einen oder den mehreren freigelegten Leitern zu erzeugen; die Leiterschicht ist strukturiert, um das Feld aus Pixelleitern zu definieren, von denen jeder in Kontakt mit einem entsprechenden Leiter in dem Stapel ist; das Isoliermaterial ist über der strukturierten Leiterschicht gebildet; und die Schicht aus Isoliermaterial ist strukturiert, um Abschnitt jedes der Pixelleiter freizulegen, ohne die eine oder die mehreren organischen Isolierschichten freizulegen.
- Gemäß einer Ausführungsform ist das Isoliermaterial über dem gesamten Umfangsabschnitt jedes Pixelleiters beibehalten.
- Gemäß einer Ausführungsform umfasst die Vorrichtung ferner eine Planarisierungsschicht über der strukturierten Leiterschicht und unterhalb der Schicht aus Isoliermaterial; wobei die Planarisierungsschicht strukturiert ist, um einen Abschnitt jedes Pixelleiters freizulegen, und die Schicht aus Isoliermaterial so strukturiert ist, dass sie die strukturierte Planarisierungsschicht nicht freilegt.
- Gemäß einer Ausführungsform umfasst die Vorrichtung ferner eine Schicht aus weiterem Leitermaterial über der strukturierten Schicht aus Isoliermaterial für Kontakt mit den freigelegten Abschnitten der Pixelleiter; wobei die Schicht aus weiterem Leitermaterials strukturiert ist, um ein Feld aus oberen Pixelleitern zu bilden, wobei jeder obere Pixelleiter mit einem entsprechenden unteren Pixelleiter in Kontakt ist.
- Gemäß einer Ausführungsform umfasst die Vorrichtung ferner eine Komponente optischer Medien über der Sperre.
- Ausführungsformen der vorliegenden Erfindung werden nachstehend im Einzelnen beispielhaft und mit Bezug auf die begleitenden Zeichnungen beschrieben, in denen:
-
1 eine schematische Querschnittsansicht ist, die eine erste Ausführungsform der vorliegenden Erfindung darstellt; -
2 eine schematische Draufsicht ist, die sowohl die erste Ausführungsform der vorliegenden Erfindung als auch eine vierte Ausführungsform der vorliegenden Erfindung darstellt; -
3 eine schematische Querschnittsansicht ist, die eine zweite Ausführungsform der vorliegenden Erfindung darstellt; -
4 eine schematische Draufsicht ist, die sowohl eine zweite Ausführungsform der vorliegenden Erfindung als auch eine dritte Ausführungsform der vorliegenden Erfindung darstellt; -
5 eine schematische Querschnittsansicht ist, die eine dritte Ausführungsform der vorliegenden Erfindung darstellt; -
6 eine schematische Querschnittsansicht ist, die eine vierte Ausführungsform der vorliegenden Erfindung darstellt; -
7 ein Merkmal der zweiten Ausführungsform darstellt; und -
8 eine schematische Querschnittsansicht ist, die eine fünfte Ausführungsform der vorliegenden Erfindung darstellt. - Ausführungsformen der vorliegenden Erfindung werden nachstehend für das einfache Beispiel einer Steuerkomponente beschrieben, die einen Stapel von Schichten umfasst, die einen einzelnen jeweiligen Top-Gate-Transistor für jeden aus einem Feld von Pixelleitern definiert; dieselbe Technik ist jedoch anwendbar, um beispielsweise Komponenten zu steuern, in denen ein Stapel aus Schichten einen einzelnen jeweiligen Bottom-Gate-Transistor für jeden Pixelleiter definiert, und um Komponenten zu steuern, in denen ein Stapel aus Schichten eine jeweilige Gruppe aus zwei oder mehr Transistoren für jeden Pixelleiter definiert. Darüber hinaus ist die gleiche Art von Technik auch auf Transistorfelder in Vorrichtungen, die kein Feld aus Pixelleitern oberhalb der Transistoren umfassen, und auf Transistorfelder in Vorrichtungen, die keine Anzeigevorrichtungen sind, wie z. B. Sensorvorrichtungen usw., anwendbar
- Erste Ausführungsform
- Mit Bezug auf die
1 und2 beinhaltet ein Technik gemäß einer ersten Ausführungsform Bilden eines Stapels aus Leiter-, Halbleiter- und Dielektrikum-Schichten auf einem Trägersubstrat1 (wie z. B. ein flexibler Kunststofffilm, der mit einer organischen Planarisierungsschicht beschichtet ist), um ein Feld von Transistoren zu definieren, von denen jeder Source- und Drain-Leiter2 ,3 , die durch einen Halbleiterkanal verbunden sind, der durch eine Halbleiterschicht4 bereitgestellt ist, und einen Gate-Leiter8 , der mit dem Halbleiterkanal über eine dielektrische Gate-Schicht5 kapazitiv gekoppelt ist, enthält.1 zeigt die Elemente für einen Transistor für ein Pixel, aber ein Transistorfeld wird typischerweise eine große Anzahl von Transistoren für hochtauflösende Anzeigevorrichtungen enthalten. In einem aktiven Matrixfeld kann die Leiterschicht (z. B. Metallschicht oder Schicht aus leitendem Polymer), die die Source- und Drain-Leiter2 ,3 definiert, mehrere Source-Leiter definieren, von denen jeder die Source-Elektroden für eine entsprechende Zeile von Transistoren bereitstellt und mit einem jeweiligen Source-Treiber-Chip-Anschluss verbunden ist, und die Leiterschicht (z. B. Metallschicht), die den Gate-Leiter6 definiert, kann mehrere Gate-Leiter definieren, von denen jeder einen Gate-Leiter für eine entsprechende Spalte von Transistoren bereitstellt und mit einem entsprechenden Gate-Treiber-Chip-Anschluss verbunden ist. - Über den Schichtstapel, der das Feld von Transistoren definiert, ist wenigstens eine oder mehrere organische isolierende Passivierungsschichten
7 bereitgestellt, die Kurzschließen zwischen den Pixelleitern, die später genannt sind, und einer oder mehreren darunter liegenden Leiterschichten wie z. B. die Leiterschicht, die den Gate-Leiter6 definiert, verhindern. Die eine oder mehreren organischen Passivierungsschichten können beispielsweise zwei organische Passivierungsschichten enthalten, die durch eine strukturierte Leiterschicht getrennt sind, die zum Erreichen guter kapazitiver Kopplung mit den darüber liegenden Pixelleitern9 konstruiert ist. - In dieser ersten Ausführungsform ist eine bedeckende nichtleitende Sperrschicht(en)
8 über dem gesamten Bereich der obersten organischen Passivierungsschicht7 aufgebracht. Beispiele geeigneter Materialien für die nichtleitende(n) Sperrschicht(en) enthalten (i) anorganische Isoliermaterialen wie z. B. eines oder mehrere aus Siliziumnitriden (SiNx), Aluminiumoxiden (AlOx), Siliziumoxiden (SiOx) und Aluminiumnitrid (AlN), TiOx oder eine Kombination aus zwei oder mehreren davon, und (ii) vernetzte organische Polymere oder eine Kombination daraus. Beispiele geeigneter Aufbringtechniken für die nichtleitende(n) Sperrschicht(en) enthalten: eines oder mehrere aus reaktivem Sputtern, gepulstem Sputtern, Atomlagenabscheidung (ALD), plasmaverstärkte Atomlagenabscheidung (PEALD), Molekulargasphasenabscheidung (MVD), plasmaverstärkte chemische Gasphasenabscheidung (PECVD) räumliche ALD. - Die Dicke der nichtleitenden Sperrschicht ist vorzugsweise nicht größer als etwa 200 nm, weiter vorzuziehen nicht größer als etwa 50 nm, um unerwünschtes Springen dieser Schicht, wenn die Vorrichtung gebogen wird, besser zu verhindern. Es ist jedoch, wie vorstehend genannt, erkannt worden, dass große Abnahmen der Wasserdampfdurchlässigkeit (WVTR) mit anorganischen Schichten, die solche kleine Dicken aufweisen, erreicht werden können.
- Die nichtleitende(n) Sperrschicht(en)
8 , organische(n) Passivierungsschicht(en)7 und eine oder mehrere Schichten des Stapels, der das Transistorfeld definiert, werden dann strukturiert, um wenigstens ein oder mehrere Durchkontaktierungslöcher10 zu definieren, die sich nach unten zu jeweiligen Drain-Leitern3 innerhalb des Stapels, der die Transistoren definiert, erstrecken. Beispiele geeigneter Strukturierungstechniken enthalten: Laserabtragung, Photolithographie und Plasmaätzen oder eine Kombination daraus. - Eine leitfähige Sperrschicht(en)
9 wird dann konform aufgebracht über dem gesamten Bereich der strukturierten nichtleitenden Sperrschicht, der diejenigen Durchkontaktierungslochbereiche enthält, von denen die nichtleitende(n) Sperrschicht(en)8 durch Strukturieren entfernt wurde(n). Beispiele geeigneter Materialien für die leitende(n) Sperrschicht(en) enthalten Metalle oder leitende Verbindungen wie z. B. leitfähige Titannitride (TiN). Konforme leitende Sperrschicht(en) können durch Sputtern oder Bedampfen aufgebracht werden. Alternativ können konforme leitende Sperrschicht(en) durch ALD, MVD, CVD oder stromloses oder galvanisches Beschichten aufgebracht werden. Die konforme leitende Sperrschicht kann einen Stapel aus unterschiedlichen Metallschichten umfassen, die unterschiedliche Eigenschaften aufweisen, wie z. B. eine untere Schicht aus Metall, das eine bessere Adhäsion an dem Material der darunterliegenden Schicht zeigt als das Metall einer oberen Schicht, und eine obere Schicht, die bessere elektrische Leitfähigkeit zeigt als die untere Schicht. Die leitende(n) Sperrschicht(en) weisen vorzugsweise eine Gesamtdicke größer als etwa 50 nm auf, können jedoch auch eine kleinere Gesamtdicke aufweisen. - Die leitende(n) Sperrschicht(en)
9 wird dann strukturiert, um ein Feld von Pixelleitern zu definieren, wobei jeder Pixelleiter in Kontakt mit einem entsprechenden Drain-Leiter3 über ein entsprechendes Durchkontaktierungsloch10 ist. Photolithographie, Abheben und Laserabtragung sind Beispiele für Techniken zum Strukturieren der bedeckenden leitende(n) Sperrschicht(en)9 , ohne eine signifikante Beschädigung an der/den darunterliegenden nichtleitenden Sperrschicht(en)8 zu verursachen. - Die fertiggestellte Steuerkomponente wird dann durch Klebemittel
30 an einer Komponente32 optischer Medien befestigt, deren Betrieb wenigstens zu einem gewissen Grad von Ladungsinjektion aus den Pixelleitern (wie z. B. elektrophoretischen Medien oder organischen Leuchtdioden (OLEDs)) beruht. Die Komponente optischer Medien kann eine gemeinsame Gegenelektrode auf der gegenüberliegenden Seite optischer Medien (wie z. B. elektrophoretischer Medien) zu den Pixelleitern9 enthalten. Freilegen der Pixelleiter (d. h. die nicht vollständig durch ein Isoliermaterial bedeckt sind) kann auch wichtig sein, beispielsweise in Sensorvorrichtungen, die auf direktem Kontakt zwischen den Pixelleitern und z. B. einem zu prüfenden Fluid beruhen. - Die Kombination aus der Steuerkomponente und der Komponente optischer Medien kann gemeinsam eingekapselt sein, z. B. durch eine oder mehrere Einkapselungsfilme/schichten, die Sperre kann jedoch nichtsdestotrotz nützlich sein zum Schützen z. B. des Halbleiterkanals und/oder der Source-Drain-Elektroden vor beschädigenden Spezies, die von der Komponente optischer Medien oder einem Klebemittel, das verwendet wird, um die Komponente optischer Medien an die Steuerkomponente zu laminieren, ausgehen können.
- Zweite Ausführungsform
- Eine zweite Ausführungsform ist durch die
3 und4 dargestellt. Diese zweite Ausführungsform ist dieselbe wie die erste Ausführungsform bis zu dem Schritt zum Aufbringen der einen oder mehreren organischen Passivierungsschichten7 . - Die organische(n) Passivierungsschicht(en)
7 und eine oder mehrere Schichten des Stapels, der das Transistorfeld definiert, werden dann strukturiert, um wenigstens ein oder mehrere Durchkontaktierungslöcher10 zu definieren, die sich nach unten zu jeweiligen Drain-Leitern3 innerhalb des Stapels, der die Transistoren definiert, erstrecken. Beispiele geeigneter Strukturierungstechniken enthalten: Laserabtragung, Photolithographie unter Verwendung von Nassätzen und Plasmaätzen oder eine Kombination daraus. - Eine bedeckende leitende Sperrschicht(en)
9 wird konform über dem gesamten Bereich der organischen Passivierungsschicht(en), der diese Durchkontaktierungslöcher, von denen die organische Passivierungsschicht(en)7 durch Strukturieren entfernt wurde, enthält. Beispiele geeigneter Materialien für die leitende(n) Sperrschicht(en) enthalten Metalle und leitende Verbindungen wie z. B. leitfähiges Titannitrid (TiN). Konforme leitende Sperrschicht(en) können durch Sputtern oder Bedampfen aufgebracht werden. Alternativ können konforme leitende Sperrschicht(en) durch ALD, MVD, CVD oder stromloses oder galvanisches Beschichten aufgebracht werden. - Die konforme(n) leitende(n) Sperrschicht(en)
9 wird dann strukturiert, um ein Feld von Pixelleitern zu definieren, wobei jeder Pixelleiter9 in Kontakt mit einem entsprechenden Drain-Leiter3 über ein entsprechendes Durchkontaktierungsloch10 ist. Photolithographie, Abheben und Laserabtragung sind Beispiele für Techniken zum Strukturieren der bedeckenden leitenden Sperrschicht(en)9 . - Ein oder mehrere nichtleitende Sperrschichtmaterialien werden dann über den gesamten Bereich der Oberseite des Stapels, der die Bereiche der Durchkontaktierungen
10 enthält, aufgebracht, um eine nichtleitende Sperrschicht(en)8 zu bilden. Die Dicke, Zusammensetzung und Aufbringtechnik für die nichtleitende(n) Sperrschicht(en)8 können dieselben sein, wie sie vorstehend für die erste Ausführungsform beschrieben sind - Die nichtleitende(n) Sperrschicht(en)
8 wird dann strukturiert, um einen Abschnitt jedes Pixelleiters9 freizulegen. Ein Beispiel einer geeigneten Strukturierungstechnik ist Photolithographie, die Strukturieren eines aufgebrachten Resistmaterials, um eine Maske zu bilden, und Ätzen der nichtleitenden Sperrschicht(en) durch die Resistmaske beinhaltet. Das Strukturieren wird so ausgeführt, dass keine der darunterliegenden organischen Passivierungsschicht(en)7 freigelegt wird, und insbesondere so, dass die nichtleitende(n) Sperrschicht(en)8 auf dem gesamten Umfangsabschnitt16 jedes Pixelleiters9 (so dass die nichtleitende(n) Sperrschicht(en)8 die gesamten Umfangsabschnitte der Pixelleiter9 überlappen) und über dem gesamten Bereich der Durchkontaktierungslöcher und einem Bereich18 , der die Durchkontaktierungslöcher unmittelbar umgibt, beibehalten wird. In den3 und4 gibt das Bezugszeichen13 den Rand der Pixelleiter unter der/den nichtleitenden Sperrschicht(en)8 an; die Bezugszeichen11 und12 geben Ränder der strukturierten nichtleitenden Sperrschicht(en)8 an; und das Schraffieren in4 gibt den freigelegten Abschnitt der Pixelleiter9 an. - Es wurde erkannt, dass die konforme(n) leitende(n) Sperrschicht(en)
9 Nadellöcher in den Bereichen der Durchkontaktierungslöcher zeigen können. Die Ursache dieser Nadellöcher ist auf die Rauigkeit der darunterliegenden Oberfläche in Bereichen von Durchkontaktierungslöchern, die durch einige Strukturierungsprozesse wie z. B. Laserabtragung gebildet sein können, zurückzuführen. Es wurde ebenfalls erkannt, dass Bilden der Durchkontaktierungslöcher10 durch einige Strukturierungsprozesse wie z. B. Laserabtragung teilweise oder vollständig den Drain-Leiter3 in dem Bereich der Durchkontaktierungslöcher10 entfernen kann. Aus diesen beiden Gründen ist es effektiv, die nichtleitende(n) Sperrschicht(en)8 in dem Bereich der Durchkontaktierungslöcher10 beizubehalten. - Außerdem wurde mit Bezug auf
7(a) erkannt, dass einige Strukturierungsprozesse zum Bilden der Durchkontaktierungslöcher10 zu Abschnitten des Drain-Leiters8 in Bereichen40 um das Durchkontaktierungsloch10 führen können, die das darunterliegende Substrat1 (z. B. die Planarisierungsschicht auf dem Kunststoffträgerfilm) leicht anheben und dadurch das darunterliegende Substrat1 freilegen; und die Erfinder für die vorliegende Anmeldung haben erkannt, dass Atomlagenabscheidung (ALD) besonders effektiv ist zum Sicherstellen des Aufbringens des nichtleitenden Sperrmaterials unter diesen angehobenen Abschnitten des Drain-Leiters6 , um irgendwelche freigelegten Abschnitte des darunterliegenden Substrats1 in diesen Bereichen zu bedecken, selbst wenn diese Bereiche nicht durch die leitende Sperrschicht9 bedeckt sind (wie durch7(b) dargestellt ist). Das verhindert besser das Einführen beschädigender Spezies in das darunterliegende Substrat, von dem aus solche Spezies in empfindlichere Abschnitte des Transistorfelds einwandern könnten. - Die fertiggestellte Steuerkomponente wird dann durch Klebemittel an einer Komponente optischer Medien befestigt, auf dieselbe Weise wie in
1 für die erste Ausführungsform gezeigt ist. - In einer Variation dieser zweiten Ausführungsform wird (werden) die nichtleitende(n) Sperrschicht(en)
8 auch über der leitenden Sperrschicht9 in dem Bereich der Durchkontaktierungen10 entfernt. - Dritte Ausführungsform
-
5 stellt eine dritte Ausführungsform dar. Die dritte Ausführungsform ist identisch der zweiten Ausführungsform, außer dass eine Planarisierungsschicht4 aufgebracht (z. B. durch Flachbeschichtung oder Rotationsbeschichtung) und strukturiert wird, um den größten Teil des Bereichs jedes Pixelleiters9 freizulegen und eine flachere Oberfläche für das Aufbringen der nichtleitenden Sperrschicht(en)9 in den Durchkontaktierungslochbereichen10 bereitzustellen. Diese flachere Oberfläche erleichtert das Aufbringen einer hoch konformen nichtleitenden Sperrschicht8 in dem nächsten Schritt. Ein Beispiel für ein Material für die Planarisierungsschicht14 ist ein Resistmaterial, dessen Löslichkeit in einem Lösungsmittel durch Bestrahlung geändert werden kann; nach Bestrahlung wird die Planarisierungsschicht14 überall außer in den Durchkontaktierungslochbereichen dadurch entfernt, dass die Planarisierungsschicht dem Lösungsmittel ausgesetzt wird. Wie vorstehend erwähnt können einige Prozesse zum Öffnen von Durchkontaktierungslöchern, wie z. B. Laserabtragung, zu rauen Oberflächen und dem Anheben von Randabschnitten z. B. des Drain-Leiters3 am Boden des Durchkontaktierungslochs10 führen, was kleine Lücken zwischen diesen Randabschnitten des Drain-Leiters und dem darunterliegenden Substrat hinterlässt. Das Verwenden einer Planarisierungsschicht14 über der leitenden Sperrschicht9 kann es ermöglichen, einen weniger hoch konformen Aufbringprozess für das Aufbringen des nichtleitenden Sperrmaterials8 zu verwenden. - Die Draufsicht der fertiggestellten Steuerkomponente ist dieselbe wie diejenige der zweiten Ausführungsform, wie durch
4 dargestellt. - Die fertiggestellte Steuerkomponente wird dann durch Klebemittel an einer Komponente optischer Medien befestigt, auf dieselbe Weise wie in
1 für die erste Ausführungsform gezeigt ist. - In einer Variation der in den
3 bis5 dargestellten Techniken ist die nichtleitende Sperrschicht nicht strukturiert, und die Komponente32 optischer Medien ist eine Komponente elektrophoretischer Medien. Die Erfinder für die vorliegende Anmeldung haben erkannt, dass die kleine Menge von Ladungsträgerinjektion, die für eine bistabile Komponente der elektrophoretischen Medien erforderlich ist, selbst dann zu erreichen ist, wenn die Treiberschaltung eine dünne nichtleitende Sperrschicht8 enthält. Das Beibehalten der nichtleitenden Sperrschicht über dem gesamten Bereich der Pixelelektroden9 ist auch mit einem optischen Flüssigkristallanzeigemedium (LCD-Medium) möglich. - Vierte Ausführungsform
- Eine vierte Ausführungsform ist in
6 dargestellt. Die vierte Ausführungsform ist identisch der zweite Ausführungsform, außer dass eine weitere Leiterschicht15 über dem gesamten Bereich der strukturierten nichtleitenden Sperrschicht(en)8 , der die Bereiche enthält, in denen die nichtleitende Sperrschicht die Pixelleiter9 nicht überlagert, aufgebracht wird und dann strukturiert wird, um ein zweites Feld von Pixelleitern zu bilden, von denen jeder mit einem entsprechenden des darunterliegenden Felds von Pixelleitern9 in Kontakt ist. Dieselbe Technik kann als Zusatz zu der dritten Ausführungsform verwendet werden. In jedem Fall ist die Draufsicht der resultierenden Steuerkomponente im Wesentlichen die gleich derjenigen der ersten Ausführungsform, wie durch2 dargestellt. - Bereitstellen einer weiteren Leiterschicht
15 über der nichtleitenden Sperrschicht8 und der leitenden Sperrschicht9 kann den Schutz z. B. des Halbleiterkanals und der Source-Drain-Elektroden gegen Feuchtigkeit oder beschädigende Spezies verbessern und außerdem den Bereich der Pixelleiter vergrößern. - Die fertiggestellte Steuerkomponente wird dann durch Klebemittel an einer Komponente optischer Medien befestigt, auf dieselbe Weise wie in
1 für die erste Ausführungsform gezeigt ist. - Fünfte Ausführungsform
- Eine fünfte Ausführungsform ist in
8 dargestellt. Diese fünfte Ausführungsform ist identisch zu der ersten Ausführungsform, außer dass die nichtleitende Sperrschicht8 stattdessen über dem Gate-Dielektrikum5 , das eine oder mehrere organische Isolierschichten umfasst, und direkt unterhalb der strukturierten Leiterschicht, die die Gate-Leiter6 definieren, gebildet ist. Die nichtleitende Sperrschicht8 wird über dem gesamten Bereich des Gate-Dielektrikums5 aufgebracht und zusammen mit dem Gate-Dielektrikum (und der Halbleiterschicht4 ) strukturiert, wenn die Durchkontaktierungen10 nach unten durch die Passivierungsschicht(en)7 , das Gate-Dielektrikum5 und die Halbleiterschicht4 gebildet werden. Die nichtleitende Sperre8 ist somit in allen Bereichen vorhanden, in denen weder die Leiterschicht6 noch die Leiterschicht9 das Gate-Dielektrikum5 direkt überlagern; und die Kombination aus der nichtleitenden Sperrschicht8 und der zwei Leiterschichten8 ,9 stellt effektiven Schutz für den Halbleiterkanal und die Source-Drain-Elektroden gegen Feuchtigkeit oder beschädigende Spezies dar. Gemäß einer Variation dieser fünften Ausführungsform ist die nichtleitende Sperrschicht direkt über der strukturierten Leiterschicht, die die Gate-Leiter definiert, gebildet. Wieder ist die nichtleitende Sperre8 somit in allen Bereichen vorhanden, in denen weder die Leiterschicht6 noch die Leiterschicht9 das Gate-Dielektrikum5 direkt überlagert. - Die fertiggestellte Steuerkomponente wird dann durch Klebemittel an einer Komponente optischer Medien befestigt, auf dieselbe Weise wie in
1 für die erste Ausführungsform gezeigt ist. - In jeder der vorstehend beschriebenen Ausführungsformen zeigen sowohl die leitenden als auch die nichtleitenden Sperrschichten
8 ,9 eine geringere Wasserdampfdurchlässigkeit (WVTR) unter denselben Bedingungen (z. B. Feuchte, Temperatur) wie die darunterliegende organische Passivierungs-/Dielektrikum-Schicht(e)n5 ,7 , so dass z. B. Halbleiterkanal und Source-Drain-Elektroden besser gegen das Eindringen von beschädigenden chemischen Spezies in allen Bereichen geschützt sind, die die Bereiche zwischen den Pixelleitern, wo der leitende Teil der Sperrschicht(en) nicht die organischen Passivierungs-/Dielektrikum-Schicht(en) überlagert, enthalten. Beispielsweise wurde erkannt, dass das Hinzufügen von 25 nm- und 50 nm-Schichten aus AlOx/TiOx, aufgebracht durch ALD, die WVTR eines organischen Schichtstapels um einen Faktor zwischen etwa 100 und 1000 reduziert. Es wurde erkannt, dass das Hinzufügen einer leitenden Metallschicht, die durch DC-Sputtern aufgebracht wird, die WVTR eines organischen Schichtstapels um einen Faktor zwischen etwa 1000 und 10000 reduziert. - Die Techniken gemäß jeder der vorstehend beschriebenen Ausführungsformen stellen einen guten Feuchteschutz über eine oder mehrere strukturierte Leiterschichten bereit, ohne irgendwelche Lücken in dem Schutz für z. B. den Halbleiterkanal und die Source-Drain-Elektroden gegen Feuchtigkeit zu hinterlassen, während sie gute Isolierung (Vermeidung von Kurzschlüssen) zwischen einzelnen Elementen der strukturierten Leiterschicht erreichen. In den Ausführungsformen der
1 bis7 sind diese Vorteile erreicht, während die Pixelleiter freigelegt bleiben, z. B. zum Erreichen eines guten ohmschen Kontakts mit einem äußeren Element wie z. B. einem Anzeigemedium, das eine Injektion von Ladung aus den Pixelleitern erfordert, oder für Kontakt mit einer Spezies in dem Fall einer Sensorvorrichtung. - Die vorstehend beschriebenen Techniken sind nicht auf den Gebrauch irgendwelcher spezifischer Materialien für z. B. die Source-Drain-Elektroden, Halbleiter-, Gate-Dielektrikum- und Passivierungsschichten beschränkt. Beispiele solcher Materialien für die Source-Drain-Elektrode sind jedoch Metallschichten oder Stapel aus zwei oder mehr Metall-Unterschichten; Beispiele für Materialien für den Halbleiter sind organische konjugierte halbleitende Polymere; und Beispiele für Materialien für das Gate-Dielektrikum und Passivierungsschichten sind organische Polymere.
- Zusätzlich zu allen ausdrücklich vorstehend genannten Modifikationen ist es für einen Fachmann offensichtlich, dass verschiedene andere Modifikationen der beschriebenen Ausführungsformen innerhalb des Schutzbereichs der Erfindung vorgenommen werden können.
Claims (29)
- Verfahren, das Folgendes umfasst: Bereitstellen eines Schichtstapels, der wenigstens (a) Source- und Drain-Elektrode, (b) Gate-Elektrode und (c) Halbleiterkanal wenigstens eines Transistors definiert; Aufbringen einer oder mehrerer organischer Isolierschichten über dem Stapel; Entfernen wenigstens eines Teils des Stapels in einem oder mehreren ausgewählten Bereichen durch eine Abtragungstechnik; Aufbringen von Leitermaterial über dem Stapel in wenigstens einem oder mehreren abgetragenen Bereichen und einem oder mehreren Grenzbereichen, die einen jeweiligen abgetragenen Bereich unmittelbar umgeben; und Aufbringen von anorganischem Isoliermaterial über dem Stapel wenigstens in den abgetragenen Bereichen und den Grenzbereichen, um die abgetragenen Bereiche zu bedecken und direkten Kontakt mit dem Leitermaterial in dem einen oder den mehreren Grenzbereichen rings um den jeweiligen abgetragenen Bereich herzustellen,
- Verfahren nach Anspruch 1, das ein Strukturieren der aufgebrachten anorganischen Isolierung, um Inseln aus dem anorganischen Isoliermaterial zu bilden, umfasst, wobei sich jede Insel über einen jeweiligen abgetragenen Bereich und den umgebenden Grenzbereich erstreckt.
- Verfahren nach Anspruch 1 oder Anspruch 2, wobei das aufgebrachte Leitermaterial die oberste Leiterschicht bereitstellt, die durch den Stapel mit der einen oder den mehreren Drain-Elektroden eines oder mehrerer Transistoren leitfähig verbunden ist.
- Verfahren nach einem der Ansprüche 1 bis 3, das ferner Bereitstellen einer Komponente optischer Medien über dem Stapel umfasst, wobei das aufgebrachte Leitermaterial den nächstgelegenen Leiter zu der Komponente optischer Medien auf derselben Seite der Komponente optischer Medien wie der Stapel bildet.
- Verfahren nach einem der Ansprüche 1 bis 3, das Aufbringen des anorganischen Isoliermaterials durch Atomlagenabscheidung umfasst.
- Verfahren nach einem der Ansprüche 1 bis 5, wobei das aufgebrachte anorganische Isoliermaterial eine niedrigere Wasserdampfdurchlässigkeit aufweist als die eine oder mehreren organischen Isolierschichten.
- Verfahren, das umfasst: Bereitstellen eines Schichtstapels, der wenigstens (a) Source- und Drain-Elektrode, (b) Gate-Elektrode, (c) Halbleiterkanal wenigstens eines Transistors und eine kontinuierliche Schicht aus anorganischem Isoliermaterial oberhalb des wenigstens einen Halbleiterkanals definiert; Aufbringen einer oder mehrerer organischer Isolierschichten über dem Stapel; Entfernen wenigstens eines Teils des Stapels, der die wenigstens eine oder mehreren organischen Isolierschichten und das anorganische Isoliermaterial enthält, in einem oder mehreren ausgewählten Bereichen; Aufbringen von Leitermaterial über dem Stapel in wenigstens dem einen oder den mehreren abgetragenen Bereiche, um wenigstens alle Abschnitte des Stapels zu kontaktieren, die durch den Schritt zum Entfernen unterhalb der anorganischen Isolierschicht freigelegt sind.
- Verfahren nach Anspruch 7, wobei das aufgebrachte Leitermaterial einen oder mehrere Pixelleiter bereitstellt, von denen jeder mit einer entsprechenden Drain-Elektrode innerhalb des Stapels leitfähig verbunden ist, um einen entsprechenden Abschnitt eines darüber liegenden optischen Mediums zu steuern.
- Verfahren nach Anspruch 7 oder Anspruch 8, wobei das aufgebrachte anorganische Isoliermaterial eine niedrigere Wasserdampfdurchlässigkeit aufweist als die eine oder mehreren organischen Isolierschichten.
- Verfahren, das umfasst: Bereitstellen eines Schichtstapels, der wenigstens eines aus (a) den Source-Drain-Elektroden, (b) Gate-Elektroden und (c) Halbleiterkanäle eines Felds von Transistoren definiert; Aufbringen einer oder mehrerer organischer Isolierschichten über dem Stapel; und Aufbringen einer Sperre über der einen oder den mehreren organischen Isolierschichten; wobei die Sperre (i) eine oder mehrere strukturierte Schichten aus Leitermaterial und (ii) eine strukturierte Schicht aus Isoliermaterial in wenigstens Bereichen, in denen die eine oder die mehreren strukturierte Schichten aus Leitermaterial die eine oder die mehreren organischen Isolierschichten nicht überlagern, umfasst; und die Sperre eine niedrigere Wasserdampfdurchlässigkeit aufweist als die eine oder die mehreren organischen Isolierschichten sowohl in Bereichen, in denen die strukturierte Schicht aus Leitermaterial die eine oder die mehreren organischen Isolierschichten überlagert, als auch in Bereichen, in denen die strukturierte Schicht aus Leitermaterial die eine oder die mehreren organischen Isolierschichten nicht überlagert.
- Verfahren nach Anspruch 10, wobei der Schichtstapel alle Source-Drain-Elektroden, Gate-Elektroden und Halbleiterkanäle des Transistorfelds definiert und wobei die eine oder mehreren strukturierten Schichten aus Leitermaterial eine Leiterschicht umfassen, die ein Feld von Pixelleitern für das Feld von Transistoren definiert.
- Verfahren nach Anspruch 10, wobei der Schichtstapel sowohl die Source-Drain-Elektroden als auch die Halbleiterkanäle definiert; und wobei die eine oder mehreren strukturierten Schichten aus Leitermaterial eine strukturierte Schicht, die die Gate-Elektroden für das Feld von Transistoren definiert, und eine strukturierte Schicht, die ein Feld von Pixelleitern für das Feld von Transistoren definiert, umfasst.
- Verfahren nach Anspruch 11, wobei Aufbringen der Sperre umfasst: Aufbringen des Isoliermaterials über der einen oder den mehreren organischen Isolierschichten; Strukturieren wenigstens des aufgebrachten Isoliermaterials und der einen oder mehreren organischen Isolierschichten, um Durchkontaktierungslöcher zu definieren, die einen oder mehrere Leiter in dem Stapel freilegen; Aufbringen des Leitermaterials über den strukturierten Schichten, um eine Leiterschicht in Kontakt mit dem einen oder den mehreren freigelegten Leitern zu erzeugen; und Strukturieren der Leiterschicht, um das aufgebrachte Metall in ausgewählten Bereiche zu entfernen und das Feld von Pixelleitern, von denen jeder in Kontakt mit einem entsprechenden Leiter in dem Stapel ist, zu definieren.
- Verfahren nach Anspruch 11, wobei Aufbringen der Sperre umfasst: Strukturieren wenigstens der einen oder mehreren organischen Isolierschichten, um Durchkontaktierungslöcher zu definieren, die einen oder mehrere Leiter in dem Stapel freilegen; Aufbringen des Leitermaterials über der einen oder den mehreren strukturierten Schichten, um eine Leiterschicht in Kontakt mit dem einen oder den mehreren freigelegten Leitern zu erzeugen; Strukturieren der Leiterschicht, um die Leiterschicht in ausgewählten Bereiche zu entfernen und das Feld von Pixelleitern, von denen jeder in Kontakt mit einem entsprechenden Leiter in dem Stapel ist, zu definieren; Aufbringen des Isoliermaterials über der strukturierten Leiterschicht; und Strukturieren der Schicht aus Isoliermaterial, um Abschnitt jedes der Pixelleiter freizulegen, ohne die eine oder mehreren organischen Isolierschichten freizulegen.
- Verfahren nach Anspruch 14, wobei Strukturieren der Schicht aus Isoliermaterial Beibehalten des Isoliermaterials über dem gesamten Umfangsabschnitt jedes Pixelleiters umfasst.
- Verfahren nach Anspruch 14 oder Anspruch 15, das ferner Aufbringen einer Planarisierungsschicht über der strukturierten Leiterschicht und Strukturieren der Planarisierungsschicht, um einen Abschnitt jedes Pixelleiters freizulegen, vor dem Aufbringen des Isoliermaterials umfasst; und wobei Strukturieren der Schicht aus Isoliermaterial nicht Freilegen der strukturierten Planarisierungsschicht umfasst.
- Verfahren nach Anspruch 15 oder Anspruch 16, das ferner Aufbringen einer Schicht aus weiterem Leitermaterial über der strukturierten Schicht aus Isoliermaterial für Kontakt mit den freigelegten Abschnitten der Pixelleiter; und Strukturieren des aufgebrachten weiteren Leitermaterials, um ein Feld von oberen Pixelleitern zu bilden, wobei jeder obere Pixelleiter mit einem entsprechenden unteren Pixelleiter in Kontakt ist, umfasst.
- Verfahren nach einem der Ansprüche 10 bis 17, das Bereitstellen einer Komponente optischer Medien über der Sperre umfasst.
- Verfahren, das umfasst: Bereitstellen eines Schichtstapels, der ein Feld aus Transistoren definiert; Aufbringen einer oder mehrerer organischer Isolierschichten über dem Stapel; Strukturieren wenigstens der einen oder mehreren organischen Isolierschichten durch Laserabtragung, um ein oder mehrerer Durchkontaktierungslöcher zu erzeugen, die einen oder mehrere Leiter in dem Stapel freilegen; und Aufbringen von Metall über den strukturierten Schichten, um eine Metallschicht in Kontakt mit dem einen oder den mehreren freigelegten Leitern zu erzeugen; Strukturieren des aufgebrachten Metalls, um das aufgebrachte Metall in ausgewählten Bereiche zu entfernen und Pixelleiter, von denen jeder in Kontakt mit einem entsprechenden Leiter in dem Stapel ist, zu definieren; und Aufbringen eines Isoliermaterials sowohl in Bereichen, in denen das aufgebrachte Metall entfernt wurde, als auch über dem aufgebrachten Metall in den Bereichen der Durchkontaktierungslöcher; wobei das aufgebrachte Isoliermaterial eine niedrigere Wasserdampfdurchlässigkeit aufweist als das Substrat direkt unter den Leitern in dem Stapel.
- Verfahren nach Anspruch 19, das Aufbringen des Isoliermaterials unter Verwendung einer Aufbringtechnik, durch die das Isoliermaterial über alle Bereiche des Substrats aufgebracht wird, die durch Anheben der Leiter in Bereichen um die Durchkontaktierungslöcher freigelegt sind, umfasst.
- Vorrichtung, die Folgendes umfasst: einen Schichtstapel, der wenigstens eines aus (a) den Source-Drain-Elektroden, (b) Gate-Elektroden und (c) Halbleiterkanälen eines Felds aus Transistoren definiert; eine oder mehrere organische Isolierschichten über dem Stapel; und eine Sperre über der einen oder den mehreren organischen Isolierschichten; wobei die Sperre (i) eine oder mehrere strukturierte Schichten aus Leitermaterial und (ii) eine strukturierte Schicht aus Isoliermaterial in wenigstens Bereichen umfasst, in denen die eine oder die mehreren strukturierten Schichten aus Leitermaterial die eine oder die mehreren organischen Isolierschichten nicht überlagern; und die Sperre eine niedrigere Wasserdampfdurchlässigkeit aufweist als die eine oder die mehreren organischen Isolierschichten sowohl in Bereichen, in denen die strukturierte Schicht aus Leitermaterial die eine oder die mehreren organischen Isolierschichten überlagert, als auch in Bereichen, in denen die strukturierte Schicht aus Leitermaterial die eine oder die mehreren organischen Isolierschichten nicht überlagert.
- Vorrichtung nach Anspruch 21, wobei der Schichtstapel alle Source-Drain-Elektroden, Gate-Elektroden und Halbleiterkanäle des Transistorfelds definiert und wobei die eine oder mehreren strukturierten Schichten aus Leitermaterial eine Leiterschicht, die ein Feld von Pixelleitern für das Feld von Transistoren definiert, umfassen.
- Vorrichtung nach Anspruch 21, wobei der Schichtstapel sowohl die Source-Drain-Elektroden als auch die Halbleiterkanäle definiert; und wobei die eine oder mehreren strukturierten Schichten aus Leitermaterial eine strukturierte Schicht, die die Gate-Elektroden für das Feld von Transistoren definiert, und eine strukturierte Schicht, die ein Feld von Pixelleitern für das Feld von Transistoren definiert, umfassen.
- Vorrichtung nach Anspruch 22, wobei das Isoliermaterial über der einen oder den mehreren organischen Isolierschichten gebildet ist; das aufgebrachte Isoliermaterial und die eine oder mehreren organischen Isolierschichten strukturiert sind, um Durchkontaktierungslöcher zu definieren, die einen oder mehrere Leiter in dem Stapel freilegen; das Leitermaterial über den strukturierten Schichten gebildet ist, um eine Leiterschicht in Kontakt mit dem einen oder den mehreren freigelegten Leitern zu erzeugen; und die Leiterschicht strukturiert ist, um das Feld von Pixelleitern zu definieren, von denen jeder in Kontakt mit einem entsprechenden Leiter in dem Stapel ist.
- Vorrichtung nach Anspruch 22, wobei die eine oder mehreren organischen Isolierschichten strukturiert sind, um Durchkontaktierungslöcher zu definieren, die einen oder mehrere Leiter in dem Stapel freilegen; das Leitermaterial über der einen oder den mehreren strukturierten Schichten gebildet ist, um eine Leiterschicht in Kontakt mit denn einen oder den mehreren freigelegten Leitern zu erzeugen; die Leiterschicht strukturiert ist, um das Feld von Pixelleitern zu definieren, von denen jeder in Kontakt mit einem entsprechenden Leiter in dem Stapel ist; das Isoliermaterial über der strukturierten Leiterschicht gebildet ist; und die Schicht aus Isoliermaterial strukturiert ist, um Abschnitt jedes der Pixelleiter freizulegen, ohne die eine oder die mehreren organischen Isolierschichten freizulegen.
- Vorrichtung nach Anspruch 25, wobei das Isoliermaterial über dem gesamten Umfangsabschnitt jedes Pixelleiters beibehalten ist.
- Vorrichtung nach Anspruch 25 oder Anspruch 26, die ferner eine Planarisierungsschicht über der strukturierten Leiterschicht und unterhalb der Schicht aus Isoliermaterial umfasst, wobei die Planarisierungsschicht strukturiert ist, um einen Abschnitt jedes Pixelleiters freizulegen, und die Schicht aus Isoliermaterial strukturiert ist, so dass sie die strukturierte Planarisierungsschicht nicht freilegt.
- Vorrichtung nach Anspruch 26 oder Anspruch 27, die ferner eine Schicht aus weiterem Leitermaterial über der strukturierten Schicht aus Isoliermaterial für Kontakt mit den freigelegten Abschnitten der Pixelleiter umfasst; und wobei die Schicht des aufgebrachten weiteren Leitermaterials strukturiert ist, um ein Feld von oberen Pixelleitern zu bilden, wobei jeder obere Pixelleiter mit einem entsprechenden unteren Pixelleiter in Kontakt ist.
- Vorrichtung nach einem der Ansprüche 21 bis 28, die eine Komponente optischer Medien über der Sperre umfasst.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB1412974.6A GB201412974D0 (en) | 2014-07-22 | 2014-07-22 | Protecting transistor array elements against degrading species |
GB1412974.6 | 2014-07-22 | ||
PCT/EP2015/066684 WO2016012466A1 (en) | 2014-07-22 | 2015-07-21 | Protecting transistor elements against degrading species |
Publications (1)
Publication Number | Publication Date |
---|---|
DE112015003390T5 true DE112015003390T5 (de) | 2017-04-06 |
Family
ID=51494948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112015003390.4T Withdrawn DE112015003390T5 (de) | 2014-07-22 | 2015-07-21 | Schützen von Transistorelementen vor beschädigenden Spezies |
Country Status (5)
Country | Link |
---|---|
US (1) | US10325985B2 (de) |
CN (1) | CN106796946A (de) |
DE (1) | DE112015003390T5 (de) |
GB (2) | GB201412974D0 (de) |
WO (1) | WO2016012466A1 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2526316B (en) * | 2014-05-20 | 2018-10-31 | Flexenable Ltd | Production of transistor arrays |
GB2529620A (en) * | 2014-08-18 | 2016-03-02 | Flexenable Ltd | Patterning layer stacks for electronic devices |
US10069098B2 (en) * | 2016-06-29 | 2018-09-04 | Lg Display Co., Ltd. | Organic light emitting display device, method of manufacturing the same, and head mounted display including the same |
WO2018030298A1 (ja) * | 2016-08-12 | 2018-02-15 | シャープ株式会社 | アクティブマトリクス基板および表示装置 |
GB2566972A (en) * | 2017-09-29 | 2019-04-03 | Flexenable Ltd | Patterning semiconductor for TFT device |
GB2567421B (en) * | 2017-10-03 | 2022-09-28 | Flexenable Ltd | Photo-active devices |
CN112786785B (zh) * | 2021-01-11 | 2022-09-02 | 季华实验室 | 一种超薄一维有机单晶阵列薄膜及其制备方法和应用 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6096664A (en) * | 1998-08-06 | 2000-08-01 | Siemens Aktiengesellschaft | Method of manufacturing semiconductor structures including a pair of MOSFETs |
JP5181317B2 (ja) * | 2001-08-31 | 2013-04-10 | Nltテクノロジー株式会社 | 反射型液晶表示装置およびその製造方法 |
KR100611652B1 (ko) * | 2004-06-28 | 2006-08-11 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 소자 및 그 제조방법 |
WO2010038514A1 (ja) * | 2008-10-02 | 2010-04-08 | シャープ株式会社 | 表示装置用基板、表示装置用基板の製造方法、表示装置、液晶表示装置、液晶表示装置の製造方法及び有機エレクトロルミネセンス表示装置 |
US8309447B2 (en) * | 2010-08-12 | 2012-11-13 | International Business Machines Corporation | Method for integrating multiple threshold voltage devices for CMOS |
KR101739384B1 (ko) * | 2010-12-24 | 2017-05-25 | 엘지디스플레이 주식회사 | 화이트 유기발광다이오드 표시소자 및 그 제조방법 |
KR20120078954A (ko) * | 2011-01-03 | 2012-07-11 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그 제조방법 |
TWI473317B (zh) * | 2011-11-17 | 2015-02-11 | Au Optronics Corp | 可撓性主動元件陣列基板以及有機電激發光元件 |
KR102000932B1 (ko) * | 2012-12-18 | 2019-07-26 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
KR102104356B1 (ko) * | 2012-12-24 | 2020-04-24 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 |
JP2014145857A (ja) * | 2013-01-28 | 2014-08-14 | Sony Corp | 表示装置およびその製造方法、並びに電子機器 |
-
2014
- 2014-07-22 GB GBGB1412974.6A patent/GB201412974D0/en not_active Ceased
-
2015
- 2015-07-21 WO PCT/EP2015/066684 patent/WO2016012466A1/en active Application Filing
- 2015-07-21 DE DE112015003390.4T patent/DE112015003390T5/de not_active Withdrawn
- 2015-07-21 US US15/327,263 patent/US10325985B2/en not_active Expired - Fee Related
- 2015-07-21 GB GB1719868.0A patent/GB2555734B/en not_active Expired - Fee Related
- 2015-07-21 CN CN201580044802.5A patent/CN106796946A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
GB201412974D0 (en) | 2014-09-03 |
WO2016012466A1 (en) | 2016-01-28 |
US10325985B2 (en) | 2019-06-18 |
GB2555734A (en) | 2018-05-09 |
CN106796946A (zh) | 2017-05-31 |
GB2555734B (en) | 2020-08-19 |
GB201719868D0 (en) | 2018-01-10 |
US20170179231A1 (en) | 2017-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112015003390T5 (de) | Schützen von Transistorelementen vor beschädigenden Spezies | |
DE102005030675B4 (de) | Herstellungsverfahren eines organischen Dünnschichttransistors und einer Flüssigkristallanzeigenvorrichtung,ein organischer Dünnschichttransistor und eine Flüssigkristallanzeigevorrichtung | |
DE102004051839B4 (de) | Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats | |
DE102014116438B4 (de) | Organische Leuchtdiodenanzeigevorrichtung und Verfahren zu ihrer Herstellung | |
DE102005058680B4 (de) | Herstellungsverfahren eines TFT-Array-Substrats | |
DE602004006620T2 (de) | Eine fet anordnung und eine methode zur herstellung einer fet anordnung | |
DE102008062482B4 (de) | Dünnschichttransistor und Verfahren zu dessen Herstellung | |
DE102014205131B4 (de) | Substrat für ein TFT-Array, Herstellungsverfahren davon und Bildschirm | |
DE19610283A1 (de) | Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung | |
DE19928280A1 (de) | Ferroelektrischer Kondensator und Verfahren zur Herstellung desselben | |
DE102014008239B4 (de) | Verfahren zur herstellung eines tft-array-substrats | |
DE102015017252B3 (de) | Halbleiterstruktur, die Kondensatoren mit verschiedenen Kondensatordielektrika umfasst, und Verfahren zu ihrer Herstellung | |
DE112017004423T5 (de) | Aktivmatrixsubstrat und Verfahren zu dessen Herstellung | |
DE112012001647T5 (de) | Bildelement-Kondensatoren | |
DE2556038C2 (de) | Verfahren zur Herstellung von Feldeffekttransistoren mit Schottky-Gate für sehr hohe Frequenzen | |
DE112014005617T5 (de) | Verminderung unerwünschter kapazitiver Kopplung in Transistorvorrichtung | |
DE112014007071T5 (de) | Herstellungsverfahren eines Dünnfilmtransistorsubstrats und Fertigungseinrichtung | |
DE102022100335A1 (de) | Dünnschichttransistor mit einer wasserstoff-blockierenden dielektrischen sperrschicht und verfahren zu dessen herstellung | |
DE102008026216B4 (de) | Elektronische Schaltung | |
US20200251657A1 (en) | Conductor etching for producing thin-film transistor devices | |
EP1704606B1 (de) | Verfahren zur Herstellung eines organischen Transistors mit selbstjustierender Gate-Elektrode | |
DE102009010891A1 (de) | Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt | |
DE112016006619T5 (de) | Dünnschichttransistor, Dünnschichttransistor-Substrat, Flüssigkristallanzeigevorrichtung und Verfahren zur Herstellung eines Dünnschichttransistors | |
DE112017006024T5 (de) | Halbleiter-strukturierung | |
DE20023985U1 (de) | Barrierenschichten für ferroelektrische Speichervorrichtungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |