WO2012141225A1 - 有機半導体素子の製造方法 - Google Patents

有機半導体素子の製造方法 Download PDF

Info

Publication number
WO2012141225A1
WO2012141225A1 PCT/JP2012/059929 JP2012059929W WO2012141225A1 WO 2012141225 A1 WO2012141225 A1 WO 2012141225A1 JP 2012059929 W JP2012059929 W JP 2012059929W WO 2012141225 A1 WO2012141225 A1 WO 2012141225A1
Authority
WO
WIPO (PCT)
Prior art keywords
organic semiconductor
layer
liquid crystalline
electrode
semiconductor element
Prior art date
Application number
PCT/JP2012/059929
Other languages
English (en)
French (fr)
Inventor
健 冨野
慎也 藤本
博己 前田
Original Assignee
大日本印刷株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大日本印刷株式会社 filed Critical 大日本印刷株式会社
Priority to US14/110,648 priority Critical patent/US9018622B2/en
Publication of WO2012141225A1 publication Critical patent/WO2012141225A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/731—Liquid crystalline materials

Definitions

  • the present invention relates to an organic semiconductor element having an organic transistor formed on a substrate and a method for manufacturing the same.
  • semiconductor transistors typified by TFTs tend to expand their applications with the development of display devices.
  • Such a semiconductor transistor functions as a switching element when electrodes are connected via a semiconductor material.
  • inorganic semiconductor materials such as silicon (Si), gallium arsenide (GaAs), and indium gallium arsenide (InGaAs) have been used as semiconductor materials used in the semiconductor transistors.
  • Si silicon
  • GaAs gallium arsenide
  • InGaAs indium gallium arsenide
  • a semiconductor transistor using such an inorganic semiconductor material is also used for a TFT array substrate for a display of a liquid crystal display device that has been widely spread.
  • an organic semiconductor material made of an organic compound is also known.
  • Organic semiconductor materials can be formed on flexible plastic substrates because of low process temperatures. For this reason, it has the advantage that it is stable against mechanical impact and can be lightened.
  • a coating process such as a printing method, there is a possibility of large area and mass production at a low cost compared to the inorganic semiconductor material. Therefore, for such an organic semiconductor material, research on application to next-generation display devices such as a flexible display represented by electronic paper, and a printed RFID tag has been actively conducted.
  • a protective layer is formed, and an attempt is made to deactivate a portion that is not protected using the protective layer as a mask, or an attempt to remove a part of the organic semiconductor layer.
  • a deactivation method plasma treatment, use of an oxidant, and the like have been studied.
  • a removal method laser irradiation and the like have been studied.
  • the organic semiconductor layer is patterned by deactivation or removal of the organic semiconductor layer, so that the process is complicated and the cost is increased.
  • the present invention has been made in view of the above circumstances, and provides a method for manufacturing an organic semiconductor element capable of easily obtaining an organic semiconductor element in which an organic semiconductor layer is patterned without reducing the mobility of the organic semiconductor layer.
  • the main purpose is to provide.
  • the present invention includes a source electrode and drain electrode forming step of forming a source electrode and a drain electrode on an alignment layer for aligning a liquid crystalline organic semiconductor material, and the source electrode and the drain electrode.
  • a method for producing an organic semiconductor element is provided.
  • an aggregate of liquid crystalline organic semiconductor material is formed on the dielectric layer non-forming region on the alignment layer, whereas the organic semiconductor layer is not provided.
  • the liquid crystalline organic semiconductor material aggregates are not formed, and by having the organic semiconductor layer, the organic semiconductor layer can be easily organic without reducing the mobility.
  • the semiconductor layer can be patterned. Further, since the annealing process is performed at the liquid crystal phase temperature, the alignment process of the liquid crystalline organic semiconductor material in the organic semiconductor layer can be performed simultaneously.
  • a substrate, a gate electrode formed on the substrate, and a gate insulating layer formed on the substrate so as to cover the gate electrode are provided before the source electrode and drain electrode formation step.
  • An alignment layer forming step of forming the alignment layer on the gate insulating layer of the electrode stack using the electrode stack having the electrode stack may be included. By having such an alignment layer forming step, a bottom gate / bottom contact type organic semiconductor element can be formed.
  • the alignment layer is preferably capable of vertically aligning the liquid crystalline organic semiconductor material.
  • the liquid crystalline organic semiconductor material can be vertically aligned in the organic semiconductor layer formed on the alignment layer. This is because the charge mobility in the in-plane direction of the organic semiconductor layer can be improved, so that the present invention makes it possible to manufacture an organic semiconductor element having excellent transistor characteristics.
  • the present invention provides an alignment layer for aligning a liquid crystalline organic semiconductor material, a source electrode and a drain electrode formed on the alignment layer, and formed on the alignment layer so as to cover the source electrode and the drain electrode.
  • An organic semiconductor layer having a liquid crystalline organic semiconductor material, and a dielectric layer formed on a channel region between at least the source electrode and the drain electrode on the organic semiconductor layer, and on the alignment layer
  • An aggregate of the liquid crystalline organic semiconductor material is formed on a dielectric layer non-formation region where the dielectric layer is not formed.
  • An organic semiconductor element is provided.
  • the liquid crystal organic semiconductor material aggregate is formed on the dielectric layer non-formation region on the alignment layer and does not have the organic semiconductor layer, but on the alignment layer.
  • the dielectric layer forming region since the aggregate of the liquid crystalline organic semiconductor material is not formed and has the organic semiconductor layer, whether or not the dielectric layer is formed on the organic semiconductor layer is determined. Accordingly, an organic semiconductor element in which the organic semiconductor layer is well patterned can be obtained. Further, in the organic semiconductor layer formed on the alignment layer for aligning the liquid crystalline organic semiconductor material, the liquid crystalline organic semiconductor material can be aligned, and the mobility of the organic semiconductor layer can be improved. Therefore, an organic semiconductor element having excellent transistor characteristics can be obtained.
  • the gate of the electrode stack in which the alignment layer includes a substrate, a gate electrode formed on the substrate, and a gate insulating layer formed on the substrate so as to cover the gate electrode. It may be formed on the insulating layer.
  • the organic semiconductor element of the present invention has such a configuration, a bottom-gate / bottom-contact type organic semiconductor element can be obtained.
  • the present invention has an effect that an organic semiconductor element in which an organic semiconductor layer is easily patterned can be obtained without reducing the mobility of the organic semiconductor layer.
  • FIG. 4 is a graph showing the observation results of the organic semiconductor element produced in Example 1.
  • 4 is a graph showing the results of transistor characteristic evaluation of an organic semiconductor element fabricated in Example 1.
  • 6 is a graph showing the results of transistor characteristic evaluation of an organic semiconductor element fabricated in Comparative Example 1.
  • 4 is a graph showing the results of transistor characteristic evaluation of an organic semiconductor element fabricated in Example 2.
  • 7 is a graph showing the results of transistor characteristic evaluation of an organic semiconductor element fabricated in Comparative Example 2.
  • the organic semiconductor device manufacturing method of the present invention includes a source electrode and drain electrode forming step of forming a source electrode and a drain electrode on an alignment layer for aligning a liquid crystalline organic semiconductor material, and covering the source electrode and the drain electrode. Forming an organic semiconductor layer having a liquid crystalline organic semiconductor material on the alignment layer, and forming a dielectric on at least a channel region between the source electrode and the drain electrode on the organic semiconductor layer.
  • FIG. 1 is a process diagram showing an example of a method for producing an organic semiconductor element of the present invention.
  • the organic semiconductor device manufacturing method of the present invention includes a substrate 11, a gate electrode 12 formed on the substrate 11, and a gate formed on the substrate 11 so as to cover the gate electrode 12.
  • An alignment layer forming step of forming an alignment layer 1 for aligning the liquid crystalline organic semiconductor material on the gate insulating layer 13 of the electrode stack 14 using the electrode stack 14 having the insulating layer 13 FIG. 1A).
  • FIG. 1B a source electrode and drain electrode formation step
  • FIG. 1C An organic semiconductor layer forming step (FIG. 1D) for forming an organic semiconductor layer 4 having a liquid crystalline organic semiconductor material on the alignment layer 1, and at least between the source electrode 2 and the drain electrode 3 on the organic semiconductor layer 4
  • An organic semiconductor element 10 is manufactured by having an annealing treatment step (not shown) for treatment (FIG. 1 (f)). Further, as illustrated in FIG.
  • the dielectric layer in which the dielectric layer 5 on the alignment layer 1 is not formed On the non-formation region X, an aggregate 6 of the liquid crystalline organic semiconductor material is formed.
  • an aggregate of liquid crystalline organic semiconductor material is formed on the dielectric layer non-formation region on the alignment layer, whereas there is no organic semiconductor layer.
  • the liquid crystalline organic semiconductor material aggregates are not formed, and by having the organic semiconductor layer, the organic semiconductor layer can be easily organic without reducing the mobility.
  • the semiconductor layer can be patterned. Further, since the annealing process is performed at the liquid crystal phase temperature, the alignment process of the liquid crystalline organic semiconductor material in the organic semiconductor layer can be performed simultaneously.
  • the method for producing an organic semiconductor element of the present invention includes at least a source electrode and drain electrode formation step, an organic semiconductor layer formation step, a dielectric layer formation step, and an annealing treatment step, and as necessary. It may have other optional steps.
  • a source electrode and drain electrode formation step for producing an organic semiconductor element of the present invention.
  • Source and drain electrode forming step First, the source and drain electrode forming step in the present invention will be described. This step is a step of forming a source electrode and a drain electrode on the alignment layer for aligning the liquid crystalline organic semiconductor material.
  • the alignment layer used in this step has a function of aligning the liquid crystalline organic semiconductor material.
  • the alignment layer is not particularly limited as long as it can align the liquid crystalline organic semiconductor material contained in the organic semiconductor layer formed by the organic semiconductor layer forming step described later, and the liquid crystalline organic semiconductor material is not limited. Depending on the type, it can be appropriately selected and used.
  • a parallel alignment film for aligning the liquid crystalline organic semiconductor material on the alignment layer in a direction parallel to the surface of the alignment layer, and the liquid crystalline organic semiconductor material on the alignment layer examples thereof include a vertical alignment film that is aligned perpendicular to the surface.
  • the parallel alignment film is not particularly limited as long as the liquid crystalline organic semiconductor material can be aligned in a predetermined direction.
  • a parallel alignment film for example, a rubbing film that can impart a function of aligning the liquid crystalline organic semiconductor material in the rubbing direction by performing a rubbing process or a photoreactive material is used, and polarized light is irradiated.
  • a photo-alignment film that can impart a function of aligning the liquid crystalline organic semiconductor material in a certain direction can be exemplified.
  • the rubbing film include films made of polyimide, polyamide, polyvinyl alcohol, polyvinyl phenol, polyester, nylon, and the like.
  • the photo-alignment film include films made of polyimide, polyamide, polyvinyl cinnamate, and the like.
  • the vertical alignment film is not particularly limited as long as it can align the liquid crystalline organic semiconductor material in the direction perpendicular to the surface of the alignment layer.
  • a vertical alignment film include a film made of polyimide, a fluorine-based polymer, a silane coupling agent, a silicone-based polymer, or the like.
  • the alignment layer used in this step either the parallel alignment film or the vertical alignment film can be suitably used, but among them, the vertical alignment film is preferably used.
  • the vertical alignment film is preferably used as the alignment layer.
  • the mobility in the in-plane direction of the organic semiconductor layer formed on the alignment layer can be improved.
  • the organic semiconductor element manufactured according to the present invention can be improved. This is because transistor performance can be improved.
  • the thickness of the alignment layer used in this step is not particularly limited as long as it is within a range in which a desired alignment function can be imparted depending on the type of the alignment film used as the alignment layer. It is preferably in the range of 1 ⁇ m, more preferably in the range of 1 nm to 0.5 ⁇ m, and still more preferably in the range of 1 nm to 0.1 ⁇ m.
  • the source electrode and the drain electrode formed by this step are usually formed on the alignment layer so as to face each other at a constant interval.
  • the interval provided between the source electrode and the drain electrode becomes a channel region.
  • the constituent material of the source electrode and the drain electrode is not particularly limited as long as it is a conductive material having desired conductivity.
  • conductive materials include Ta, Ti, Al, Zr, Cr, Nb, Hf, Mo, Au, Ag, Pt, Cu, Mo—Ta alloy, ITO (indium tin oxide), IZO (oxidized).
  • examples thereof include inorganic materials such as indium zinc) and organic materials having conductivity such as PEDOT / PSS (polyethylenedioxythiophene / polystyrenesulfonic acid).
  • the source electrode and the drain electrode may be made of one type of conductive material or may be made of two or more types of conductive material. In the source electrode and the drain electrode, the same conductive material may be used, or different conductive materials may be used.
  • a method for forming the source electrode and the drain electrode in this step is not particularly limited as long as the source electrode and the drain electrode having a predetermined shape can be formed using a desired conductive material. Absent. Such methods include, for example, plasma CVD methods, thermal CVD methods, laser CVD methods and other CVD methods, vacuum deposition methods, sputtering methods, dry processes such as PVD methods such as ion plating methods, and electrolytic plating methods.
  • Immersion plating method Immersion plating method, electroless plating method, sol-gel method, organometallic decomposition (MOD) method, spin coating method, blade coating method, dipping method, spray coating method, ink jet method, flexographic printing method, micro contact printing method, screen printing And wet processes such as offset printing, gravure printing, and gravure printing.
  • MOD organometallic decomposition
  • a channel region is formed between the source electrode and the drain electrode formed in this step, and the distance between the source electrode and the drain electrode is usually within a range of 0.1 ⁇ m to 1 mm. It is preferably within a range of 0.5 ⁇ m to 200 ⁇ m, more preferably within a range of 1 ⁇ m to 100 ⁇ m.
  • the thicknesses of the source electrode and the drain electrode formed by this step are not particularly limited as long as the desired electrical resistance can be achieved according to the type of the conductive material used. Usually, it is preferably in the range of 1 nm to 1 ⁇ m, more preferably in the range of 10 nm to 200 nm, and further preferably in the range of 20 nm to 100 nm.
  • This step is a step of forming an organic semiconductor layer having a liquid crystalline organic semiconductor material on the alignment layer so as to cover the source electrode and the drain electrode.
  • the organic semiconductor layer formed by this step has a liquid crystalline organic semiconductor material.
  • the liquid crystalline organic semiconductor material used in this step is not particularly limited as long as it is a material having semiconductor characteristics and exhibiting a liquid crystal phase at a predetermined temperature, and the use of the organic semiconductor element produced by the present invention. Can be selected and used as appropriate.
  • the liquid crystal phase temperature which shows a liquid crystal phase is 450 degrees C or less, It is more preferable that it is 300 degrees C or less, It is further that it is 200 degrees C or less preferable.
  • the liquid crystal phase temperature is usually 40 ° C. or higher.
  • the liquid crystal phase temperature means a temperature at which the liquid crystalline organic semiconductor material develops a liquid crystal phase.
  • a liquid crystal phase temperature can be measured by, for example, thermal analysis by differential scanning calorimetry (DSC), texture observation by a polarizing microscope, or the like.
  • liquid crystalline organic semiconductor material used in this step examples include a high molecular liquid crystalline organic semiconductor material and a low molecular liquid crystalline organic semiconductor material.
  • any of a high molecular liquid crystalline organic semiconductor material and a low molecular liquid crystalline organic semiconductor material can be preferably used.
  • polymer liquid crystalline organic semiconductor material examples include polythiophene derivatives, polyphenylene derivatives, polyaniline derivatives, polyphenylene vinylene derivatives, polythienylene vinylene derivatives, polyacetylene derivatives, polydiacetylene derivatives, polytriphenylamine derivatives, triphenylamine and the like.
  • examples thereof include copolymer derivatives of phenylene vinylene, copolymer derivatives of thiophene and phenylene, copolymer derivatives of thiophene and thienothiophene, and copolymer derivatives of thiophene and fluorene.
  • examples of the low-molecular liquid crystalline organic semiconductor material include oligochalcogenophene derivatives, oligophenylene derivatives, chalcogenophene-phenylene co-oligomer derivatives, chalcogenophene ring-fused compound derivatives such as tetrathienoacene, chalcogenophene-phenylene Condensed ring compound derivatives, condensed polycyclic hydrocarbon derivatives such as anthracene, tetracene, pentacene, pyrene, triphenylene, coronene, co-oligomer derivatives of chalcogenophene and condensed polycyclic hydrocarbons, phthalocyanine derivatives, porphyrin derivatives, tetrathiofulvalene derivatives, Triphenylamine derivatives, tetracyanoquinodimethane derivatives, benzoquinone derivatives, thiazolothiazole derivatives, anthradithiophen
  • the liquid crystalline organic semiconductor material used in this step is preferably the low molecular liquid crystalline organic semiconductor material.
  • liquid crystalline organic semiconductor material used in this step may be only one type or two or more types.
  • a desired organic semiconductor layer can be formed so as to cover the source electrode and the drain electrode on at least the alignment layer on which the source electrode and the drain electrode are formed.
  • a coating liquid for forming an organic semiconductor layer containing a liquid crystalline organic semiconductor material is used, and the coating liquid for forming an organic semiconductor layer is applied to an alignment layer on which a source electrode and a drain electrode are formed.
  • Examples thereof include a spin coating method, a blade coating method, a dip method, a spray coating method, an ink jet method, a flexographic printing method, a micro contact printing method, a screen printing method, an offset printing method, and a gravure printing method.
  • the thickness of the organic semiconductor layer formed in this step is not particularly limited as long as the organic semiconductor layer having desired semiconductor characteristics can be formed, depending on the type of the organic semiconductor material and the like. It is preferably in the range of 1000 nm, more preferably in the range of 5 nm to 500 nm, and still more preferably in the range of 10 nm to 300 nm.
  • This step is a step of forming a dielectric layer on at least the channel region between the source electrode and the drain electrode on the organic semiconductor layer.
  • the material for the dielectric layer used in this step is not particularly limited as long as it has insulating properties and does not attack the organic semiconductor layer.
  • examples of such materials include fluorine resins such as PTFE and CYTOP (Asahi Glass Co., Ltd.), acrylic resins, phenol resins, epoxy resins, cardo resins, vinyl resins, imide resins, and novolac resins. Resins and the like can be mentioned, and among them, a fluorine-based resin that dissolves in a fluorine-based solvent that does not affect the organic semiconductor layer at all is preferable.
  • the material of the dielectric layer used for this process may be only one type, and may be two or more types.
  • the method for forming the dielectric layer in this step is particularly limited as long as a desired dielectric layer can be formed on at least the channel region between the source electrode and the drain electrode on the organic semiconductor layer. It is not a thing.
  • a dielectric layer-forming coating solution containing a dielectric layer material and a solvent that does not affect the organic semiconductor layer such as a fluorine-based solvent is used, and printing such as screen printing is performed.
  • a method of applying the dielectric layer forming coating solution on the organic semiconductor layer by a method a CVD method such as a plasma CVD method, a thermal CVD method, a laser CVD method, a vacuum deposition method using a target of the material of the dielectric layer and a method of depositing on the organic semiconductor layer by a vapor deposition method such as a sputtering method or an ion plating method.
  • a CVD method such as a plasma CVD method, a thermal CVD method, a laser CVD method, a vacuum deposition method using a target of the material of the dielectric layer
  • a method of depositing on the organic semiconductor layer by a vapor deposition method such as a sputtering method or an ion plating method.
  • the thickness of the dielectric layer formed in this step is particularly within the range that can prevent the outflow of the organic semiconductor layer and the formation of aggregates of the liquid crystalline organic semiconductor material in the annealing process described later. Although not limited, it is usually preferably in the range of 10 nm to 100 ⁇ m, more preferably in the range of 50 nm to 10 ⁇ m, and still more preferably in the range of 100 nm to 1 ⁇ m.
  • This step is a step of annealing the organic semiconductor layer on which the dielectric layer is formed at the liquid crystal phase temperature of the liquid crystalline organic semiconductor material.
  • This step an aggregate of the liquid crystalline organic semiconductor material is formed on the dielectric layer non-formation region on the alignment layer where the dielectric layer is not formed, and the mobility of the organic semiconductor layer is increased.
  • the organic semiconductor layer can be easily patterned without reducing it.
  • the reason why the organic semiconductor layer can be easily patterned by this step without reducing the mobility of the organic semiconductor layer is considered as follows.
  • the organic semiconductor layer in the region where the dielectric layer is formed has a dielectric layer on the surface of the organic semiconductor layer, even if the liquid crystalline organic semiconductor material is fluidized by annealing at the liquid crystal phase temperature.
  • the liquid crystalline organic semiconductor material does not flow out due to the tension, and the thin film shape can be maintained.
  • the organic semiconductor layer in the region where the dielectric layer is not formed is liquid crystalline organic by annealing at the liquid crystal phase temperature.
  • the organic semiconductor layer When fluidity occurs in the semiconductor material, the surface of the organic semiconductor layer disappears, so that the liquid crystalline organic semiconductor material flows out and cannot maintain the shape of the thin film, thereby forming aggregates. As a result, the organic semiconductor layer can be automatically patterned without reducing the mobility of the organic semiconductor layer.
  • the alignment process of the liquid crystalline organic semiconductor material in the organic semiconductor layer can be performed at the same time.
  • the liquid crystalline organic semiconductor material can be regularly arranged in the organic semiconductor layer, and the mobility of the organic semiconductor layer can be improved.
  • the organic semiconductor layer is formed on the alignment layer for aligning the liquid crystalline organic semiconductor material, the alignment of the liquid crystalline organic semiconductor material in the organic semiconductor layer is stabilized even after the annealing treatment. be able to.
  • An annealing method used in this step is characterized in that the organic semiconductor layer on which the dielectric layer is formed is annealed at a liquid crystal phase temperature of a liquid crystalline organic semiconductor material. Since is the same as that described in the above section “2. Organic semiconductor layer forming step”, description thereof is omitted here.
  • the annealing temperature in this step is not particularly limited as long as it is a temperature corresponding to the liquid crystal phase temperature, and the specific annealing temperature is appropriately determined according to the type of the liquid crystalline organic semiconductor material. It is something that can be done.
  • the annealing time in this step is particularly as long as an aggregate of the liquid crystalline organic semiconductor material can be formed on the dielectric layer non-formation region where the dielectric layer is not formed on the alignment layer.
  • the specific annealing time can be appropriately determined according to the type of the liquid crystalline organic semiconductor material and the like, but is usually in the range of 1 second to 24 hours. preferable.
  • examples of the annealing atmosphere in this step include an air atmosphere, an inert gas atmosphere such as nitrogen gas and argon gas, and a vacuum, among which an air atmosphere and an inert gas atmosphere are preferable.
  • an aggregate of the liquid crystalline organic semiconductor material is usually formed on the dielectric layer non-formation region where the dielectric layer is not formed on the alignment layer.
  • the shape of the aggregate include granularity.
  • the average particle diameter is not particularly limited, but is usually preferably 1000 ⁇ m or less, more preferably 100 ⁇ m or less, and preferably 10 ⁇ m or less. Further preferred. The average particle diameter can be measured, for example, by observation with a polarizing microscope.
  • the method for producing an organic semiconductor element of the present invention includes at least a source electrode and drain electrode formation step, an organic semiconductor layer formation step, a dielectric layer formation step, and an annealing treatment step. Other steps may be included as necessary.
  • the other steps used in the present invention are not particularly limited, and any step can be used depending on the use of the organic semiconductor element produced in the present invention.
  • the substrate, the gate electrode formed on the substrate, and the gate electrode are formed on the substrate before the source electrode and drain electrode forming step.
  • An alignment layer forming step of forming the alignment layer on the gate insulating layer of the electrode stack using an electrode stack having a gate insulating layer may be provided. By having the alignment layer forming step, a bottom gate / bottom contact type organic semiconductor element can be formed.
  • the substrate 11, the gate electrode 12 formed on the substrate 11, and the gate electrode 12 are formed as illustrated in FIG. 1 described above.
  • An electrode stack 14 having a gate insulating layer 13 formed on the substrate 11 so as to cover is used (FIG. 1A), and a liquid crystalline organic semiconductor material is aligned on the gate insulating layer 13 of the electrode stack 14.
  • the alignment layer 1 is formed (FIG. 1B, alignment layer formation step)
  • the source electrode 2 and the drain electrode 3 are formed on the alignment layer 1 (FIG. 1C, the source electrode and drain electrode formation step)
  • An organic semiconductor layer 4 is formed so as to cover the source electrode 2 and the drain electrode 3 (FIG.
  • the dielectric layer 5 is formed (FIG. 1E, dielectric layer forming step), and the organic semiconductor layer 4 on which the dielectric layer 5 is formed is annealed at the liquid crystal phase temperature of the liquid crystalline organic semiconductor material ( The organic semiconductor element 10 is manufactured (not shown, annealing process) (FIG. 1 (f)). At this time, in the organic semiconductor element 10 illustrated in FIG. 1F, an aggregate of liquid crystalline organic semiconductor material is formed on the dielectric layer non-formation region X on the alignment layer 1 where the dielectric layer 5 is not formed. 6 is formed.
  • substrate used for an electrode laminated body can be suitably determined according to the use etc. of the organic-semiconductor element manufactured by this invention, and is not specifically limited. Accordingly, the substrate may be a flexible substrate having flexibility or a rigid substrate having no flexibility. Specific examples of the substrate include, for example, polyimide, polyethylene naphthalate, polyethylene terephthalate, polyethersulfone, polycarbonate, polyetherimide, polyetheretherketone, polyetherketone, polyphenylene sulfide, liquid crystal polymer, epoxy resin, and silicone resin. And those made of phenol resin, glass substrates, SUS substrates, and the like. The thickness of the substrate is appropriately determined according to the type of the substrate and the like, but is usually preferably 1 mm or less, and more preferably in the range of 1 ⁇ m to 700 ⁇ m.
  • the gate electrode used for the electrode laminate is formed on the above-described substrate.
  • the gate electrode is usually formed in a predetermined pattern on the substrate.
  • the gate electrode is not particularly limited as long as it is made of a conductive material having desired conductivity, and a conductive material generally used for a gate electrode of an organic transistor can be used. Examples of such conductive materials include Ta, Ti, Al, Zr, Cr, Nb, Hf, Mo, Au, Ag, Pt, Mo—Ta alloys, ITO, IZO, and other inorganic materials, and PEDOT / An organic material having conductivity such as PSS can be given. Further, the thickness of the gate electrode is appropriately determined within a range where desired conductivity can be achieved, depending on the type of conductive material used to form the gate electrode, etc. It is preferably in the range of 10 nm to 1 ⁇ m.
  • the gate insulating layer used for the electrode stack is formed on the substrate so as to cover the gate electrode described above.
  • the organic semiconductor element manufactured by this invention has a function which insulates a source electrode and a drain electrode, and a gate electrode.
  • the material constituting the gate insulating layer is not particularly limited as long as it is an insulating material having a desired insulating property. Examples of such insulating materials include organic materials such as acrylic resins, phenolic resins, fluorine resins, epoxy resins, cardo resins, vinyl resins, imide resins, novolac resins, and polyparaxylene.
  • the insulating material used for the gate insulating layer may be only one type or two or more types. Further, the thickness of the gate insulating layer is appropriately determined within a range in which a desired insulating property can be achieved, depending on the type of insulating material used for forming the gate insulating layer, etc. Usually, it is preferably in the range of 10 nm to 5 ⁇ m.
  • the method for forming the alignment layer in the alignment layer forming step is not particularly limited as long as it can form an alignment layer for aligning the liquid crystalline organic semiconductor material in a desired direction.
  • Examples of such methods include spin coating, blade coating, dipping, dipping, spray coating, ink jet, flexographic printing, microcontact printing, screen printing, offset printing, and gravure printing.
  • Etc. The constituent materials used for forming the alignment layer and the thickness of the alignment layer to be formed in the alignment layer forming step are the same as those described in the section “A. Method for manufacturing organic semiconductor element” above. Since it is the same, description here is abbreviate
  • the alignment layer forming step for forming the alignment layer on the substrate, the dielectric layer forming step, A gate electrode forming step of forming a gate electrode on the dielectric layer may be included between the annealing treatment step.
  • a substrate 11 is used as illustrated in FIG. 2 (FIG. 2A), and the substrate 11 is formed on the substrate 11.
  • An alignment layer 1 for aligning the liquid crystalline organic semiconductor material is formed (FIG. 2B, alignment layer forming step), and a source electrode 2 and a drain electrode 3 are formed on the alignment layer 1 (FIG. 2C).
  • Electrode and drain electrode forming step) an organic semiconductor layer 4 is formed so as to cover the source electrode 2 and the drain electrode 3 (FIG. 2D, organic semiconductor layer forming step), and at least the source electrode 2 on the organic semiconductor layer 4 is formed.
  • a dielectric layer 5 is formed on the channel region C between the drain electrode 3 and the drain electrode 3 (FIG. 2E), and a gate electrode 12 is formed on the dielectric layer 5 (FIG. 2F).
  • Gate electrode formation process), dielectric 5 and the organic semiconductor layer 4 on which the gate electrode 12 is formed are annealed at the liquid crystal phase temperature of the liquid crystalline organic semiconductor material (not shown, annealing process) to manufacture the organic semiconductor element 10 (FIG. 2G).
  • the liquid crystalline organic semiconductor material aggregates on the dielectric layer non-formation region X where the dielectric layer 5 on the alignment layer 1 is not formed. 6 is formed.
  • FIG. 2 is process drawing which shows the other example of the manufacturing method of the organic-semiconductor element of this invention.
  • the material used for the substrate and the alignment layer, the formation method of the alignment layer, and the thickness of the alignment layer to be formed are the same as described above.
  • the method for forming the gate electrode in the gate electrode step is not particularly limited as long as it can form a gate electrode having a predetermined shape using a desired conductive material.
  • a CVD method such as a plasma CVD method, a thermal CVD method, a laser CVD method, a dry process such as a vacuum deposition method, a PVD method such as a sputtering method, an ion plating method, and an electrolytic plating method
  • Immersion plating method electroless plating method, sol-gel method, organometallic decomposition (MOD) method, spin coating method, blade coating method, dipping method, spray coating method, ink jet method, flexographic printing method, micro contact printing method, screen printing method And wet processes such as offset printing and gravure printing.
  • MOD organometallic decomposition
  • the passivation is performed on the organic semiconductor layer so as to cover the dielectric layer between the dielectric layer forming step and the annealing step or after the annealing step.
  • the organic semiconductor layer is prevented from being exposed to moisture contained in the air to a desired degree.
  • a material include resin materials such as acrylic resin, phenol resin, fluorine resin, epoxy resin, cardo resin, vinyl resin, vinyl acetate resin, imide resin, and novolac resin. Can be mentioned.
  • the method for forming the passivation layer in the passivation layer forming step is not particularly limited as long as a desired passivation layer can be formed on the organic semiconductor layer so as to cover the dielectric layer.
  • a passivation layer forming coating solution containing a constituent material of the passivation layer and a solvent that does not attack the material of the dielectric layer is used, and the passivation layer is formed by a printing method such as screen printing.
  • a wet process in which a coating solution is applied on the organic semiconductor layer so as to cover the dielectric layer, or an organic semiconductor so as to cover the dielectric layer at a temperature and pressure that does not affect the material of the organic semiconductor layer and the dielectric layer.
  • a dry process in which a passivation layer is thermocompression-bonded on the layer can be mentioned.
  • the thickness of the passivation layer formed by the above-described passivation layer forming step is appropriately determined within a range in which desired durability can be realized according to the type of the constituent material and the like, and is not particularly limited, but is usually 1 ⁇ m. It is preferably in the range of ⁇ 50 ⁇ m.
  • the organic semiconductor device of the present invention includes an alignment layer for aligning a liquid crystalline organic semiconductor material, a source electrode and a drain electrode formed on the alignment layer, and the alignment layer so as to cover the source electrode and the drain electrode.
  • An aggregate of the liquid crystalline organic semiconductor material is formed on a dielectric layer non-formation region where the dielectric layer is not formed on the layer.
  • FIG. 3 is a schematic cross-sectional view showing an example of the organic semiconductor element of the present invention.
  • the organic semiconductor element 10 of the present invention includes a substrate 11, a gate electrode 12 formed on the substrate 11, and a gate insulating layer 13 formed on the substrate 11 so as to cover the gate electrode 12.
  • An electrode stack 14 having an alignment layer; an alignment layer 1 formed on the gate insulating layer 13 of the electrode stack 14 to align the liquid crystalline organic semiconductor material; and a source electrode 2 and a drain electrode 3 formed on the alignment layer 1.
  • the organic semiconductor element 10 of the present invention illustrated in FIG. 3 has an aggregate 6 of liquid crystalline organic semiconductor material on the dielectric layer non-formation region X where the dielectric layer 5 on the alignment layer 1 is not formed. Is formed.
  • the liquid crystal organic semiconductor material aggregate is formed on the dielectric layer non-formation region on the alignment layer and does not have the organic semiconductor layer, but on the alignment layer.
  • the dielectric layer forming region since the aggregate of the liquid crystalline organic semiconductor material is not formed and has the organic semiconductor layer, whether or not the dielectric layer is formed on the organic semiconductor layer is determined. Accordingly, an organic semiconductor element in which the organic semiconductor layer is well patterned can be obtained. Further, in the organic semiconductor layer formed on the alignment layer for aligning the liquid crystalline organic semiconductor material, the liquid crystalline organic semiconductor material can be aligned, and the mobility of the organic semiconductor layer can be improved. Therefore, an organic semiconductor element having excellent transistor characteristics can be obtained.
  • the organic semiconductor element of the present invention has at least an alignment layer, a source electrode and a drain electrode, an organic semiconductor layer, a dielectric layer, and an aggregate, and has other configurations as necessary. It may be.
  • each structure in the organic-semiconductor element of this invention is demonstrated.
  • the organic semiconductor layer in the present invention is formed on the alignment layer so as to cover the source electrode and the drain electrode, and has a liquid crystalline organic semiconductor material.
  • the liquid crystalline organic semiconductor material used in the present invention is the same as that described in the above section “A. Method for manufacturing organic semiconductor element”, and thus the description thereof is omitted here. Further, the thickness and the like of the organic semiconductor layer used in the present invention are the same as those described in the above section “A. Method for manufacturing organic semiconductor element”.
  • the dielectric layer in the present invention is formed on at least the channel region between the source electrode and the drain electrode on the organic semiconductor layer.
  • the material, thickness, and the like of the dielectric layer used in the present invention are the same as those described in the above section “A. Method for manufacturing an organic semiconductor element”, and thus description thereof is omitted here.
  • the aggregate in the present invention is formed on a dielectric layer non-formation region where the dielectric layer on the alignment layer is not formed, and is an aggregate of liquid crystalline organic semiconductor materials.
  • the details of the agglomerates in the present invention are the same as those described in the above-mentioned section “A. Method for producing organic semiconductor element”, and thus the description thereof is omitted here.
  • the alignment layer in the present invention aligns the liquid crystalline organic semiconductor material. Since the material, thickness, and the like of the alignment layer used in the present invention are the same as those described in the above section “A. Method for manufacturing organic semiconductor element”, description thereof is omitted here.
  • the source electrode and the drain electrode in the present invention will be described.
  • the source electrode and the drain electrode in the present invention are usually formed on the alignment layer so as to face each other with a certain distance.
  • the interval provided between the source electrode and the drain electrode becomes a channel region.
  • the material and thickness of the source electrode and drain electrode used in the present invention, the distance between the source electrode and drain electrode, and the like are the same as those described in the above section “A. Method for manufacturing organic semiconductor element”. Explanation here is omitted.
  • the organic semiconductor element of the present invention includes at least the alignment layer, the source electrode and the drain electrode, the organic semiconductor layer, the dielectric layer, and the aggregate. It may have the following structure. Other configurations used in the present invention are not particularly limited, and those having a desired function depending on the use of the organic semiconductor element of the present invention, the manufacturing method of the organic semiconductor element of the present invention, and the like. It can be appropriately selected and used. In the present invention, a substrate, a gate electrode, and a gate insulating layer are usually used as the other configuration. The substrate, the gate electrode, and the gate insulating layer are the same as those described in the above section “A. Method for manufacturing organic semiconductor element”, and thus description thereof is omitted here.
  • the gate of the electrode stack in which the alignment layer includes a substrate, a gate electrode formed on the substrate, and a gate insulating layer formed on the substrate so as to cover the gate electrode. It may be formed on the insulating layer.
  • the organic semiconductor element of the present invention has such a configuration, a bottom-gate / bottom-contact type organic semiconductor element can be obtained.
  • the alignment layer 1 covers the substrate 11, the gate electrode 12 formed on the substrate 11, and the substrate 11 so as to cover the gate electrode 12. You may form on the gate insulating layer 13 of the electrode laminated body 14 which has the gate insulating layer 13 formed on it.
  • the alignment layer may be formed on the substrate, and the gate electrode may be formed on the dielectric layer.
  • the organic semiconductor element of the present invention has such a configuration, a top gate / bottom contact type organic semiconductor element can be obtained.
  • the alignment layer 1 may be formed on the substrate 11 and the gate electrode 12 may be formed on the dielectric layer 5.
  • FIG. 4 is a schematic cross-sectional view showing another example of the organic semiconductor element of the present invention. Reference numerals not described are the same as those in FIG.
  • a passivation layer having a function of preventing deterioration over time of the organic semiconductor element may be provided.
  • the organic semiconductor element of the present invention can be made excellent in durability.
  • the constituent material, thickness, and the like of the passivation layer are the same as those described in the above section “A. Method for manufacturing organic semiconductor element”, and thus description thereof is omitted here.
  • the passivation layer 15 includes the dielectric layer 5 and the aggregate. 6 may be formed on the alignment layer 1 so as to cover 6.
  • the passivation layer 15 includes the gate electrode 12 and the agglomeration. It may be formed on the alignment layer 1 so as to cover the object 6. As illustrated in FIG.
  • the passivation layer 15 covers the dielectric layer 5 and the aggregate 6.
  • the gate electrode 12 may be formed on the passivation layer 15.
  • 5 to 7 are schematic cross-sectional views showing other examples of the organic semiconductor element of the present invention.
  • the reference numerals not described are the same as those in FIG. 3, and thus the description thereof is omitted here.
  • the organic semiconductor element of the present invention can be manufactured, for example, by the method described in the above section “A. Method for manufacturing organic semiconductor element”.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
  • Example 1 Liquid crystal phase identification / phase transition temperature confirmation experiment
  • BH2-UMA manufactured by Olympus Corporation
  • FP82HT, FP80HT manufactured by METTLER DREDO heating stage
  • DSC differential scanning calorimeter: DSC 204 ⁇ manufactured
  • n-heavy doped silicon wafer having a thickness of 0.6 mm and a silicon oxide layer having a thickness of about 3000 mm (300 nm) was used. This is because the n-heavy doped silicon portion functions as a gate electrode, while the silicon oxide layer functions as a gate insulating layer, and its capacitance is about 11 nF / cm 2 (nanofarad / square centimeter).
  • the electrode laminate was immersed in a dehydrated toluene solution of 0.1 M n-Octyltrichlorosilane (OTS) at 60 ° C. for 20 minutes.
  • OTS n-Octyltrichlorosilane
  • the wafer is washed with toluene, acetone, isopropyl alcohol, the residual liquid is removed with a nitrogen gun, and the wafer is dried at 100 ° C. for 1 hour to align the liquid crystalline organic semiconductor material perpendicularly to the surface. (Thickness of 1 to 2 nm) was formed.
  • Teflon AF Mitsubishi Chemical Co., Ltd.
  • FC-40 Suditomo 3M Co., Ltd.
  • An annealing process is performed in the atmosphere at 90 ° C. for 1 minute on the laminate including the electrode laminate, the alignment layer, the source and drain electrodes, the organic semiconductor layer, and the dielectric layer. An organic semiconductor element was produced.
  • Example 2 An organic semiconductor element was produced in the same manner as in Example 1 except that the following passivation layer forming step was performed between the dielectric layer forming step and the annealing treatment step.
  • a passivation layer was formed on the organic semiconductor layer so as to cover the dielectric layer by heat-pressing a laminate film (manufactured by Meiko Shokai Co., Ltd.) having a thickness of 100 ⁇ m at 90 ° C.
  • Transistor characteristic evaluation Transistor characteristics were evaluated about the organic-semiconductor element produced in the said Example and comparative example. Transistor characteristic evaluation was performed by 237HIGH VOLTAGE SOURCE MEASUREMENT UNIT made by KEITHLEY.
  • the carrier mobility ( ⁇ ) was calculated according to the following equation from data in the saturation region (gate voltage V g ⁇ source / drain voltage V sd ). Where I d is the drain current in the saturation region, W and L are the width and length of the semiconductor channel, Ci is the capacitance per unit area of the gate electrode, and V g and V th are Each is a gate voltage and a threshold voltage.
  • I d Ci ⁇ (W / 2L) (V g ⁇ V th ) 2
  • FIG. 9 to FIG. 12 show the results of transistor characteristic evaluation of the organic semiconductor elements fabricated in Example 1, Comparative Example 1, Example 2, and Comparative Example 2, respectively.
  • FEM in FIGS. 9 to 12 represents the mobility of the organic semiconductor layer.

Abstract

　本発明は、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングした有機半導体素子を得ることができる有機半導体素子の製造方法を提供することを主目的とする。　本発明は、液晶性有機半導体材料を配向させる配向層上にソース電極およびドレイン電極を形成するソース電極およびドレイン電極形成工程と、上記ソース電極および上記ドレイン電極を覆うように上記配向層上に、液晶性有機半導体材料を有する有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に、誘電体層を形成する誘電体層形成工程と、上記誘電体層が形成された上記有機半導体層を上記液晶性有機半導体材料の液晶相温度でアニール処理するアニール処理工程と、を有することを特徴とする有機半導体素子の製造方法を提供することにより、上記課題を解決する。

Description

[規則37.2に基づきISAが決定した発明の名称]　有機半導体素子の製造方法
　本発明は、基板上に有機トランジスタが形成された有機半導体素子およびその製造方法に関するものである。
　ＴＦＴに代表される半導体トランジスタは、近年、ディスプレイ装置の発展に伴ってその用途を拡大する傾向にある。このような半導体トランジスタは、半導体材料を介して電極が接続されていることにより、スイッチング素子としての機能を果たすものである。
　従来、上記半導体トランジスタに用いられる半導体材料としては、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）やインジウムガリウム砒素（ＩｎＧａＡｓ）などの無機半導体材料が用いられてきた。近年、普及が拡大している液晶表示装置のディスプレイ用ＴＦＴアレイ基板にもこのような無機半導体材料を用いた半導体トランジスタが用いられている。
　一方、上記半導体材料としては、有機化合物からなる有機半導体材料も知られている。有機半導体材料は、プロセス温度が低いため、フレキシブルなプラスチック基板上に形成できる。このため、機械的衝撃に対して安定であり、軽くできるという利点を有している。また、印刷法等の塗布プロセスで作製できることから、上記無機半導体材料に比べて低コストで大面積かつ大量生産の可能性がある。したがって、このような有機半導体材料を対象として、電子ペーパーに代表されるフレキシブルディスプレイ等の次世代ディスプレイ装置への応用や、印刷ＲＦＩＤタグなどを想定した研究が活発に行われている。
　有機半導体材料が用いられた有機トランジスタを製造する際には、通常、有機半導体層をパターニングする必要がある。有機半導体層のパターニング手法として、インクジェット法等が報告されているが、基板に親疎水パターンを形成する、または隔壁を形成する等の工程が必要である。しかし、これらの工程を経ることで、有機半導体層の移動度が低下するという問題がある。
　一方で、全面に有機半導体層を形成した後、保護層を形成し、保護層をマスクとして保護されていない部分を非活性化する試みや、有機半導体層の一部を除去する試みもなされている（例えば、特許文献１～４参照）。非活性化する手法としては、プラズマ処理、酸化剤の使用等が検討されており、除去する手法としては、レーザー照射等が検討されている。
　しかしながら、これらの方法においては、有機半導体素子を製造する際に、有機半導体層の非活性化または除去により有機半導体層をパターニングするため、工程が煩雑でコストが高くなってしまう。
　また一方、液晶性有機半導体材料を用い、親疎水パターンまたは転写法等により有機半導体層をパターニングする手法が知られている（例えば、特許文献５、６参照）。
国際公開第２００６／０４８０９２号パンフレット 国際公開第２００８／１３１８３６号パンフレット 特開２００８－２７７３８１号公報 特開２００８－２７０４９４号公報 特開２００５－２９４５３０号公報 特開２００９－２００４７９号公報
　本発明は、上記実情に鑑みてなされたものであり、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングした有機半導体素子を得ることができる有機半導体素子の製造方法を提供することを主目的とするものである。
　上記目的を達成するために、本発明は、液晶性有機半導体材料を配向させる配向層上に、ソース電極およびドレイン電極を形成するソース電極およびドレイン電極形成工程と、上記ソース電極および上記ドレイン電極を覆うように上記配向層上に、液晶性有機半導体材料を有する有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に、誘電体層を形成する誘電体層形成工程と、上記誘電体層が形成された上記有機半導体層を上記液晶性有機半導体材料の液晶相温度でアニール処理するアニール処理工程と、を有することを特徴とする有機半導体素子の製造方法を提供する。
　本発明によれば、上記アニール処理工程を有することにより、配向層上の誘電体層非形成領域上では、液晶性有機半導体材料の凝集物が形成され、有機半導体層を有さないのに対して、配向層上の誘電体層形成領域上では、液晶性有機半導体材料の凝集物が形成されず、有機半導体層を有することで、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングすることができる。また、液晶相温度でアニール処理を行うため、有機半導体層における液晶性有機半導体材料の配向処理も同時に行うことができる。
　上記発明においては、上記ソース電極およびドレイン電極形成工程の前に、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体を用い、上記電極積層体の上記ゲート絶縁層上に上記配向層を形成する配向層形成工程を有していてもよい。このような配向層形成工程を有することにより、ボトムゲート・ボトムコンタクト型の有機半導体素子を形成することができる。
　上記発明においては、上記配向層が、上記液晶性有機半導体材料を垂直配向させることができるものであることが好ましい。配向層がこのような垂直配向性を有することにより、配向層上に形成された有機半導体層において、液晶性有機半導体材料を垂直配向させることが可能になる。これにより、有機半導体層の面内方向における電荷の移動度を向上させることができるようになるため、本発明によりトランジスタ特性が優れた有機半導体素子を製造することが可能になるからである。
　また、本発明は、液晶性有機半導体材料を配向させる配向層と、上記配向層上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極を覆うように上記配向層上に形成され、液晶性有機半導体材料を有する有機半導体層と、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に形成された誘電体層と、を有し、上記配向層上の上記誘電体層が形成されていない誘電体層非形成領域上に、上記液晶性有機半導体材料の凝集物が形成されていることを特徴とする有機半導体素子を提供する。
　本発明によれば、配向層上の誘電体層非形成領域上では、液晶性有機半導体材料の凝集物が形成されており、有機半導体層を有していないのに対して、配向層上の誘電体層形成領域上では、液晶性有機半導体材料の凝集物が形成されておらず、有機半導体層を有していることから、有機半導体層上に誘電体層が形成されているか否かに応じて、有機半導体層が良好にパターニングされた有機半導体素子とすることができる。また、液晶性有機半導体材料を配向させる配向層上に形成された有機半導体層中において、液晶性有機半導体材料を配向させることができ、有機半導体層の移動度を向上させることができる。したがって、トランジスタ特性に優れた有機半導体素子とすることができる。
　上記発明においては、上記配向層が、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体の上記ゲート絶縁層上に形成されていてもよい。本発明の有機半導体素子がこのような構成を有することで、ボトムゲート・ボトムコンタクト型の有機半導体素子とすることができる。
　本発明は、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングした有機半導体素子を得ることができるという効果を奏する。
本発明の有機半導体素子の製造方法の一例を示す工程図である。 本発明の有機半導体素子の製造方法の他の例を示す工程図である。 本発明の有機半導体素子の一例を示す概略断面図である。 本発明の有機半導体素子の他の例を示す概略断面図である。 本発明の有機半導体素子の他の例を示す概略断面図である。 本発明の有機半導体素子の他の例を示す概略断面図である。 本発明の有機半導体素子の他の例を示す概略断面図である。 実施例１において作製された有機半導体素子の観察結果を示すグラフである。 実施例１において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。 比較例１において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。 実施例２において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。 比較例２において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。
　以下、本発明の有機半導体素子の製造方法および有機半導体素子について詳細に説明する。
Ａ．有機半導体素子の製造方法
　まず、本発明の有機半導体素子の製造方法について説明する。本発明の有機半導体素子の製造方法は、液晶性有機半導体材料を配向させる配向層上に、ソース電極およびドレイン電極を形成するソース電極およびドレイン電極形成工程と、上記ソース電極および上記ドレイン電極を覆うように上記配向層上に、液晶性有機半導体材料を有する有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に、誘電体層を形成する誘電体層形成工程と、上記誘電体層が形成された上記有機半導体層を上記液晶性有機半導体材料の液晶相温度でアニール処理するアニール処理工程と、を有することを特徴とするものである。
　このような本発明の有機半導体素子の製造方法について、図面を参照しながら説明する。図１は、本発明の有機半導体素子の製造方法の一例を示す工程図である。図１に例示するように、本発明の有機半導体素子の製造方法は、基板１１と、基板１１上に形成されたゲート電極１２と、ゲート電極１２を覆うように基板１１上に形成されたゲート絶縁層１３とを有する電極積層体１４を用い（図１（ａ））、電極積層体１４のゲート絶縁層１３上に、液晶性有機半導体材料を配向させる配向層１を形成する配向層形成工程（図１（ｂ））と、配向層１上にソース電極２およびドレイン電極３を形成するソース電極およびドレイン電極形成工程（図１（ｃ））と、ソース電極２およびドレイン電極３を覆うように配向層１上に、液晶性有機半導体材料を有する有機半導体層４を形成する有機半導体層形成工程（図１（ｄ））と、有機半導体層４上の少なくともソース電極２およびドレイン電極３間のチャネル領域Ｃ上に、誘電体層５を形成する誘電体層形成工程（図１（ｅ））と、誘電体層５が形成された有機半導体層４を液晶性有機半導体材料の液晶相温度でアニール処理するアニール処理工程（図示なし）と、を有することにより、有機半導体素子１０を製造するものである（図１（ｆ））。また、図１（ｆ）に例示するように、本発明の有機半導体素子の製造方法により製造される有機半導体素子１０においては、配向層１上の誘電体層５が形成されていない誘電体層非形成領域Ｘ上に、液晶性有機半導体材料の凝集物６が形成されている。
　本発明によれば、上記アニール処理工程を行うことにより、配向層上の誘電体層非形成領域上では、液晶性有機半導体材料の凝集物が形成され、有機半導体層を有さないのに対して、配向層上の誘電体層形成領域上では、液晶性有機半導体材料の凝集物が形成されず、有機半導体層を有することで、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングすることができる。また、液晶相温度でアニール処理を行うため、有機半導体層における液晶性有機半導体材料の配向処理も同時に行うことができる。
　本発明の有機半導体素子の製造方法は、少なくとも、ソース電極およびドレイン電極形成工程と、有機半導体層形成工程と、誘電体層形成工程と、アニール処理工程とを有するものであり、必要に応じて他の任意の工程を有していてもよいものである。
　以下、本発明の有機半導体素子の製造方法における各工程について説明する。
１．ソース電極およびドレイン電極形成工程
　まず、本発明におけるソース電極およびドレイン電極形成工程について説明する。本工程は、液晶性有機半導体材料を配向させる配向層上に、ソース電極およびドレイン電極を形成する工程である。
　本工程に用いられる配向層は、液晶性有機半導体材料を配向させる機能を有するものである。上記配向層は、後述する有機半導体層形成工程により形成される有機半導体層に含まれる液晶性有機半導体材料を配向させることができるものであれば特に限定されるものではなく、液晶性有機半導体材料の種類に応じて適宜選択して用いることができる。このような配向層としては、上記液晶性有機半導体材料を配向層上において配向層の表面に対して平行方向に配向させる平行配向膜と、上記液晶性有機半導体材料を配向層上において配向層の表面に対して垂直に配向させる垂直配向膜とを挙げることができる。
　上記平行配向膜としては、液晶性有機半導体材料を所定の方向に配向させることができるものであれば特に限定されるものではない。このような平行配向膜としては、例えば、ラビング処理を施すことによりラビング方向に液晶性有機半導体材料を配向させる機能を付与することができるラビング膜や、光反応性材料が用いられ、偏光が照射されることにより一定の方向に液晶性有機半導体材料を配向させる機能を付与することができる光配向膜等を挙げることができる。
　上記ラビング膜としては、例えば、ポリイミド、ポリアミド、ポリビニルアルコール、ポリビニルフェノール、ポリエステル、ナイロン等からなる膜を挙げることができる。
　また、上記光配向膜としては、例えば、ポリイミド、ポリアミド、ポリビニルシンナメート等からなる膜を挙げることができる。
　一方、上記垂直配向膜としては、液晶性有機半導体材料を配向層の表面に対して垂直方向に配向させることができるものであれば特に限定されるものではない。このような垂直配向膜としては、例えば、ポリイミド、フッ素系ポリマー、シランカップリング剤、シリコーン系ポリマー等からなる膜を挙げることができる。
　本工程に用いられる配向層としては、上記平行配向膜または上記垂直配向膜のいずれであっても好適に用いることができるが、中でも、垂直配向膜を用いることが好ましい。上記配向層として垂直配向膜を用いることにより、配向層上に形成された有機半導体層の面内方向の移動度を向上させることができ、その結果として、本発明により製造される有機半導体素子のトランジスタ性能を向上させることができるからである。
　本工程に用いられる配向層の厚みは、配向層として用いられる配向膜の種類等に応じて、所望の配向機能を付与できる範囲内であれば特に限定されるものではないが、通常、１ｎｍ～１μｍの範囲内であることが好ましく、１ｎｍ～０．５μｍの範囲内であることがより好ましく、１ｎｍ～０．１μｍの範囲内であることがさらに好ましい。
　本工程により形成されるソース電極およびドレイン電極は、配向層上に、通常、互いに一定の間隔をもって対向するように形成されるものである。また、ソース電極およびドレイン電極間に設けられた間隔は、チャネル領域となるものである。上記ソース電極および上記ドレイン電極の構成材料としては、所望の導電性を有する導電性材料であれば特に限定されるものではない。このような導電性材料としては、例えば、Ｔａ、Ｔｉ、Ａｌ、Ｚｒ、Ｃｒ、Ｎｂ、Ｈｆ、Ｍｏ、Ａｕ、Ａｇ、Ｐｔ、Ｃｕ、Ｍｏ－Ｔａ合金、ＩＴＯ（酸化インジウムスズ）、ＩＺＯ（酸化インジウム亜鉛）等の無機材料、および、ＰＥＤＯＴ／ＰＳＳ（ポリエチレンジオキシチオフェン／ポリスチレンスルホン酸）等の導電性を有する有機材料を挙げることができる。なお、ソース電極およびドレイン電極は、１種類の導電性材料からなるものであってもよく、２種類以上の導電性材料からなるものであってもよい。また、ソース電極およびドレイン電極において、同一の導電性材料が用いられていてもよく、互いに異なる導電性材料が用いられていてもよい。
　本工程においてソース電極およびドレイン電極を形成する方法としては、所望の導電性材料を用いて予め定められた形状のソース電極およびドレイン電極を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、プラズマＣＶＤ法、熱ＣＶＤ法、レーザーＣＶＤ法等のＣＶＤ法、真空蒸着法、スパッタリング法、イオンプレーティング法等のＰＶＤ法等のドライプロセス、および、電解メッキ法、浸漬メッキ法、無電解メッキ法、ゾルゲル法、有機金属分解（ＭＯＤ）法、スピンコート法、ブレードコート法、ディップ法、スプレーコート法、インクジェット法、フレキソ印刷法、マイクロコンタクトプリント法、スクリーン印刷法、オフセット印刷法、グラビア印刷法等のウェットプロセスを挙げることができる。
　また、本工程により形成されるソース電極およびドレイン電極間にはチャネル領域が形成されることになるが、上記ソース電極および上記ドレイン電極間の距離は、通常、０．１μｍ～１ｍｍの範囲内であることが好ましく、０．５μｍ～２００μｍの範囲内であることがより好ましく、１μｍ～１００μｍの範囲内であることがさらに好ましい。
　また、本工程により形成されるソース電極およびドレイン電極の厚みは、使用される導電性材料の種類に応じて、所望の電気抵抗を達成できる範囲内であれば特に限定されるものではないが、通常、１ｎｍ～１μｍの範囲内であることが好ましく、１０ｎｍ～２００ｎｍの範囲内であることがより好ましく、２０ｎｍ～１００ｎｍの範囲内であることがさらに好ましい。
２．有機半導体層形成工程
　次に、本発明における有機半導体層形成工程について説明する。本工程は、上記ソース電極および上記ドレイン電極を覆うように上記配向層上に、液晶性有機半導体材料を有する有機半導体層を形成する工程である。
　本工程により形成される有機半導体層は、液晶性有機半導体材料を有するものである。本工程に用いられる液晶性有機半導体材料としては、半導体特性を備え、所定の温度で液晶相を示す材料であれば特に限定されるものではなく、本発明により製造される有機半導体素子の用途等に応じて、適宜選択して用いることができる。中でも、本工程に用いられる液晶性有機半導体材料は、液晶相を示す液晶相温度が、４５０℃以下であることが好ましく、３００℃以下であることがより好ましく、２００℃以下であることがさらに好ましい。なお、上記液晶相温度は、通常、４０℃以上である。
　ここで、上記液晶相温度とは、上記液晶性有機半導体材料が液晶相を発現する温度を意味するものである。このような液晶相温度は、例えば、示差走査熱量測定（ＤＳＣ）による熱分析や、偏光顕微鏡によるテクスチャー観察等によって測定することができる。
　本工程に用いられる液晶性有機半導体材料としては、高分子系液晶性有機半導体材料と、低分子系液晶性有機半導体材料とを挙げることができる。本工程においては、高分子系液晶性有機半導体材料と、低分子系液晶性有機半導体材料とのいずれであっても好適に用いることができる。
　上記高分子系液晶性有機半導体材料としては、例えば、ポリチオフェン誘導体、ポリフェニレン誘導体、ポリアニリン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアセチレン誘導体、ポリジアセチレン誘導体、ポリトリフェニルアミン誘導体、トリフェニルアミンとフェニレンビニレンとの共重合誘導体、チオフェンとフェニレンとの共重合誘導体、チオフェンとチエノチオフェンとの共重合誘導体、およびチオフェンとフルオレンとの共重合誘導体等を挙げることができる。
　一方、上記低分子系液晶性有機半導体材料としては、例えば、オリゴカルコゲノフェン誘導体、オリゴフェニレン誘導体、カルコゲノフェンとフェニレンのコオリゴマー誘導体、テトラチエノアセン等のカルコゲノフェンの縮環化合物誘導体、カルコゲノフェンとフェニレンの縮環化合物誘導体、アントラセン、テトラセン、ペンタセン、ピレン、トリフェニレン、コロネン等の縮合多環炭化水素誘導体、カルコゲノフェンと縮合多環炭化水素とのコオリゴマー誘導体、フタロシアニン誘導体、ポルフィリン誘導体、テトラチオフルバレン誘導体、トリフェニルアミン誘導体、テトラシアノキノジメタン誘導体、ベンゾキノン誘導体、チアゾロチアゾール誘導体、アントラジチフォエン誘導体、ベンゾチエノベンゾチオフェン誘導体、ジナフトチエノチオフェン誘導体およびフラーレン誘導体等を挙げることができる。
　中でも、本発明においては、本工程に用いられる液晶性有機半導体材料が上記低分子系液晶性有機半導体材料であることが好ましい。
　なお、本工程に用いられる液晶性有機半導体材料は、１種類のみであってもよく、２種類以上であってもよい。
　本工程において有機半導体層を形成する方法としては、少なくともソース電極およびドレイン電極が形成された配向層上に、ソース電極およびドレイン電極を覆うように所望の有機半導体層を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、液晶性有機半導体材料を含有する有機半導体層形成用塗工液を用い、当該有機半導体層形成用塗工液をソース電極およびドレイン電極が形成された配向層上の全面に塗布するスピンコート法、ブレードコート法、ディップ法、スプレーコート法、インクジェット法、フレキソ印刷法、マイクロコンタクトプリント法、スクリーン印刷法、オフセット印刷法、グラビア印刷法等を挙げることができる。
　本工程により形成される有機半導体層の厚みとしては、上記有機半導体材料の種類等に応じて、所望の半導体特性を備える有機半導体層を形成できる範囲であれば特に限定されないが、通常、１ｎｍ～１０００ｎｍの範囲内であることが好ましく、５ｎｍ～５００ｎｍの範囲内であることがより好ましく、１０ｎｍ～３００ｎｍの範囲内であることがさらに好ましい。
３．誘電体層形成工程
　次に、本発明における誘電体層形成工程について説明する。本工程は、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に、誘電体層を形成する工程である。
　本工程に用いられる誘電体層の材料としては、絶縁性を有し、上記有機半導体層を侵さないものであれば特に限定されるものではない。このような材料としては、例えば、ＰＴＦＥ、ＣＹＴＯＰ（旭硝子株式会社製）等のフッ素系樹脂、アクリル系樹脂、フェノール系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を挙げることができ、中でも、有機半導体層に全く影響を及ぼさないフッ素系溶剤に溶解するフッ素系樹脂が好ましい。なお、本工程に用いられる誘電体層の材料は、１種類のみであってもよく、２種類以上であってもよい。
　本工程において誘電体層を形成する方法としては、有機半導体層上の少なくともソース電極およびドレイン電極間のチャネル領域上に、所望の誘電体層を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、誘電体層の材料と、フッ素系溶媒等の有機半導体層に影響を与えない溶媒とを含有する誘電体層形成用塗工液を用い、スクリーン印刷等の印刷法で当該誘電体層形成用塗工液を有機半導体層上に塗布する方法、誘電体層の材料のターゲットを用い、プラズマＣＶＤ法、熱ＣＶＤ法、レーザーＣＶＤ法等のＣＶＤ法、真空蒸着法、スパッタリング法、イオンプレーティング法等の蒸着法で有機半導体層上に堆積させる方法を挙げることができる。
　本工程により形成される誘電体層の厚みとしては、後述するアニール処理工程において、有機半導体層の流出、および液晶性有機半導体材料の凝集物の形成を防止することができる範囲内であれば特に限定されるものではないが、通常、１０ｎｍ～１００μｍの範囲内であることが好ましく、５０ｎｍ～１０μｍの範囲内であることがより好ましく、１００ｎｍ～１μｍの範囲内であることがさらに好ましい。
４．アニール処理工程
　次に、本発明におけるアニール処理工程について説明する。本工程は、上記誘電体層が形成された上記有機半導体層を上記液晶性有機半導体材料の液晶相温度でアニール処理する工程である。本工程を行うことで、上記配向層上の上記誘電体層が形成されていない誘電体層非形成領域上に、上記液晶性有機半導体材料の凝集物を形成し、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングすることができる。
　ここで、本工程により、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングすることができる理由は、以下のように考えられる。誘電体層が形成されている領域の有機半導体層は、液晶相温度でのアニール処理により液晶性有機半導体材料に流動性が生じても、有機半導体層の表面に誘電体層があるため、表面張力により液晶性有機半導体材料が流出せず、薄膜形状を保つことができるのに対して、誘電体層が形成されていない領域の有機半導体層は、液晶相温度でのアニール処理により液晶性有機半導体材料に流動性が生じると、有機半導体層の表面がなくなるため、液晶性有機半導体材料が流出し、薄膜形状を保つことができずに凝集物を形成してしまう。その結果、有機半導体層の移動度を低下させることなく、有機半導体層を自動的にパターニングすることができる。
　また、本工程においては、液晶相温度でアニール処理を行うため、有機半導体層における液晶性有機半導体材料の配向処理も同時に行うことができる。これにより、有機半導体層において液晶性有機半導体材料を規則的に配列させることが可能となり、有機半導体層の移動度を向上させることができる。なお、本発明においては、液晶性有機半導体材料を配向させる配向層上に有機半導体層が形成されていることから、アニール処理後も有機半導体層における液晶性有機半導体材料の配向性を安定化させることができる。
　本工程に用いられるアニール処理方法は、上記誘電体層が形成された上記有機半導体層を液晶性有機半導体材料の液晶相温度でアニール処理することを特徴とするものであるが、当該液晶相温度については、上記「２．有機半導体層形成工程」の項において説明したものと同様であるため、ここでの説明は省略する。
　本工程におけるアニール処理温度としては、上記液晶相温度に該当する温度であれば特に限定されるものではなく、具体的なアニール処理温度は液晶性有機半導体材料の種類等に応じて適宜決定することができるものである。
　また、本工程におけるアニール処理時間としては、上記配向層上の上記誘電体層が形成されていない誘電体層非形成領域上に、上記液晶性有機半導体材料の凝集物を形成することができれば特に限定されるものではなく、具体的なアニール処理時間は液晶性有機半導体材料の種類等に応じて適宜決定することができるものであるが、通常、１秒間～２４時間の範囲内であることが好ましい。
　また、本工程におけるアニール処理雰囲気としては、例えば、大気雰囲気、窒素ガスおよびアルゴンガス等の不活性ガス雰囲気、真空等を挙げることができ、中でも、大気雰囲気、不活性ガス雰囲気が好ましい。
　本発明においては、本工程を行うことで、通常、上記配向層上の上記誘電体層が形成されていない誘電体層非形成領域上に、上記液晶性有機半導体材料の凝集物を形成する。上記凝集物の形状としては、例えば、粒状等を挙げることができる。また、上記凝集物が粒状の場合、その平均粒径は、特に限定されるものではないが、通常、１０００μｍ以下であることが好ましく、１００μｍ以下であることがより好ましく、１０μｍ以下であることがさらに好ましい。なお、上記平均粒径は、例えば、偏光顕微鏡による観察等により測定することができる。
５．その他の工程
　本発明の有機半導体素子の製造方法は、少なくとも、ソース電極およびドレイン電極形成工程と、有機半導体層形成工程と、誘電体層形成工程と、アニール処理工程とを有するものであるが、必要に応じて他の工程を有していてもよいものである。本発明に用いられる他の工程は、特に限定されるものではなく、本発明において製造される有機半導体素子の用途等に応じて、任意の工程を用いることができる。本発明においては、上記他の工程として、上記ソース電極およびドレイン電極形成工程の前に、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体を用い、上記電極積層体の上記ゲート絶縁層上に上記配向層を形成する配向層形成工程を有していてもよい。上記配向層形成工程を有することにより、ボトムゲート・ボトムコンタクト型の有機半導体素子を形成することができる。
　本発明の有機半導体素子の製造方法が、上記配向層形成工程を有する場合、上述した図１に例示するように、基板１１と、基板１１上に形成されたゲート電極１２と、ゲート電極１２を覆うように基板１１上に形成されたゲート絶縁層１３とを有する電極積層体１４を用い（図１（ａ））、電極積層体１４のゲート絶縁層１３上に液晶性有機半導体材料を配向させる配向層１を形成し（図１（ｂ）、配向層形成工程）、配向層１上にソース電極２およびドレイン電極３を形成し（図１（ｃ）、ソース電極およびドレイン電極形成工程）、ソース電極２およびドレイン電極３を覆うように有機半導体層４を形成し（図１（ｄ）、有機半導体層形成工程）、有機半導体層４上の少なくともソース電極２およびドレイン電極３間のチャネル領域Ｃ上に、誘電体層５を形成し（図１（ｅ）、誘電体層形成工程）、誘電体層５が形成された有機半導体層４を液晶性有機半導体材料の液晶相温度でアニール処理し（図示なし、アニール処理工程）、有機半導体素子１０を製造する（図１（ｆ））。このとき、図１（ｆ）に例示する有機半導体素子１０においては、配向層１上の誘電体層５が形成されていない誘電体層非形成領域Ｘ上に、液晶性有機半導体材料の凝集物６が形成されている。
　電極積層体に用いられる基板は、本発明により製造される有機半導体素子の用途等に応じて適宜決定することができるものであり、特に限定されるものではない。したがって、上記基板は、可撓性を有するフレキシブル基板であってもよく、可撓性を有しないリジット基板であってもよい。上記基板の具体例としては、例えば、ポリイミド、ポリエチレンナフタレート、ポリエチレンテレフタラート、ポリエーテルスルホン、ポリカーボネート、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリエーテルケトン、ポリフェニレンスルフィド、液晶ポリマー、エポキシ樹脂、シリコーン樹脂、フェノール樹脂等からなるものや、ガラス基板、ＳＵＳ基板等を挙げることができる。
　また、上記基板の厚みは、上記基板の種類等に応じて適宜決定されるものであるが、通常、１ｍｍ以下であることが好ましく、中でも、１μｍ～７００μｍの範囲内であることが好ましい。
　電極積層体に用いられるゲート電極は、上述した基板上に形成されるものである。上記ゲート電極は、上記基板上に所定のパターン状に形成されるのが通常である。上記ゲート電極としては、所望の導電性を備える導電性材料からなるものであれば特に限定されるものではなく、一般的に有機トランジスタのゲート電極に用いられる導電性材料を用いることができる。このような導電性材料としては、例えば、Ｔａ、Ｔｉ、Ａｌ、Ｚｒ、Ｃｒ、Ｎｂ、Ｈｆ、Ｍｏ、Ａｕ、Ａｇ、Ｐｔ、Ｍｏ－Ｔａ合金、ＩＴＯ、ＩＺＯ等の無機材料、および、ＰＥＤＯＴ／ＰＳＳ等の導電性を有する有機材料を挙げることができる。
　また、上記ゲート電極の厚みは、当該ゲート電極を形成するために用いられる導電性材料の種類等に応じて、所望の導電性を達成できる範囲内で適宜決定されるものであるが、通常、１０ｎｍ～１μｍの範囲内であることが好ましい。
　電極積層体に用いられるゲート絶縁層は、上述したゲート電極を覆うように基板上に形成されるものである。また、本発明により製造される有機半導体素子において、ソース電極およびドレイン電極と、ゲート電極とを絶縁する機能を有するものである。上記ゲート絶縁層を構成する材料としては、所望の絶縁性を有する絶縁性材料であれば特に限定されるものではない。このような絶縁性材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂、ポリパラキシレン等の有機材料や、ＳｉＯ２（二酸化ケイ素）、ＳｉＮｘ（窒化ケイ素）、Ａｌ２Ｏ３（酸化アルミニウム）等の無機材料を挙げることができる。なお、上記ゲート絶縁層に用いられる絶縁性材料は、１種類のみであってもよく、２種類以上であってもよい。
　また、上記ゲート絶縁層の厚みは、当該ゲート絶縁層を形成するために用いられる絶縁性材料の種類等に応じて、所望の絶縁性を達成できる範囲内で適宜決定されるものであるが、通常、１０ｎｍ～５μｍの範囲内であることが好ましい。
　上記配向層形成工程において配向層を形成する方法としては、液晶性有機半導体材料を所望の方向に配向させる配向層を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、スピンコート法、ブレードコート法、ディップ法、浸漬法、スプレーコート法、インクジェット法、フレキソ印刷法、マイクロコンタクトプリント法、スクリーン印刷法、オフセット印刷法、グラビア印刷法等を挙げることができる。
　なお、上記配向層形成工程において、配向層を形成するために用いられる構成材料、および形成される配向層の厚みについては、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。
　一方、本発明においては、上記他の工程として、上記有機半導体層形成工程の前に、基板を用い、上記基板上に上記配向層を形成する配向層形成工程と、上記誘電体層形成工程と上記アニール処理工程との間に、上記誘電体層上にゲート電極を形成するゲート電極形成工程とを有していてもよい。上記配向層形成工程および上記ゲート電極形成工程を有することにより、トップゲート・ボトムコンタクト型の有機半導体素子を形成することができる。
　本発明の有機半導体素子の製造方法が、上記配向層形成工程および上記ゲート電極形成工程を有する場合、図２に例示するように、基板１１を用い（図２（ａ））、基板１１上に液晶性有機半導体材料を配向させる配向層１を形成し（図２（ｂ）、配向層形成工程）、配向層１上にソース電極２およびドレイン電極３を形成し（図２（ｃ）、ソース電極およびドレイン電極形成工程）、ソース電極２およびドレイン電極３を覆うように有機半導体層４を形成し（図２（ｄ）、有機半導体層形成工程）、有機半導体層４上の少なくともソース電極２およびドレイン電極３間のチャネル領域Ｃ上に、誘電体層５を形成し（図２（ｅ）、誘電体層形成工程）、誘電体層５上にゲート電極１２を形成し（図２（ｆ）、ゲート電極形成工程）、誘電体層５およびゲート電極１２が形成された有機半導体層４を液晶性有機半導体材料の液晶相温度でアニール処理し（図示なし、アニール処理工程）、有機半導体素子１０を製造する（図２（ｇ））。このとき、図２（ｇ）に例示する有機半導体素子１０においては、配向層１上の誘電体層５が形成されていない誘電体層非形成領域Ｘ上に、液晶性有機半導体材料の凝集物６が形成されている。なお、図２は、本発明の有機半導体素子の製造方法の他の例を示す工程図である。
　上記配向層形成工程において、用いられる基板および配向層の材料、配向層の形成方法、形成される配向層の厚みについては、上述した内容と同様である。
　上記ゲート電極工程においてゲート電極を形成する方法としては、所望の導電性材料を用いて予め定められた形状のゲート電極を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、プラズマＣＶＤ法、熱ＣＶＤ法、レーザーＣＶＤ法等のＣＶＤ法、真空蒸着法、スパッタリング法、イオンプレーティング法等のＰＶＤ法等のドライプロセス、および電解メッキ法、浸漬メッキ法、無電解メッキ法、ゾルゲル法、有機金属分解（ＭＯＤ）法、スピンコート法、ブレードコート法、ディップ法、スプレーコート法、インクジェット法、フレキソ印刷法、マイクロコンタクトプリント法、スクリーン印刷法、オフセット印刷法、グラビア印刷法等のウェットプロセスを挙げることができる。
　なお、上記ゲート電極形成工程において、ゲート電極を形成するために用いられる構成材料、および形成されるゲート電極の厚みについては、上述した内容と同様である。また、本発明においては、上記アニール処理工程の後に、上記ゲート電極形成工程を有していてもよい。
　さらに、本発明においては、上記他の工程として、上記誘電体層形成工程および上記アニール処理工程の間に、または、上記アニール処理工程の後に、誘電体層を覆うように有機半導体層上にパッシベーション層を形成するパッシベーション層形成工程を有していてもよい。有機半導体素子の経時劣化を防止する機能を有するパッシベーション層を形成することで、本発明により製造される有機半導体素子を耐久性に優れたものにすることができる。
　上記パッシベーション層形成工程に用いられるパッシベーション層の構成材料としては、本発明により製造される有機半導体素子において、有機半導体層が空気中に含有される水分等に曝露されることを所望の程度に防止できるものであれば特に限定されるものではない。このような材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、ビニルアセテート系樹脂、イミド系樹脂、ノボラック系樹脂等の樹脂材料を挙げることができる。
　上記パッシベーション層形成工程においてパッシベーション層を形成する方法としては、誘電体層を覆うように有機半導体層上に所望のパッシベーション層を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、パッシベーション層の構成材料と誘電体層の材料を侵さない溶媒とを含有するパッシベーション層形成用塗工液を用い、スクリーン印刷等の印刷法で当該パッシベーション層形成用塗工液を誘電体層を覆うように有機半導体層上に塗布するウェットプロセス、もしくは有機半導体層、および誘電体層の材料を侵さない温度、及び圧力にて誘電体層を覆うように有機半導体層上にパッシベーション層を加熱圧着するドライプロセスを挙げることができる。
　また、上記パッシベーション層形成工程により形成されるパッシベーション層の厚みは、構成材料の種類等に応じて所望の耐久性を実現できる範囲で適宜決定されるものであり、特に限定されないが、通常、１μｍ～５０μｍの範囲内であることが好ましい。
Ｂ．有機半導体素子
　次に、本発明の有機半導体素子について説明する。本発明の有機半導体素子は、液晶性有機半導体材料を配向させる配向層と、上記配向層上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極を覆うように上記配向層上に形成され、液晶性有機半導体材料を有する有機半導体層と、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に形成された誘電体層と、を有し、上記配向層上の上記誘電体層が形成されていない誘電体層非形成領域上に、上記液晶性有機半導体材料の凝集物が形成されていることを特徴とするものである。
　このような本発明の有機半導体素子について、図面を参照しながら説明する。図３は、本発明の有機半導体素子の一例を示す概略断面図である。図３に例示するように、本発明の有機半導体素子１０は、基板１１、基板１１上に形成されたゲート電極１２、およびゲート電極１２を覆うように基板１１上に形成されたゲート絶縁層１３を有する電極積層体１４と、電極積層体１４のゲート絶縁層１３上に形成され、液晶性有機半導体材料を配向させる配向層１と、配向層１上に形成されたソース電極２およびドレイン電極３と、ソース電極２およびドレイン電極３を覆うように配向層１上に形成され、液晶性有機半導体材料を有する有機半導体層４と、有機半導体層４上の少なくともソース電極２およびドレイン電極３間のチャネル領域Ｃ上に形成された誘電体層５と、を有するものである。また、図３に例示される本発明の有機半導体素子１０は、配向層１上の誘電体層５が形成されていない誘電体層非形成領域Ｘ上に、液晶性有機半導体材料の凝集物６が形成されていることを特徴とするものである。
　本発明によれば、配向層上の誘電体層非形成領域上では、液晶性有機半導体材料の凝集物が形成されており、有機半導体層を有していないのに対して、配向層上の誘電体層形成領域上では、液晶性有機半導体材料の凝集物が形成されておらず、有機半導体層を有していることから、有機半導体層上に誘電体層が形成されているか否かに応じて、有機半導体層が良好にパターニングされた有機半導体素子とすることができる。また、液晶性有機半導体材料を配向させる配向層上に形成された有機半導体層中において、液晶性有機半導体材料を配向させることができ、有機半導体層の移動度を向上させることができる。したがって、トランジスタ特性に優れた有機半導体素子とすることができる。
　本発明の有機半導体素子は、少なくとも、配向層と、ソース電極およびドレイン電極と、有機半導体層と、誘電体層と、凝集物とを有するものであり、必要に応じて他の構成を有していてもよいものである。
　以下、本発明の有機半導体素子における各構成について説明する。
１．有機半導体層
　まず、本発明における有機半導体層について説明する。本発明における有機半導体層は、ソース電極およびドレイン電極を覆うように配向層上に形成され、液晶性有機半導体材料を有するものである。本発明に用いられる液晶性有機半導体材料については、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。また、本発明に用いられる有機半導体層の厚み等についても、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様である。
２．誘電体層
　次に、本発明における誘電体層について説明する。本発明における誘電体層は、上記有機半導体層上の少なくともソース電極およびドレイン電極間のチャネル領域上に形成されるものである。本発明に用いられる誘電体層の材料および厚み等については、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。
３．凝集物
　次に、本発明における凝集物について説明する。本発明における凝集物は、配向層上の誘電体層が形成されていない誘電体層非形成領域上に形成されるものであり、液晶性有機半導体材料が凝集したものである。本発明における凝集物の詳細については、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。
４．配向層
　次に、本発明における配向層について説明する。本発明における配向層は、液晶性有機半導体材料を配向させるものである。本発明に用いられる配向層の材料および厚み等については、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。
５．ソース電極およびドレイン電極
　次に、本発明におけるソース電極およびドレイン電極について説明する。本発明におけるソース電極およびドレイン電極は、配向層上に、通常、互いに一定の間隔をもって対向するように形成されるものである。また、ソース電極およびドレイン電極間に設けられた間隔は、チャネル領域となるものである。本発明に用いられるソース電極およびドレイン電極の材料や厚み、ならびにソース電極およびドレイン電極間の距離等については、上記「Ａ．有機半導体素子の製造方法」の項において記載したものと同様であるので、ここでの説明は省略する。
６．有機半導体素子
　本発明の有機半導体素子は、少なくとも、上記配向層、上記ソース電極および上記ドレイン電極、上記有機半導体層、上記誘電体層、および上記凝集物を有するものであり、必要に応じて他の構成を有していてもよいものである。本発明に用いられる他の構成としては、特に限定されるものではなく、本発明の有機半導体素子の用途や、本発明の有機半導体素子の製造方法等に応じて、所望の機能を有するものを適宜選択して用いることができる。本発明においては、上記他の構成として、通常、基板、ゲート電極、およびゲート絶縁層が用いられる。なお、基板、ゲート電極、およびゲート絶縁層については、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。
　本発明においては、上記配向層が、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体の上記ゲート絶縁層上に形成されていてもよい。本発明の有機半導体素子がこのような構成を有することで、ボトムゲート・ボトムコンタクト型の有機半導体素子とすることができる。上述した図３に例示するように、本発明の有機半導体素子１０においては、配向層１が、基板１１と、基板１１上に形成されたゲート電極１２と、ゲート電極１２を覆うように基板１１上に形成されたゲート絶縁層１３とを有する電極積層体１４のゲート絶縁層１３上に形成されていてもよい。
　一方、本発明においては、上記配向層が基板上に形成され、ゲート電極が誘電体層上に形成されていてもよい。本発明の有機半導体素子がこのような構成を有することで、トップゲート・ボトムコンタクト型の有機半導体素子とすることができる。図４に例示するように、本発明の有機半導体素子１０においては、配向層１が基板１１上に形成され、ゲート電極１２が誘電体層５上に形成されていてもよい。なお、図４は、本発明の有機半導体素子の他の例を示す概略断面図であり、説明していない符号については図３と同様であるので、ここでの説明は省略する。
　また、本発明においては、上記他の構成として、有機半導体素子の経時劣化を防止する機能を有するパッシベーション層を有していてもよい。このようなパッシベーション層を用いることにより、本発明の有機半導体素子を耐久性に優れたものにすることができる。なお、パッシベーション層の構成材料および厚み等については、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。
　本発明の有機半導体素子がボトムゲート・ボトムコンタクト型で、パッシベーション層を有する場合、図５に例示するように、本発明の有機半導体素子１０においては、パッシベーション層１５が誘電体層５および凝集物６を覆うように配向層１上に形成されていてもよい。一方、本発明の有機半導体素子がトップゲート・ボトムコンタクト型で、パッシベーション層を有する場合、図６に例示するように、本発明の有機半導体素子１０においては、パッシベーション層１５がゲート電極１２および凝集物６を覆うように配向層１上に形成されていてもよく、図７に例示するように、本発明の有機半導体素子１０においては、パッシベーション層１５が誘電体層５および凝集物６を覆うように配向層１上に形成され、ゲート電極１２がパッシベーション層１５上に形成されていてもよい。なお、図５～図７は、本発明の有機半導体素子の他の例を示す概略断面図であり、説明していない符号については図３と同様であるので、ここでの説明は省略する。
　本発明の有機半導体素子は、例えば、上記「Ａ．有機半導体素子の製造方法」の項において説明した方法により製造することができる。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
　以下、実施例を挙げることにより、本発明について具体的に説明する。
［実施例１］
（液晶相同定・相転移温度確認実験）
　液晶性有機半導体材料である５，５’’－Ｄｉｏｃｔｙｌ－２，２’：５’，２’’－Ｔｅｒｔｈｉｏｐｈｅｎｅ、（以下、「８－ＴＴＰ－８」）の液晶相、相転移温度を確認するため、加熱ステージ（メトラー・ドレド社製ＦＰ８２ＨＴ、ＦＰ８０ＨＴ）を用いた偏光顕微鏡（オリンパス株式会社製ＢＨ２－ＵＭＡ）によるテクスチャー観察、およびＤＳＣ（示差走査型熱量計：Ｄｉｆｆｅｒｅｎｔｉａｌ　Ｓｃａｎｎｉｎｇ　Ｃａｌｏｒｉｍｅｔｅｒ，ＮＥＴＺＳＣＨ社製ＤＳＣ２０４　μ‐Ｓｅｎｓｏｒ）測定を実施し、Ｉｓｏ　９２．０　ＳｍＣ　８８．１　ＳｍＦ　７３．６　ＳｍＧ　６５．３　Ｃｒｙｓｔ．（℃）の結果を得た。
（電極積層体の作製）
＜基板、ゲート電極およびゲート絶縁層＞
　基板としては、厚さ約３０００Å（３００ｎｍ）の酸化ケイ素層が付した厚さ０．６ｍｍのｎ－ヘビードープシリコンウエハを用いた。これは、ｎ－ヘビードープシリコン部がゲート電極として機能する一方、酸化ケイ素層はゲート絶縁層として働くものであり、その静電容量は約１１ｎＦ／ｃｍ２（ナノファラッド／平方センチメートル）であった。
（配向層形成工程）
　上記電極積層体を０．１Ｍのｎ－Ｏｃｔｙｌｔｒｉｃｈｌｏｒｏｓｉｌａｎｅ（ＯＴＳ）の脱水トルエン溶液に６０℃で２０分間浸した。次いで、このウエハをトルエン、アセトン、イソプロピルアルコールで洗い、残液を窒素ガンで除いた後、１００℃で１時間乾燥することにより、液晶性有機半導体材料を表面に対して垂直に配向させる配向層（厚さ１～２ｎｍ）を形成した。
（ソース電極およびドレイン電極形成工程）
　上記配向層上に、厚さ３ｎｍのＣｒおよび厚さ２７ｎｍのＡｕを、Ｗ（幅）＝１０００μｍ、Ｌ（長さ）＝５０μｍにてシャドウマスクを通して真空蒸着し、ソース電極およびドレイン電極とした。
（有機半導体層形成工程）
　上記ソース電極および上記ドレイン電極を覆うように上記配向層上に、液晶性有機半導体材料である上記８－ＴＴＰ－８を４ｗｔ％含有するクロロホルム溶液をスピンコート（２０００ｒｐｍ、１０秒）し、厚さ１００ｎｍ程度の有機半導体層を形成した。
（誘電体層形成工程）
　上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に、Ｔｅｆｌｏｎ　ＡＦ（三井・デュポンフロロケミカル株式会社製）を６ｗｔ％でＦＣ－４０（住友スリーエム株式会社製）に溶解させた誘電体層形成用塗工液をスクリーン印刷法にて塗布し、６０℃で３０分間乾燥することにより、厚さ５５０ｎｍの誘電体層を形成した。
（アニール処理工程）
　上記電極積層体、上記配向層、上記ソース電極および上記ドレイン電極、上記有機半導体層、ならびに上記誘電体層からなる積層体に対して、大気下、９０℃、１分間の条件でアニール処理を行い、有機半導体素子を作製した。
［比較例１］
　上記アニール処理工程を行わなかったこと以外は、実施例１と同様の方法により、有機半導体素子を作製した。
［実施例２］
　上記誘電体層形成工程および上記アニール処理工程の間に、下記のパッシベーション層形成工程を行ったこと以外は、実施例１と同様の方法により、有機半導体素子を作製した。
（パッシベーション層形成工程）
　上記誘電体層を覆うように上記有機半導体層上に、厚さ１００μｍのラミネートフィルム（株式会社明光商会製）を９０℃にて加熱圧着させることにより、パッシベーション層を形成した。
［比較例２］
　上記アニール処理工程を行わなかったこと以外は、実施例２と同様の方法により、有機半導体素子を作製した。
［評価］
（有機半導体素子の観察）
　上記実施例および比較例において作製した有機半導体素子について、偏光顕微鏡を用いて上面（誘電体層側）から観察した。実施例１で得られた有機半導体素子の観察結果を図８に示す。図８に示されるように、実施例１においては、誘電体層非形成領域上に液晶性有機半導体材料の凝集物が形成されていることが確認された。また、図示しないが、実施例２においても、同様に誘電体層非形成領域上に液晶性有機半導体材料の凝集物が確認されたのに対して、比較例１および比較例２においては、液晶性有機半導体材料の凝集物が確認されなかった。
（トランジスタ特性評価）
　上記実施例および比較例において作製した有機半導体素子について、トランジスタ特性評価した。トランジスタ特性評価は、ＫＥＩＴＨＬＥＹ製　２３７ＨＩＧＨ　ＶＯＬＴＡＧＥ　ＳＯＵＲＣＥ　ＭＥＡＳＵＲＥＭＥＮＴ　ＵＮＩＴで行った。キャリヤ移動度（μ）は、飽和領域（ゲート電圧Ｖｇ＜ソース・ドレイン電圧Ｖｓｄ）におけるデータより、下記式に従って計算した。式中、Ｉｄは飽和領域におけるドレイン電流であり、ＷとＬはそれぞれ半導体チャネルの幅と長さであり、Ｃｉはゲート電極の単位面積当たりの静電容量であり、ＶｇおよびＶｔｈはそれぞれ、ゲート電圧および閾電圧である。この装置のＶｔｈは、飽和領域におけるＩｄの平方根と、測定データからＩｄ＝０を外挿して求めた装置のＶｇとの関係から求めた。
　　　Ｉｄ＝Ｃｉμ（Ｗ／２Ｌ）（Ｖｇ－Ｖｔｈ）２
　評価結果を以下の表１に示す。また、実施例１、比較例１、実施例２および比較例２で作製された有機半導体素子のトランジスタ特性評価の結果をそれぞれ図９～図１２に示す。なお、下記表１における移動度は５個以上のトランジスタから得られた有機半導体層の移動度の平均値であり、測定条件は大気下、ゲート電圧Ｖｇを＋２０Ｖ～－４０Ｖ、ソース・ドレイン電圧Ｖｓｄを－４０Ｖ印加した。また、図９～図１２におけるＦＥＭは、有機半導体層の移動度を表す。
Figure JPOXMLDOC01-appb-T000001
　図９および図１０を比較すると、実施例１では比較例１よりもＯＦＦ電流値が低下していることが確認された。また、表１に示されるように、実施例１では比較例１に比べて有機半導体層の移動度が向上していることが確認された。
　一方、図１１および図１２を比較すると、同様に、実施例２では比較例２よりもＯＦＦ電流値が低下していることが確認された。また、表１に示されるように、実施例２では比較例２とほぼ同等の有機半導体層の移動度が得られていることが確認された。
　以上の結果から、本発明の有機半導体素子の製造方法においては、アニール処理工程により、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングすることができたと考えられる。
　１　…　配向層
　２　…　ソース電極
　３　…　ドレイン電極
　４　…　有機半導体層
　５　…　誘電体層
　６　…　凝集物
　１０　…　有機半導体素子
　１１　…　基板
　１２　…　ゲート電極
　１３　…　ゲート絶縁層
　１４　…　電極積層体
　１５　…　パッシベーション層
　Ｃ　…　チャネル領域
　Ｘ　…　誘電体層非形成領域

Claims (5)

  1. 　液晶性有機半導体材料を配向させる配向層上にソース電極およびドレイン電極を形成するソース電極およびドレイン電極形成工程と、
    　前記ソース電極および前記ドレイン電極を覆うように前記配向層上に、液晶性有機半導体材料を有する有機半導体層を形成する有機半導体層形成工程と、
    　前記有機半導体層上の少なくとも前記ソース電極および前記ドレイン電極間のチャネル領域上に、誘電体層を形成する誘電体層形成工程と、
    　前記誘電体層が形成された前記有機半導体層を前記液晶性有機半導体材料の液晶相温度でアニール処理するアニール処理工程と、
    を有することを特徴とする有機半導体素子の製造方法。
  2. 　前記ソース電極およびドレイン電極形成工程の前に、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極を覆うように前記基板上に形成されたゲート絶縁層とを有する電極積層体を用い、前記電極積層体の前記ゲート絶縁層上に前記配向層を形成する配向層形成工程を有することを特徴とする請求の範囲第１項に記載の有機半導体素子の製造方法。
  3. 　前記配向層が、前記液晶性有機半導体材料を垂直配向させることができるものであることを特徴とする請求の範囲第１項または第２項に記載の有機半導体素子の製造方法。
  4. 　液晶性有機半導体材料を配向させる配向層と、
    　前記配向層上に形成されたソース電極およびドレイン電極と、
    　前記ソース電極および前記ドレイン電極を覆うように前記配向層上に形成され、液晶性有機半導体材料を有する有機半導体層と、
    　前記有機半導体層上の少なくとも前記ソース電極および前記ドレイン電極間のチャネル領域上に形成された誘電体層と、
    を有し、
    　前記配向層上の前記誘電体層が形成されていない誘電体層非形成領域上に、前記液晶性有機半導体材料の凝集物が形成されていることを特徴とする有機半導体素子。
  5. 　前記配向層が、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極を覆うように前記基板上に形成されたゲート絶縁層とを有する電極積層体の前記ゲート絶縁層上に形成されていることを特徴とする請求の範囲第４項に記載の有機半導体素子。
PCT/JP2012/059929 2011-04-11 2012-04-11 有機半導体素子の製造方法 WO2012141225A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/110,648 US9018622B2 (en) 2011-04-11 2012-04-11 Method for manufacturing organic semiconductor element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-087686 2011-04-11
JP2011087686A JP5630364B2 (ja) 2011-04-11 2011-04-11 有機半導体素子の製造方法および有機半導体素子

Publications (1)

Publication Number Publication Date
WO2012141225A1 true WO2012141225A1 (ja) 2012-10-18

Family

ID=47009392

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/059929 WO2012141225A1 (ja) 2011-04-11 2012-04-11 有機半導体素子の製造方法

Country Status (3)

Country Link
US (1) US9018622B2 (ja)
JP (1) JP5630364B2 (ja)
WO (1) WO2012141225A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102049323B1 (ko) * 2017-07-05 2019-11-27 재단법인 나노기반소프트일렉트로닉스연구단 나노패치 그래핀 복합체 및 그의 제조방법
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003058077A (ja) * 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法
JP2005173048A (ja) * 2003-12-09 2005-06-30 Ricoh Co Ltd トナー、半導体のパターン形成方法、半導体のパターン形成装置、電子素子、電子素子アレイ、表示デバイス、電子機器
JP2008034578A (ja) * 2006-07-28 2008-02-14 Sony Corp 半導体装置およびその製造方法
JP2009122681A (ja) * 2001-05-23 2009-06-04 Plastic Logic Ltd デバイスのパターニング
JP2009197218A (ja) * 2008-01-22 2009-09-03 Ricoh Co Ltd 重合体、それを含む有機膜及びトランジスタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4736340B2 (ja) 2004-03-31 2011-07-27 大日本印刷株式会社 有機半導体構造物、その製造方法及び有機半導体装置
GB0424342D0 (en) 2004-11-03 2004-12-08 Avecia Ltd Process and device
JP5217224B2 (ja) 2007-04-19 2013-06-19 凸版印刷株式会社 薄膜トランジスタの製造方法
WO2008131836A1 (en) 2007-04-25 2008-11-06 Merck Patent Gmbh Process for preparing an electronic device
JP2008277381A (ja) 2007-04-26 2008-11-13 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法、表示デバイスの製造方法及び撮像デバイスの製造方法
JP2009200479A (ja) * 2008-01-22 2009-09-03 Dainippon Printing Co Ltd 有機半導体素子の製造方法
JP5532572B2 (ja) * 2008-09-30 2014-06-25 大日本印刷株式会社 有機半導体素子、および有機半導体素子の製造方法
JP5540543B2 (ja) * 2009-03-31 2014-07-02 大日本印刷株式会社 有機トランジスタの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009122681A (ja) * 2001-05-23 2009-06-04 Plastic Logic Ltd デバイスのパターニング
JP2003058077A (ja) * 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法
JP2005173048A (ja) * 2003-12-09 2005-06-30 Ricoh Co Ltd トナー、半導体のパターン形成方法、半導体のパターン形成装置、電子素子、電子素子アレイ、表示デバイス、電子機器
JP2008034578A (ja) * 2006-07-28 2008-02-14 Sony Corp 半導体装置およびその製造方法
JP2009197218A (ja) * 2008-01-22 2009-09-03 Ricoh Co Ltd 重合体、それを含む有機膜及びトランジスタ

Also Published As

Publication number Publication date
JP2012222206A (ja) 2012-11-12
US9018622B2 (en) 2015-04-28
US20140042421A1 (en) 2014-02-13
JP5630364B2 (ja) 2014-11-26

Similar Documents

Publication Publication Date Title
Kim et al. Organic TFT array on a paper substrate
US8637343B2 (en) Process for preparing an electronic device
US8373161B2 (en) Organic thin film transistor
US20060197881A1 (en) Organic thin film transistor array panel and manufacturing method thereof
JP5598410B2 (ja) 有機半導体素子の製造方法および有機半導体素子
JP2008535218A (ja) 薄膜トランジスタのためのポリマー製ゲート誘電体
US9246008B2 (en) Thin-film device, method of manufacturing the same, and method of manufacturing image display apparatus
US7259392B2 (en) Organic thin film transistor array panel and manufacturing method thereof
US8202759B2 (en) Manufacturing method of organic semiconductor device
CN107408510B (zh) 薄膜晶体管、薄膜晶体管的制造方法及使用了薄膜晶体管的图像显示装置
US20100078639A1 (en) Thin film semiconductor device fabrication method and thin film semiconductor device
JP2008205284A (ja) 有機電界効果トランジスタおよびその製造方法
JP2005223107A (ja) 電界効果型トランジスタ及びその製造方法
JP5807374B2 (ja) 薄膜トランジスタ基板の製造方法およびトップゲート構造薄膜トランジスタ基板
JP5630364B2 (ja) 有機半導体素子の製造方法および有機半導体素子
US20060102954A1 (en) Organic thin film transistor array panel and manufacturing method thereof
JP2013021189A (ja) 有機半導体素子の製造方法および有機半導体素子
US20180123064A1 (en) Method of manufacturing thin film transistor, thin film transistor, and electronic device comprising the thin film transistor
KR102277814B1 (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자
JP5810650B2 (ja) 有機半導体素子の製造方法および有機半導体素子
JP5757142B2 (ja) 有機半導体素子の製造方法
JP4345317B2 (ja) 有機薄膜トランジスタ素子
JP2004273678A (ja) 有機薄膜トランジスタ
US9525135B2 (en) Thixotropic composition
Kim et al. Investigation of Solvent Effect on the Electrical Properties of Triisopropylsilylethynyl (TIPS) Pentacene Organic Thin-film Transistors

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12771200

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14110648

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12771200

Country of ref document: EP

Kind code of ref document: A1