KR101578703B1 - 듀얼패널 타입 유기전계 발광소자 및 이의 제조 방법 - Google Patents
듀얼패널 타입 유기전계 발광소자 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101578703B1 KR101578703B1 KR1020080124148A KR20080124148A KR101578703B1 KR 101578703 B1 KR101578703 B1 KR 101578703B1 KR 1020080124148 A KR1020080124148 A KR 1020080124148A KR 20080124148 A KR20080124148 A KR 20080124148A KR 101578703 B1 KR101578703 B1 KR 101578703B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- pixel region
- thin film
- film transistor
- substrate
- Prior art date
Links
- 230000009977 dual effect Effects 0.000 title abstract description 13
- 238000004519 manufacturing process Methods 0.000 title description 12
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 239000010409 thin film Substances 0.000 claims abstract description 58
- 230000004888 barrier function Effects 0.000 claims abstract description 39
- 239000010408 film Substances 0.000 claims abstract description 31
- 230000002441 reversible effect Effects 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 117
- 125000006850 spacer group Chemical group 0.000 claims description 18
- 239000011810 insulating material Substances 0.000 claims description 16
- 238000004544 sputter deposition Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- 239000002245 particle Substances 0.000 claims description 10
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 8
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 6
- 238000001659 ion-beam spectroscopy Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000009740 moulding (composite fabrication) Methods 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052760 oxygen Inorganic materials 0.000 abstract description 8
- 239000001301 oxygen Substances 0.000 abstract description 8
- 230000006866 deterioration Effects 0.000 abstract description 2
- 239000004973 liquid crystal related substance Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 15
- 239000011159 matrix material Substances 0.000 description 11
- 238000005192 partition Methods 0.000 description 6
- 230000035515 penetration Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000002207 thermal evaporation Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
- H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은, 다수의 화소영역이 정의된 제 1 기판과; 상기 제 1 기판 내측면 전면에 형성된 제 1 전극과; 상기 제 1 전극 하부로 각 화소영역의 경계에 형성된 버퍼패턴과; 상기 버퍼패턴 하부로 각 화소영역을 테두리하며 그 단면이 역테이퍼 형태를 가지며 형성된 격벽과; 상기 각 화소영역 내의 상기 제 1 전극 하부에 형성된 유기 발광층과; 상기 각 화소영역 내의 상기 유기 발광층 하부로 상기 격벽에 의해 각 화소영역별로 분리 형성된 제 2 전극과; 상기 각 화소영역 내에 상기 제 2 전극을 완전히 덮으며, 그 끝단이 상기 버퍼패턴과 접촉하며 형성된 투명 도전막과; 상기 제 1 기판과 마주하는 제 2 기판과; 상기 제 2 기판 상에 상기 각 화소영역별로 형성된 스위칭 박막트랜지스터 및 이와 전기적으로 연결된 구동 박막트랜지스터와; 상기 스위칭 및 구동 박막트랜지스터를 덮으며 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 구비하며 형성된 보호층과; 상기 보호층 위로 상기 각 화소영역별로 상기 구동 박막트랜지스터의 드레인 전극과 상기 드레인 콘택홀과 접촉하며 형성된 연결전극을 포함하며, 상기 투명 도전막과 상기 연결전극이 서로 접촉하며 구성된 것을 특징으로 하는 듀얼패널 타입 유기전계 발광소자.
유기전계발광소자, 듀얼패널, 수분, 산소, 유기발광층, 열화, 쉬린키지
Description
본 발명은 유기전계 발광 소자(Organic Electroluminescent Device)에 관한 것이며, 특히 유기 발광층의 가스 및 수분 침투에 의한 쉬린키지(shrinkage) 발생을 방지하는 구조를 포함하는 것을 특징으로 하는 듀얼패널 타입 유기전계 발광소자 및 이의 제조방법에 관한 것이다.
평판 디스플레이(FPD ; Flat Panel Display)중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 액티 브 매트릭스 타입으로 나뉘어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하므로, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.
그러나, 액티브 매트릭스 방식에서는, 화소(pixel)를 온/오프(on/off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 화소(pixel)별로 위치하고, 이 박막트랜지스터와 연결된 제 1 전극은 화소 단위로 온(on)/오프(off)되고, 이 제 1 전극과 대향하는 제 2 전극은 공통전극이 된다.
그리고, 상기 액티브 매트릭스 방식에서는 픽셀에 인가된 전압이 스토리지 커패시터(CST ; storage capacitor)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다. 따라서 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다.
이하, 이러한 액티브 매트릭스형 유기전계 발광소자의 기본적인 구조 및 동작특성에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 일반적인 액티브 매트릭스형 유기전계 발광 소자의 한 화소에 대한 회로도이다.
도시한 바와 같이 액티브 매트릭스형 유기전계 발광소자의 하나의 화소는 스위칭(switching) 박막트랜지스터(STr)와 구동(driving) 박막트랜지스터(DTr), 스토리지 캐패시터(StgC), 그리고 유기전계발광 다이오드(E)로 이루어진다.
즉, 제 1 방향으로 게이트 배선(GL)이 형성되어 있고, 이 제 1 방향과 교차되는 제 2 방향으로 형성되어 화소영역(P)을 정의하며 데이터 배선(DL)이 형성되어 있으며, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 형성되어 있다.
또한, 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(STr)와 전기적으로 연결된 구동 박막트랜지스터(DTr)가 형성되어 있다.
이때, 상기 구동 박막트랜지스터(DTr)는 유기전계발광 다이오드(E)와 전기적으로 연결되고 있다. 즉 상기 유기전계 발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 박막트랜지스터(DTr)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 전원배선(PL)과 연결되고 있다. 이때, 상기 전원배선(PL)은 전원전압을 상기 유기전계발광 다이오드(E)로 전달하게 된다.
또한, 상기 구동 박막트랜지스터(DTr)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(StgC)가 형성되고 있다.
따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 박막트랜지스터(STr)가 온(on) 되고, 상기 데이터 배선(DL)의 신호가 구동 박막트랜지스터(DTr)의 게이트 전극에 전달되어 상기 구동 박막트랜지스터(DTr)가 온(on) 되므로 유기 전계발광 다이오드(E)를 통해 빛이 출력된다. 이때, 상기 구동 박막트랜지스터(DTr)가 온(on) 상태가 되면, 전원배선(PL)으로부터 유기전계발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 상기 유기전계발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 되며, 상기 스토리지 커패시터(StgC)는 스위칭 박막트랜지스터(STr)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(DTr)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(STr)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
이러한 유기전계 발광 다이오드는 하나의 기판에 박막트랜지스터 등의 어레이 소자와 애노드 및 캐소드 전극과 유기 발광층을 포함하는 유기전계발광 다이오드가 하나의 기판에 형성되는 것을 특징으로 하는 일반적인 유기전계 발광소자와 어레이 소자와 유기전계 발광 다이오드가 각각 서로 다른 기판에 구성되어 이들을 기둥형태의 연결전극으로 연결한 구조를 갖는 듀얼패널 타입 유기전계 발광소자가 제안되고 있다.
도 2는 종래의 듀얼패널 타입 유기전계 발광소자의 유기전계발광 다이오드가 형성된 기판의 하나의 화소영역에 대한 단면도이다.
도시한 바와 같이 투명한 절연기판(11)의 전면에 제 1 전극(14)이 형성되어 있으며, 그 상부로 각 화소영역(P)의 경계에 대응하여 버퍼패턴(17)이 형성되어 있다.
또한, 상기 버퍼패턴(17) 상부에는 그 단면이 역테이퍼 형태를 갖는 격 벽(20)이 형성되어 있으며, 각 화소영역(P)에는 상기 격벽(20)에 의해 자동적으로 각 화소영역(P)별로 분리되며 상기 제 1 전극(14) 위로 유기 발광물질로서 유기 발광층(23)과, 그 상부로 제 2 전극(27)이 형성되어 있다.
이때, 상기 격벽(20)의 상부에도 상기 유기 발광층(23)과 제 2 전극(27)을 이루는 각각의 동일한 물질로써 유기 발광패턴(24)과 금속패턴(28)이 형성되고 있다.
이러한 구성을 갖는 유기전계 발광 다이오드 기판(11)의 경우 각 화소영역(P) 내에 형성된 격벽(20)에 의해 자동적으로 분리 형성된 유기 발광층(23)과 제 2 전극(27)의 끝단부를 살펴보면, 유기 발광층(23) 끝단부가 상기 격벽(20)의 상면 끝단과 거의 일치하며 상기 버퍼패턴(17) 상부로 이와 접촉하며 형성되고 있으며, 상기 유기 발광층(23) 상부로 그 끝단이 상기 유기 발광층(23)의 끝단과 거의 일치하며 각 화소영역(P)별로 분리된 형태로 제 2 전극(27)이 상기 유기 발광층(23)을 덮으며 형성되고 있음을 알 수 있다.
따라서, 각 화소영역(P) 내에서 상기 유기 발광층(23)의 양끝단의 측면은 상기 제 2 전극(27)이 완전히 덮고 있지 않으므로, 외부로부터의 투습을 100% 방지하지 못하는 씰패턴(미도시) 특성 상 이를 통해 침투한 수분 또는 산소에 노출됨으로써 상기 유기 발광층(23)의 열화가 촉진되며, 중앙부 대비 휘도 저하가 발생 쉬린키지(shrinkage) 현상이 발생하고 있다.
도 3은 외부로부터의 수분 침투에 의해 각 화소영역의 주변부 휘도 저하 현상이 발생한 것을 나타낸 사진이다.
도면에 나타난 바와 같이, 유기 발광층의 끝단이 완전히 캐소드 전극에 의해 덮혀진 구조를 이루지 못하며, 열증착에 의해 형성된 상기 캐소드 전극의 특성상 외부로부터 침투한 수분이 상기 유기 발광층의 끝단이 노출됨으로써 열화되어 휘도 특성이 저감되며 이러한 휘도특성이 저하되는 부분이 점점 확장하는 쉬린키지(shrinkage) 현상이 발생하고 있음을 알 수 있다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 유기 발광층의 수분 및 산소 침투에 의한 쉬린키지(shrinkage) 현상을 억제함으로써 상기 유기 발광층의 수명을 연장시키는 것을 그 목적으로 한다.
또한 부분적인 휘도 저하를 방지함으로써 유기전계 발광소자의 신뢰성을 확보하며 나아가 표시품질을 향상시키는 것을 또 다른 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 듀얼패널 타입 유기전계 발광 소자는, 다수의 화소영역이 정의된 제 1 기판과; 상기 제 1 기판 내측면 전면에 형성된 제 1 전극과; 상기 제 1 전극 하부로 각 화소영역의 경계에 형성된 버퍼패턴과; 상기 버퍼패턴 하부로 각 화소영역을 테두리하며 그 단면이 역테이퍼 형태를 가지며 형성된 격벽과; 상기 각 화소영역 내의 상기 제 1 전극 하부에 형성된 유기 발 광층과; 상기 각 화소영역 내의 상기 유기 발광층 하부로 상기 격벽에 의해 각 화소영역별로 분리 형성된 제 2 전극과; 상기 각 화소영역 내에 상기 제 2 전극을 완전히 덮으며, 그 끝단이 상기 버퍼패턴과 접촉하며 형성된 투명 도전막과; 상기 제 1 기판과 마주하는 제 2 기판과; 상기 제 2 기판 상에 상기 각 화소영역별로 형성된 스위칭 박막트랜지스터 및 이와 전기적으로 연결된 구동 박막트랜지스터와; 상기 스위칭 및 구동 박막트랜지스터를 덮으며 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 구비하며 형성된 보호층과; 상기 보호층 위로 상기 각 화소영역별로 상기 구동 박막트랜지스터의 드레인 전극과 상기 드레인 콘택홀과 접촉하며 형성된 연결전극을 포함하며, 상기 투명 도전막과 상기 연결전극이 서로 접촉하며 구성된 것을 특징으로 한다.
상기 투명 도전막은 그 내부 입자 치밀도가 매우 우수한 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 것이 특징이다.
상기 제 1 전극과 상기 제 1 기판 사이 또는 상기 제 1 전극과 상기 버퍼패턴 사이에는 상기 각 화소영역의 경계를 따라 보조전극이 형성된 것이 특징이며, 상기 버퍼패턴 표면과 접촉하며 상기 격벽보다 더 큰 높이를 갖는 기둥형태의 스페이서가 구비되며, 상기 제 2 전극 및 상기 투명 도전막이 상기 스페이서를 덮으며 형성되는 것이 특징이다.
본 발명에 따른 듀얼패널 타입 유기전계 발광소자의 제조 방법은, 다수의 화소영역이 정의된 제 1 기판 상의 전면에 제 1 전극을 형성하는 단계와; 상기 제 1 전극 상부로 절연물질을 증착하고 패터닝하여 상기 다수의 각 화소영역의 경계에 버퍼패턴을 형성하는 단계와; 상기 버퍼패턴 상부에 상기 버퍼패턴 표면을 기준으로 역테이퍼 형태를 가지며 상기 각 화소영역을 테두리하는 격벽을 형성하는 단계와; 상기 각 화소영역 내의 상기 제 1 전극 위로 유기 발광층을 형성하는 단계와; 상기 유기 발광층 상부로 상기 격벽에 의해 각 화소영역 별로 분리된 제 2 전극을 형성하는 단계와; 상기 제 2 전극 위로 그 내부 입자 치밀도가 우수한 투명 도전성 물질을 대향 타겟 스퍼터링(facing target sputtering) 또는 이온 빔 스퍼터링을 실시함으로써 상기 격벽에 의해 각 화소영역별로 분리되며, 상기 각 화소영역 내에서 상기 제 2 전극을 완전히 덮으며, 그 끝단이 상기 버퍼패턴과 접촉하도록 투명 도전막을 형성하는 단계를 포함한다.
상기 제 1 전극을 형성하기 전 또는 상기 버퍼패턴을 형성하기 전에, 상기 제 1 기판 상의 상기 각 화소영역의 경계에 저저항 금속물질로 이루어진 보조전극을 형성하는 단계를 포함한다.
상기 버퍼패턴 상부에 상기 격벽보다 더 큰 높이를 갖는 기둥형태의 스페이서를 형성하는 단계를 포함하며, 상기 제 2 전극 및 상기 투명 도전막은 상기 스페이서를 덮으며 형성하는 것이 특징이며, 이때, 상기 제 1 기판과 대향하는 제 2 기판의 내측면에 서로 교차하는 다수의 게이트 및 데이터 배선을 형성하는 단계와; 상기 다수의 게이트 및 데이터 배선의 교차하여 포획되는 영역에 스위칭 박막트랜지스터와 이와 연결된 구동 박막트랜지스터를 형성하는 단계와; 상기 스위칭 및 구동 박막트랜지스터를 덮으며, 상기 구동 박막트랜지스터의 일전극을 노출시키는 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 콘택홀을 통해 상 기 구동 박막트랜지스터의 일전극과 접촉하는 연결전극을 형성하는 단계와; 상기 스페이서를 덮으며 형성된 상기 투명 도전막과 상기 연결전극이 접촉하도록 상기 제 1 및 제 2 기판을 서로 대향시키고, 그 테두리에 씰패턴을 형성하여 합착하는 단계를 포함한다.
본 발명에 따른 듀얼패널 타입 유기전계 발광소자는, 유기전계 발광 다이오드를 포함하는 유기전계발광 다이오드 기판과 구동 및 스위칭 소자를 포함하는 어레이 기판을 각각 형성한 후 합착하여 완성함으로써 각 기판의 제조 수율을 독립적으로 관리할 수 있음으로 최종적인 생산 수율을 향상시키는 효과가 있다.
또한, 유기전계 발광 다이오드 기판에 있어 제 2 전극 상부로 치밀한 입자 조밀성을 갖는 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 상기 제 2 전극 및 유기 발광층을 그 측면까지 완전히 덮도록 각 화소영역별로 형성함으로써 유기 발광층과 외부로부터 침투한 수분 및 가스와의 접촉을 억제하여 상기 유기 발광층의 쉬린키지(shrinkage) 현상을 방지하는 효과가 있으며, 나아가 상기 유기 발광층의 수명을 연장시키는 효과가 있다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
도 4는 본 발명에 따른 듀얼패널 타입 유기전계 발광소자의 하나의 화소영역 에 대한 단면도이다. 이때 상기 화소영역은 격벽으로 둘러싸인 영역으로 정의된다.
도시한 바와 같이, 하부의 어레이 기판(110)에는 다수의 게이트 및 데이터 배선(미도시)이 그 사이에 게이트 절연막(112)을 개재하여 교차하며 구성되고 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 형성되고 있다.
또한, 상기 게이트 배선(미도시)과 데이터 배선(미도시)이 교차하는 부근에는 이들 두 배선(미도시)과 연결되며 스위칭 박막트랜지스터(미도시)가 구비되고 있으며, 상기 게이트 및 데이터 배선(미도시)이 교차하여 정의되는 영역(이하 제 1 영역이라 칭함)에는 상기 스위칭 박막트랜지스터(미도시)와 연결되며 상기 구동 박막트랜지스터(DTr)가 구비되고 있다. 이때, 상기 구동 박막트랜지스터(DTr)는 게이트 전극(111)과, 상기 게이트 절연막(112)과, 액티브층(113a)과 서로 이격하는 오믹콘택층(113b)으로 이루어진 반도체층(113)과, 서로 이격하는 소스 및 드레인 전극(118, 120)을 포함하여 구성됨으로써 보텀 게이트 구조를 이루는 것을 일례로 나타내었지만, 폴리실리콘의 반도체층과, 게이트 절연막과, 게이트 전극과, 층간절연막과, 상기 반도체층과 각각 접촉하며 이격하는 소스 및 드레인 전극의 적층 구조를 갖는 탑 게이트 구조를 이룰 수도 있다. 이때, 도면에 나타나지 않았지만 상기 스위칭 박막트랜지스터(미도시) 또한 상기 구동 박막트랜지스터(DTr) 동일한 구조를 이룬다.
한편, 전술한 구조를 갖는 스위칭 및 구동 박막트랜지스터(미도시, DTr)를 덮으며 상기 구동 박막트랜지스터(DTr)의 드레인 전극(120)을 노출시키는 드레인 콘택홀(127)을 갖는 보호층(125)이 형성되어 있으며, 그 상부로 상기 각 제 1 영역 에는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(120)과 상기 드레인 콘택홀(127)을 통해 접촉하며, 연결전극(138)이 형성되어 있다. 이때 상기 보호층(125)은 유기절연물질로 이루어짐으로써 그 표면이 평탄한 형태를 갖는 것을 보이고 있지만, 무기절연물질로 이루어짐으로써 그 하부에 위치한 구성요소의 단차를 반영하여 형성될 수도 있다.
다음, 전술한 구조를 갖는 상기 어레이 기판(110)과 마주하는 본 발명의 구성적 특징이 있는 유기전계 발광 다이오드(E)가 구성된 유기전계 발광 다이오드 기판(150)의 내측면에는 전면에 비교적 높은 일함수 값을 갖는 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로서 제 1 전극(153)이 형성되어 있다.
또한, 상기 제 1 전극(153) 하부로 화소영역(P)의 경계에 상기 전면에 형성되는 상기 제 1 전극(153)의 전도성을 높이기 위해 저저항 금속물질로써 보조전극(154)이 형성되고 있다. 이때 상기 보조전극(154)은 도시한 바와 같이 상기 제 1 전극(153) 하부에 형성될 수도 있으며, 또는 상기 제 1 전극(153)보다 먼저 형성됨으로써 상기 제 1 전극(153)과 기판(150) 사이에 형성될 수도 있으며, 생략될 수도 있다.
다음, 상기 보조전극(154) 하부로 상기 보조전극(154)과 완전히 중첩하며 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 버퍼패턴(156)이 각 화소영역(P)의 경계를 따라 형성되어 있다. 이때 상기 버퍼패턴(156) 은 각 화소영역(P) 내에서 상기 제 1 전극(153)을 노출시키며 형성되고 있다.
한편, 상기 버퍼패턴(156)과 접촉하며 각 화소영역(P)의 경계에 상기 다수의 각 화소영역(P)을 둘러싸며 그 각각의 단면이 역테이퍼 형태를 갖는 격벽(160)이 형성되어 있다.
또한, 상기 격벽(160)과 소정간격 이격하여 각 화소영역(P) 내에 상기 버퍼패턴(156) 표면과 접촉하며 상기 격벽(160)보다 큰 높이를 갖는 기둥형태의 스페이서(164)가 형성되어 있다.
한편, 전술한 바와 같이 상기 격벽(160)으로 둘러싸인 각 화소영역(P)에는 순차 적층되며 유기 발광층(165) 및 일함수 값이 비교적 낮은 금속물질로 이루어진 제 2 전극(170)이 형성되어 있다. 상기 유기 발광층(165)은 이웃한 3개의 화소영역(P)이 각각 적, 녹, 청색을 발광하도록 서로 다른 유기 발광 물질로 이루어진 적, 녹, 청색 유기 발광패턴(R, G, B)로 구성되거나 또는 모든 화소영역(P)에 동일하게 백색을 발광하는 백색 유기 발광패턴(미도시)으로 구성되고 있다. 이때, 상기 유기 발광층(165)은 도면에서는 단일층 구조로 도시되고 있지만, 발광 효율을 높이기 위해 다층 구조로 형성될 수도 있다. 예를들어 전자 주입층, 전자 수송층, 유기 발광 물질층, 정공 수송층 및 정공 주입층의 5중층 구조로 이루어질 수도 있으며, 또는 3중층 구조로 이루어질 수도 있다.
또한, 상기 유기 발광층(165)은 이를 이루는 적, 녹, 청색의 유기 발광 물질 특성에 따라 그 수명을 달리하므로 적, 녹, 청색의 유기 발광패턴(R, G, B)의 면적을 달리 형성함으로써 이들이 각각 형성된 화소영역(P)의 크기가 달리 형성될 수도 있다. 통상적으로 청색 유기 발광물질로 이루어진 청색 유기 발광패턴(B)의 수명이 적 및 녹색 유기 발광패턴(R, G)의 수명보다 짧기 때문에 청색 유기 발광 패턴(B)이 가장 큰 면적을 갖도록 하고 녹색 및 적색 유기 발광 패턴(R, G)의 크기 순으로 그 형성 면적을 달리 형성할 수도 있다. 도면에서는 모든 화소영역(P)의 면적을 동일하게 형성함으로써 그 내측에 형성되는 적, 녹, 청색 유기 발광 패턴(R, G, B)의 크기 또한 모두 동일한 크기를 가지며 형성된 것을 일례로 도시하고 있다.
이때, 상기 유기 발광층(165)과 상기 제 2 전극(170)은 각 화소영역(P)별로 상기 격벽(160)에 의해 분리된 형태를 가짐으로써 각 화소영역(P) 내에서 그 끝단이 상기 격벽(160)의 하면 끝단과 거의 일치하며 형성되고 있다. 이는 열증착 특성에 따른 것으로 상기 유기 발광층(165)과 제 2 전극(170)을 모두 열증착에 의해 형성함에 기인하며, 상기 유기 발광층(165)을 쉐도우 마스크(미도시)를 이용하여 열증착에 의해 형성하는 경우, 각 화소영역(P) 내에서 상기 제 2 전극(170)이 상기 유기 발광층(165)을 완전히 덮는 형태로 형성될 수도 있다. 이때, 순차 적층된 상기 제 1 전극(153)과 유기 발광층(165)과 제 2 전극(170)은 유기전계 발광 다이오드(E)를 이룬다.
다음, 본 발명의 가장 특징적인 구성으로서 본 발명에 따른 유기전계 발광 다이오드 기판(150)에는 각 화소영역(P) 별로 분리되며 상기 각 화소영역(P) 내에서 상기 제 2 전극(170)과 유기 발광층(165)을 그 양끝단의 측면까지 완전히 덮으며 투명 전도성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로서 수분 및 산소 침투 방지를 위한 투명 도전막(175)이 300Å 내지 700Å 정도의 두께를 가지며 형성되고 있다. 이때 상기 투명 도전막(175)은 이와 접촉하는 상기 제 2 전극(170)의 보조전극의 역할을 하는 것이 특징이다.
한편, 상기 투명 도전막(175)은 스텝 커버리지 특성이 다른 금속대비 우수하며 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 대향식 타겟 스퍼터링(Facing Target Sputtering : FTS)에 의해 증착 형성됨으로써 그 내부 입자 구조가 치밀하고, 증착 시 퍼짐 특성이 우수하여 상기 격벽(160)이 역테이퍼 구조를 갖는다 하여도 각 화소영역(P) 내에서 그 끝단이 상기 격벽(160)의 하면 끝단에 일치하지 않고, 그 내측으로 더욱 침투하여 상기 격벽(160)의 측면과 매우 인접하도록 형성되게 된다. 따라서, 이러한 물질 특성 및 FTS 공정 진행에 의해 상기 투명 도전막(175)은 각 화소영역(P) 내에서 상기 제 2 전극(170)과 유기 발광층(165)의 양끝단의 측면까지 완전히 덮는 형태로 형성되는 것이 특징이다.
이러한 투명 도전막(175)이 유기 발광층(165)을 각 화소영역(P) 내에서 완전히 덮는 형태로 형성됨으로써 씰패턴(미도시)을 통해 침투한 수분 또는 산소와 접촉하는 것을 방지하거나, 또는 수분 또는 산소가 상기 유기 발광층(165)으로 침투하는 시간을 늘림으로써 상기 유기 발광층(165)의 쉬린키지(shrinkage) 현상을 억제하거나 매우 오랜 시간동안 지연시킬 수 있게 된다.
한편, 제 2 전극(170)이 상기 유기 발광층(165)을 완전히 덮도록 형성된다 하여도 상기 제 2 전극(170)은 열증착에 의해 형성된 것이므로 그 입자 조밀성 및 접합성이 떨어져 상기 제 2 전극(170)을 통과하거나 또는 상기 제 2 전극(170)과 접합하는 버퍼패턴(156)과의 계면을 따라 상기 유기 발광층(165)에 침투하는 시간 이 매우 짧아 수분 또는 산소가 유기 발광층(165)과 접촉함으로써 쉬린키지(shrinkage) 현상이 빠른 시간 내에 발생 할 수 있다.
하지만, 본 발명의 실시예의 경우, 스퍼터링에 의해 형성되며 그 물성 자체가 매우 치밀한 입자구조를 가지며, 무기절연물질과의 접합성이 매우 우수한 갖는 투명 도전성 물질로 투명 도전막(175)이 상기 제 2 전극(170)을 완전히 덮으며 더욱 형성됨으로써 수분 또는 산소가 상기 유기 발광층(165)과 접촉하는 것을 방지하며, 그 침투 시간을 늘릴 수 있다. 따라서 유기 발광층(165)의 쉬린키지(shrinkage) 현상을 억제하며 상기 유기 발광층(165)의 수명을 연장시킬 수 있다.
한편, 상기 투명 도전막(175)의 두께를 300Å 내지 700Å 정도로 한 것은 이의 스텝 커버리지 특성이 매우 우수하며, 대향 타겟 스퍼터링(FTS)에 진행에 의한 증착되는 입자의 퍼짐 특성에 의해 이보다 더 큰 두께로 형성할 경우 상기 격벽(160)이 역테이퍼 구조를 갖는다 하여도 이에 의해 각 화소영역(P)별로 자동적으로 분리되지 않아 이웃한 화소영역(P)과 전기적으로 쇼트가 발생하기 때문에 이를 방지하기 위함이다.
한편, 이러한 투명 도전막(175)과 그 하부의 제 2 전극(170)은 상기 화소영역(P) 내부에 형성된 기둥 형태의 스페이서(160)에 대해서는 이를 완전히 덮는 형태로 형성되며, 따라서 상기 스페이서(160)의 하면에 형성된 투명 도전막(175)과 상기 어레이 기판(110) 내에 구비된 연결전극(138)과 접촉하도록 한 상태에서 상기 두 기판(110, 150)의 테두리를 따라 형성된 씰패턴(미도시)에 의해 상기 어레이 기 판(110)과 유기전계 발광 다이오드 기판(150)이 합착됨으로써 본 발명에 따른 듀얼패널 타입 유기전계 발광소자(101)가 완성되고 있다.
이후에는 전술한 구조를 갖는 듀얼패널 타입 유기전계 발광소자의 제조 방법에 대해 설명한다. 이때, 본 발명의 특징적인 부분은 유기전계 발광 다이오드 기판에 있으므로 이의 제조 방법 위주로 설명한다.
도 5a 내지 도 5i는 본 발명의 실시예에 따른 듀얼패널 타입 유기전계 발광소자의 제조 단계별 공정 단면도이다.
우선, 도 5a에 도시한 바와 같이, 투명한 절연기판(150) 예를들면 투명한 플라스틱 또는 유리재질의 기판(150)상에 비교적 높은 일함수 값을 갖는 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로써 전면에 제 1 전극(153)을 형성한다.
다음, 도 5b에 도시한 바와 같이, 상기 제 1 전극(153)의 도전 특성을 향상시키고자 상기 제 1 전극(153) 위로 저저항 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 하나의 금속물질을 증착하고 이를 패터닝하여 각 화소영역(P)의 경계에 배선형태로 보조전극(154)을 더욱 형성할 수도 있다. 이러한 보조전극(154)을 형성하는 이유는 그 하부에 형성된 상기 제 1 전극(153)의 전도성을 향상시켜 전면에 위치별 차이없이 고른 전압이 인가되도록 하기 위함이다. 이때 상기 보조전극(154)은 상기 제 1 전극(153) 상부에 형성되는 것을 일례로 나타내었으나, 상기 보조전극(154)은 상기 제 1 전극(153) 형성 전에 상기 기판(150) 상에 형성할 수도 있으며, 또는 생략할 수 있다.
다음, 도 5c에 도시한 바와 같이, 상기 보조전극(154)과 상기 1 전극(153) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하고 이를 패터닝함으로써 각 화소영역(P)의 경계에 상기 보조전극(154)을 완전히 덮은 형태로서 버퍼패턴(156)을 형성한다.
다음, 도 5d에 도시한 바와 같이, 상기 버퍼패턴(156) 위로 유기절연물질을 도포하여 제 1 유기절연물질층(미도시)을 형성하고, 이를 패터닝함으로써 상기 각 화소영역(P)의 경계를 따라 그 단면이 역테이퍼 형태를 갖는 격벽(160)을 형성한다.
이러한 역테이퍼 구조를 갖는 격벽(160)의 형성은 네가티브(negative)의 감광성 특징을 갖는 유기절연물질을 이용함으로써 가능하다. 빛을 받은 부분이 현상 시 남게되는 네가티브(negative) 감광성 물질은 조사되는 영역에 있어 빛이 조사되는 량과 시간에 따라 빛과의 화학적 반응이 강하게 발생하여 현상 시에 제거되지 않게 되는 것인데, 상기 제 1 유기절연물질층(미도시)에 빛이 조사되는 경우 그 표면과 그 저면에 도달하는 빛량의 차이가 발생한다. 따라서 이러한 특성에 의해 노광 후 현상하면 빛과의 반응 정도 차에 의해 그 단면 구조가 역테이퍼 구조를 갖게 되는 것이다.
다음, 도 5e에 도시한 바와 같이, 상기 격벽(160) 위로 포지티브(positive) 감광성 특성을 갖는 유기절연물질을 도포하여 제 2 유기절연물질층(미도시)을 형성 한다. 이후, 상기 제 3 유기절연물질층(미도시)에 대해 노광을 실시하고 현상함으로써 상기 버퍼패턴(156) 표면으로부터 그 상부로 갈수록 점점 그 단면이 작아지는 구조 즉, 테이퍼 구조를 갖는 기둥형태의 스페이서(164)를 형성한다. 이때 상기 기둥형태의 스페이서(164)는 상기 격벽(160)보다 큰 높이를 갖도록 형성하는 것이 특징이다.
한편, 본 발명의 실시예에서는 상기 스페이서(164)는 유기발광 다이오드 기판(150)상의 버퍼패턴(156) 상에 형성됨을 보이고 있지만 어레이 기판(미도시)에 형성되는 경우 상기 유기전계 발광 다이오드 기판(150)의 제조 단계에서는 생략할 수 있다.
다음, 도 5f에 도시한 바와 같이, 상기 격벽(160)과 기둥형상의 상기 스페이서(164) 위로 유기 발광물질을 쉐도우 마스크(미도시)를 이용하여 열증착함으로써 각 화소영역(P)별로 순차적으로 적, 녹, 청색을 발광하는 유기 발광층(165)을 형성한다. 이때, 본 발명의 실시예에서는 상기 스페이서(164)를 덮으며 상기 유기 발광층(165)이 형성되고 있는 것을 보이고 있지만, 상기 스페이서(164)가 형성된 부분에 대응하여 쉐도우 마스크(미도시)의 차폐부가 위치하도록 하여 상기 유기 발광층(165)을 형성함으로써 상기 유기 발광층(165)이 상기 스페이서(164)에 대응해서는 형성되지 않도록 할 수도 있다. 이때, 상기 유기 발광층(165)은 각 화소영역(P)에 대응하는 쉐도우 마스크(미도시)의 개구부(미도시) 크기를 조절함으로써 각 화소영역(P)에 형성되는 유기 발광층(165)의 양 끝단이 상기 격벽(160)의 상면의 끝단과 일치하도록 형성될 수도 있으며, 또는 상기 격벽(160) 상면의 끝단 외측에 위 치하도록 함으로써 상기 화소영역(P)의 크기보다 작은 크기를 갖도록 형성될 수도 있다. 이 경우 유기 발광층(165)의 면적이 줄어들게 됨으로써 개구율이 저감된다. 따라서 바람직하게는 상기 유기 발광층(165)의 면적을 크게 즉, 화소영역(P)과 동일한 크기를 갖도록 형성하는 것이 개구율 측면에서는 우수하다 할 것이다. 도면에서는 상기 쉐도우 마스크(미도시)의 개구부(미도시) 크기가 화소영역(P)보다 큰 크기를 가져 상기 유기 발광층(165)의 양끝단이 상기 격벽(160) 상면의 끝단과 일치하도록 형성됨으로써 화소영역(P) 정도의 크기를 갖는 것을 일례로 도시하였다.
다음, 도 5g에 도시한 바와 같이, 상기 유기 발광층(165) 위로 일함수가 낮은 금속물질 예를들면 알루미늄(Al) 또는 알루미늄합금(AlNd)을 전면에 열증착하여 상기 격벽(160)에 의해 각 화소영역(P)별로 자동적으로 분리된 형태로 제 2 전극(170)을 형성한다. 이 경우 상기 제 2 전극(170)은 쉐도우 마스크(미도시) 없이 기판(150) 전면에 대해 형성됨으로써 상기 격벽(160) 상면의 끝단과 거의 일치하게 된다. 따라서, 그 하부에 위치하는 유기 발광층(165)과 그 끝단이 일치하거나 또는 상기 유기 발광층(165)의 양끝단을 완전히 덮는 형태가 될 수도 있다. 도면에서는 상기 유기 발광층(165)이 각 화소영역(P)별로 최대의 크기를 갖도록 형성됨으로써 상기 제 2 전극(170)의 끝단이 상기 유기 발광층(165)의 끝단과 일치하는 것을 일례로 도시하였다.
한편, 상기 제 2 전극(170)은 각 화소영역(P)별로 상기 스페이서(164)의 테이퍼 형태에 의해 그 측면에서 끊김없이 상기 스페이서(164)를 완전히 덮으며 형성되는 것이 특징이다. 이때, 상기 기판(150) 상에 순차 적층된 제 1 전극(153)과 유 기 발광층(165)과 제 2 전극(170)은 유기전계 발광 다이오드(E)를 이루게 된다.
다음, 도 5h에 도시한 바와 같이, 상기 제 2 전극(170)이 형성된 기판(150)을 스텝 커버리지 특성이 우수한 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 주성분으로 하는 타겟이 장착된 대향 타겟 스퍼터링(facing target sputtering : FTS) 장치의 챔버(미도시) 내부에 위치시킨 후, 대향 타겟 스퍼터링(FTS)을 실시함으로써 상기 제 2 전극(170) 상부로 투명 도전막(175)을 형성한다. 상기 대향 타겟 스퍼터링(FTS)은 챔버내에 일정간격 이격하여 서로 마주하는 제 1 및 제 2 타겟(미도시)이 구비되며, 이들 제 1 및 제 2 타겟(미도시)의 이격하는 영역의 측면에 기판(150)이 위치한 상태 즉, 상기 제 1 및 제 2 타켓(미도시)과 마주하지 않고 상기 기판의 증착되는 면이 상기 타겟(미도시)들의 측면에 위치한 상태에서 진행되므로 상기 제 1 및 제 2 타켓(미도시)으로부터 튀어 나오는 음이온이 상기 기판(150)의 표면에 충돌하게 됨으로써 발생하는 기판(150) 표면 손상을 방지할 수 있다. 더욱 정확히는 이러한 대향 타겟 스퍼터링(FTS)은, 기판과 타겟이 서로 마주하여 진행되는 일반적인 스퍼터링에 의해 발생하는 형성될 물질층과 직접 접촉하는 타 물질층, 즉 제 2 전극의 표면에 손상을 가하게 되며, 상기 제 2 전극 하부의 유기 발광층까지 손상을 가하게 되는 문제를 해결한 것이다.
이러한 대향 타겟 스퍼터링(FTS)을 이용하여 투명 도전막(175)을 형성할 경우, 표면 손상이 거의 발생하지 않으며, 증착되는 입자들의 퍼짐 특성이 우수하여 상기 역테이퍼 형태를 갖는 격벽(160) 상면 끝단을 기준으로 그 내측에 위치하는 상기 격벽(160)의 측면까지도 증착이 될 수 있는 특성을 갖는다.
이 경우, 상기 기판(150)과 이의 측면에 상기 서로 대향하여 위치하는 제 1 및 제 2 타겟(미도시)과의 거리와 상기 챔버(미도시)내에 구현되는 플라즈마 밀도 등을 적절히 조절하고, 증착되는 두께를 300Å 내지 700Å 정도가 되도록 한다. 따라서 이러한 대향 타겟 스퍼터링 진행 조절에 의해 상기 격벽(160)의 측면에 거의 인접하여 그 끝단이 위치하게 됨으로써 상기 격벽(160)의 상면 끝단과 일치하며 형성된 상기 제 2 전극(170)과 그 하부의 유기 발광층(165)을 그 측면까지 완전히 덮는 형태를 이루며, 상기 격벽(160)에 의해 각 화소영역(P) 별로 분리된 투명 도전막(175)을 형성할 수 있다. 또한, 전술한 형태를 갖는 투명 도전막(175)을 상기 제 2 전극(170) 상부에 형성함으로써 본 발명의 실시예에 따른 유기전계 발광 다이오드 기판(150)을 완성할 수 있다.
다음, 도 5i에 도시한 바와 같이, 전술한 바와 같이 제작된 유기전계 발광소자(101)용 유기전계 발광 다이오드 기판(110)과, 일반적인 제조 방법 즉, 투명한 절연기판(110) 상에 게이트 배선(미도시) 및 게이트 전극(111)을 형성하는 단계와, 게이트 절연막(112)을 형성하는 단계와, 상기 게이트 절연막(112) 위로 액티브층(113a)과 서로 이격하는 오믹콘택층(113b)으로 구성된 반도체층(113)을 형성하는 단계와, 상기 반도체층(113) 위로 서로 이격하는 소스 및 드레인 전극(118, 120)을 형성함으로써 스위칭 및 구동 박막트랜지스터(미도시, DTr)를 이루도록 하는 단계와, 상기 게이트 절연막(112) 위로 상기 게이트 배선(미도시) 교차하는 데이터 배선(미도시)과 이와 소정간격 이격하여 나란하게 배치되는 전원배선(미도시)을 형성 하는 단계와, 상기 구동 박막트랜지스터(DTr)의 드레인 전극(120)을 노출시키는 드레인 콘택홀(127)을 갖는 보호층(125)을 형성하는 단계와, 상기 보호층(125) 위로 상기 드레인 콘택홀(127)을 통해 상기 구동 박막트랜지스터(DTr)의 드레인 전극(120)과 접촉하는 연결전극(138)을 형성하는 단계를 진행함으로써 제작된 어레이 기판(110)을 서로 마주하도록 위치시킨 후, 상기 유기전계 발광 다이오드 기판(150)의 상기 스페이서(164) 상부에 연장 형성된 상기 투명 도전막(175)과 상기 어레이 기판(110)의 연결전극(138)이 접촉하도록 한 후, 상기 두 기판(110, 150)의 테두리를 따라 씰패턴(미도시)을 형성하고, 진공의 분위기 또는 불활성 기체의 분위기에서 이들 두 기판(110, 150)을 합착함으로써 본 발명에 따른 듀얼패널 타입 유기전계 발광소자(101)를 완성한다.
한편, 본 발명의 실시예에 있어서는 제 2 전극 상부로 투명 도전막을 형성함에 있어 대향 타겟 스퍼터링(FTS) 장치를 이용한 것을 일례로 들었으나, 퍼짐 특성이 우수하고 증착되는 물질층(투명 도전막) 하부에 위치하여 상기 증착되는 물질층과 접촉하는 물질층(제 2 전극)의 표면에 손상이 발생하지 않는 스퍼터링 장치는 무엇이든 이용할 수 있다. 예를들면 이온 빔 스퍼터링 장치도 표면에 거의 손상을 주지않고 증착되는 입자의 퍼짐 특성이 우수하므로 이를 이용하여 상기 투명 도전막을 형성하여도 전술한 실시예와 동일한 결과를 얻을 수 있다.
도 1은 일반적인 액티브 매트릭스형 유기전계 발광소자의 한 화소에 대한 회로도.
도 2는 종래의 듀얼패널 타입 유기전계 발광소자의 유기전계 발광 다이오드가 형성된 기판의 하나의 화소영역에 대한 단면도.
도 3은 외부로부터의 수분 침투에 의해 각 화소영역의 주변부 휘도 저하 현상이 발생한 것을 나타낸 사진.
도 4는 본 발명에 따른 듀얼패널 타입 유기전계 발광소자의 하나의 화소영역에 대한 단면도.
도 5a 내지 도 5i는 본 발명의 실시예에 따른 듀얼패널 타입 유기전계 발광소자의 제조 단계별 공정 단면도
<도면의 주요부분에 대한 부호의 설명〉
101 : 듀얼패널 타입 유기전계 발광소자 110 : 어레이 기판
111 : 게이트 전극 112 : 게이트 절연막
113 : 반도체층 113a : 액티브층
113b : 오믹콘택층 118 : 소스 전극
120 : 드레인 전극 125 : 보호층
127 : 드레인 콘택홀 138 : 연결전극
150 : 유기전계 발광 다이오드 기판 153 : 제 1 전극
154 : 보조전극 156 : 버퍼패턴
160 : 격벽 164 : 스페이서
165 : 유기 발광층 170 : 제 2 전극
175 : 투명 도전막 P : 화소영역
Claims (8)
- 다수의 화소영역이 정의된 제 1 기판과;상기 제 1 기판 내측면 전면에 형성된 제 1 전극과;상기 제 1 전극 하부로 각 화소영역의 경계에 형성된 버퍼패턴과;상기 버퍼패턴 하부로 각 화소영역을 테두리하며 그 단면이 역테이퍼 형태를 가지며 형성된 격벽과;상기 각 화소영역 내의 상기 제 1 전극 하부에 형성된 유기 발광층과;상기 각 화소영역 내의 상기 유기 발광층 하부로 상기 격벽에 의해 각 화소영역별로 분리 형성된 제 2 전극과;상기 각 화소영역 내에 상기 제 2 전극을 완전히 덮으며, 그 끝단이 상기 버퍼패턴과 접촉하며 형성된 투명 도전막과;상기 제 1 기판과 마주하는 제 2 기판과;상기 제 2 기판 상에 상기 각 화소영역별로 형성된 스위칭 박막트랜지스터 및 이와 전기적으로 연결된 구동 박막트랜지스터와;상기 스위칭 및 구동 박막트랜지스터를 덮으며 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 구비하며 형성된 보호층과;상기 보호층 위로 상기 각 화소영역별로 상기 구동 박막트랜지스터의 드레인 전극과 상기 드레인 콘택홀과 접촉하며 형성된 연결전극을 포함하고,상기 투명 도전막은 상기 연결전극과 접촉하며, 치밀한 입자 조밀성을 갖는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지는 듀얼패널 타입 유기전계 발광소자.
- 제 1 항에 있어서,상기 투명 도전막은 300Å 내지 700Å의 두께를 가지는 듀얼패널 타입 유기전계 발광소자.
- 제 1 항에 있어서,상기 제 1 전극과 상기 제 1 기판 사이 또는 상기 제 1 전극과 상기 버퍼패턴 사이에는 상기 각 화소영역의 경계를 따라 보조전극이 형성된 것이 특징인 듀얼패널 타입 유기전계 발광소자.
- 제 1 항에 있어서,상기 버퍼패턴 표면과 접촉하며 상기 격벽보다 더 큰 높이를 갖는 기둥형태의 스페이서가 구비되며, 상기 제 2 전극 및 상기 투명 도전막이 상기 스페이서를 덮으며 형성되는 것이 특징인 듀얼패널 타입 유기전계 발광소자.
- 다수의 화소영역이 정의된 제 1 기판 상의 전면에 제 1 전극을 형성하는 단계와;상기 제 1 전극 상부로 절연물질을 증착하고 패터닝하여 상기 다수의 각 화소영역의 경계에 버퍼패턴을 형성하는 단계와;상기 버퍼패턴 상부에 상기 버퍼패턴 표면을 기준으로 역테이퍼 형태를 가지며 상기 각 화소영역을 테두리하는 격벽을 형성하는 단계와;상기 각 화소영역 내의 상기 제 1 전극 위로 유기 발광층을 형성하는 단계와;상기 유기 발광층 상부로 상기 격벽에 의해 각 화소영역 별로 분리된 제 2 전극을 형성하는 단계와;상기 제 2 전극 위로 치밀한 입자 조밀성을 갖는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 대향 타겟 스퍼터링(facing target sputtering) 또는 이온 빔 스퍼터링을 실시함으로써 상기 격벽에 의해 각 화소영역별로 분리되며, 상기 각 화소영역 내에서 상기 제 2 전극을 완전히 덮으며, 그 끝단이 상기 버퍼패턴과 접촉하도록 투명 도전막을 형성하는 단계를 포함하는 듀얼패널 타입 유기전계 발광소자의 제조 방법.
- 제 5 항에 있어서,상기 제 1 전극을 형성하기 전 또는 상기 버퍼패턴을 형성하기 전에, 상기 제 1 기판 상의 상기 각 화소영역의 경계에 저저항 금속물질로 이루어진 보조전극을 형성하는 단계를 포함하는 듀얼패널 타입 유기전계 발광소자의 제조 방법.
- 제 5 항에 있어서,상기 버퍼패턴 상부에 상기 격벽보다 더 큰 높이를 갖는 기둥형태의 스페이서를 형성하는 단계를 포함하며, 상기 제 2 전극 및 상기 투명 도전막은 상기 스페이서를 덮으며 형성하는 것이 특징인 듀얼패널 타입 유기전계 발광소자의 제조 방법.
- 제 7 항에 있어서,상기 제 1 기판과 대향하는 제 2 기판의 내측면에 서로 교차하는 다수의 게이트 및 데이터 배선을 형성하는 단계와;상기 다수의 게이트 및 데이터 배선의 교차하여 포획되는 영역에 스위칭 박막트랜지스터와 이와 연결된 구동 박막트랜지스터를 형성하는 단계와;상기 스위칭 및 구동 박막트랜지스터를 덮으며, 상기 구동 박막트랜지스터의 일전극을 노출시키는 콘택홀을 갖는 보호층을 형성하는 단계와;상기 보호층 위로 상기 콘택홀을 통해 상기 구동 박막트랜지스터의 일전극과 접촉하는 연결전극을 형성하는 단계와;상기 스페이서를 덮으며 형성된 상기 투명 도전막과 상기 연결전극이 접촉하도록 상기 제 1 및 제 2 기판을 서로 대향시키고, 그 테두리에 씰패턴을 형성하여 합착하는 단계를 포함하는 듀얼패널 타입 유기전계 발광소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080124148A KR101578703B1 (ko) | 2008-12-08 | 2008-12-08 | 듀얼패널 타입 유기전계 발광소자 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080124148A KR101578703B1 (ko) | 2008-12-08 | 2008-12-08 | 듀얼패널 타입 유기전계 발광소자 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100065685A KR20100065685A (ko) | 2010-06-17 |
| KR101578703B1 true KR101578703B1 (ko) | 2015-12-18 |
Family
ID=42364897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080124148A KR101578703B1 (ko) | 2008-12-08 | 2008-12-08 | 듀얼패널 타입 유기전계 발광소자 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101578703B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102107128B1 (ko) * | 2013-09-17 | 2020-05-07 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| CN109742121B (zh) * | 2019-01-10 | 2023-11-24 | 京东方科技集团股份有限公司 | 一种柔性基板及其制备方法、显示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007141645A (ja) | 2005-11-18 | 2007-06-07 | Optrex Corp | 有機ｅｌ表示パネルおよびその製造方法 |
-
2008
- 2008-12-08 KR KR1020080124148A patent/KR101578703B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007141645A (ja) | 2005-11-18 | 2007-06-07 | Optrex Corp | 有機ｅｌ表示パネルおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100065685A (ko) | 2010-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101348408B1 (ko) | 상부발광 방식 유기전계 발광소자 및 이의 제조 방법 | |
| US7915818B2 (en) | Light emitting device and manufacturing method thereof and light emitting display and manufacturing method thereof | |
| KR101305377B1 (ko) | 상부발광 방식 유기전계 발광소자 및 그 제조 방법 | |
| KR101920766B1 (ko) | 유기 발광 표시 장치의 제조 방법 | |
| KR101575168B1 (ko) | 상부발광 방식 유기전계 발광소자 및 이의 제조 방법 | |
| US8395569B2 (en) | Dual panel type organic electroluminescent display device and method of fabricating the same | |
| WO2019042474A1 (zh) | 阵列基板及显示装置 | |
| KR101525804B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| US20070284595A1 (en) | Organic light emitting device and method for fabricating the same | |
| TW201424079A (zh) | 有機發光二極體裝置及其製造方法 | |
| KR20100002041A (ko) | 발광 표시 패널 및 그의 제조 방법 | |
| JP2006114910A (ja) | 有機電界発光素子およびその製造方法 | |
| JP2004200167A (ja) | 有機電界発光素子及びその製造方法 | |
| KR20140033769A (ko) | 유기전계발광소자 및 그 제조방법 | |
| KR101236242B1 (ko) | 유기전계 발광소자, 유기전계 발광소자용 기판 및 그 제조방법 | |
| JP4786893B2 (ja) | 有機電界発光表示装置 | |
| KR20110035049A (ko) | 유기전계발광소자 및 이의 제조방법 | |
| US8378569B2 (en) | Organic light emitting diode display having improved strength by preventing the exfoliation of a sealant | |
| JP2005056846A (ja) | 有機電界発光素子及びその製造方法 | |
| JP4488557B2 (ja) | Ｅｌ表示装置 | |
| KR20160001500A (ko) | 유기 발광 표시 장치 및 그의 제조 방법 | |
| KR101552985B1 (ko) | 유기전계발광 표시장치와 그 제조방법 | |
| CN114122083A (zh) | 显示面板及其制作方法 | |
| KR100705819B1 (ko) | 전계발광소자의 제조방법 및 전계발광소자 | |
| KR101578703B1 (ko) | 듀얼패널 타입 유기전계 발광소자 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20191113 Year of fee payment: 5 |