JP3718770B2 - アクティブマトリックス型の表示装置 - Google Patents
アクティブマトリックス型の表示装置 Download PDFInfo
- Publication number
- JP3718770B2 JP3718770B2 JP2002004526A JP2002004526A JP3718770B2 JP 3718770 B2 JP3718770 B2 JP 3718770B2 JP 2002004526 A JP2002004526 A JP 2002004526A JP 2002004526 A JP2002004526 A JP 2002004526A JP 3718770 B2 JP3718770 B2 JP 3718770B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- light emitting
- current
- emitting element
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 title claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 59
- 239000002184 metal Substances 0.000 claims description 59
- 239000000758 substrate Substances 0.000 claims description 31
- 239000003990 capacitor Substances 0.000 claims description 25
- 239000011810 insulating material Substances 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 58
- 239000010408 film Substances 0.000 description 34
- 239000010409 thin film Substances 0.000 description 24
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000003086 colorant Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000005192 partition Methods 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/302—Details of OLEDs of OLED structures
- H10K2102/3023—Direction of light emission
- H10K2102/3026—Top emission
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/85—Arrangements for extracting light from the devices
- H10K50/856—Arrangements for extracting light from the devices comprising reflective means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/875—Arrangements for extracting light from the devices
- H10K59/878—Arrangements for extracting light from the devices comprising reflective means
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリックス型の表示装置（ディスプレイ）に係り、例えば有機ＬＥＤ等のように自ら発光する発光素子を用いた表示装置に関する。
【０００２】
【従来の技術】
高度情報化社会の到来に伴い、パーソナルコンピュータ、携帯情報端末、情報通信機器あるいはこれらの複合製品の需要が増大している。これ等の製品には、薄型かつ軽量で、高速応答性を有する表示装置（ディスプレイ）が要望されている。
【０００３】
このような要望に好適なディスプレイとして、省電力化を図ることができる発光素子を用いた表示装置が提案されている。一般に、アクティブマトリックス型の表示装置は、基板上に矩形の画素領域をマトリックス状に配列して形成される。例えば、発光素子の１つである有機ＬＥＤは、正孔輸送層と電荷注入層と有機発光層とからなる有機ＬＥＤ素子の両面を、透明画素電極（陽極）と金属画素電極（陰極）で挟んで形成される。そして、従来のアクティブマトリックス型の有機ＬＥＤ表示装置においては、ガラスなどの透明な基板側に有機ＬＥＤ素子の透明画素電極を配置し、反基板側に金属画素電極を配置して形成される。
【０００４】
各画素の有機ＬＥＤ素子の駆動回路は、格子状に配設された走査配線と信号配線の交点近くに第1の薄膜トランジスタ（ＴＦＴ１）を設け、このＴＦＴ１を走査信号と画素信号により駆動してコンデンサ（保持容量）にデータを蓄積し、このコンデンサの電圧に応じて第２の薄膜トランジスタ（ＴＦＴ２）を駆動して、このＴＦＴ２に接続された陽極の透明画素電極を介して有機発光層に流す電流を制御して発光させるようになっている。そして、有機発光層で発光された光は透明画素電極を通して基板側から取り出すようにしている。
【０００５】
ところで、基板側から発光を取り出すボトムエミッション型のディスプレイの場合、各画素に対して配設されるＴＦＴ１、ＴＦＴ２、コンデンサ及び配線からなる駆動回路の占める面積が光透過の妨げになるから、いわゆる開口率の向上に限界がある。
【０００６】
そこで、従来、ＴＦＴ等の駆動回路の影響を受けずに開口率を高めるため、基板の反対側から光を取り出すいわゆる上面取り出し型（トップエミッション型）のディスプレイが提案されている（文献：ＳＩＤ２００１Ｄｉｇｅｓｔ−２４−４Ｌ）。このトップエミッション型はボトムエミッション型に比べて開口率の向上が期待できる。
【０００７】
【発明が解決しようとする課題】
しかしながら、トップエミッション型の場合、有機ＬＥＤ素子の反基板側（一般に、上側という。）の電極膜を透明にして光を取り出すことになるが、上記文献には、有機ＬＥＤ素子及び駆動回路の具体的な構造については開示されていない。
【０００８】
また、透明画素電極膜の誘電率は金属画素電極膜と比較して一般に一桁以上大きい。そのため、ディスプレイパネルが大形になると消費電流が増加し、有機ＬＥＤ素子への電流供給配線の損失が大きくなるという問題がある。
【０００９】
また、有機ＬＥＤ素子は熱や水分によって急速に劣化が進む。そのため、上部に透明画素電極膜を形成する方法、及びその透明画素電極膜をパターンニングする方法が問題になる。特に、多色表示を可能にするには、複数の色の有機ＬＥＤ素子が必要になるが、色ごとに素子の発光特性が異なるのが現状であるから、効果的に表示色を制御するには供給電流の配線を分けることが好ましい。しかし、透明画素電極膜を任意の形状に形成するのは難しいという問題がある。
【００１０】
本発明は、発光素子を用いたトップエミッション型の表示装置の具体的な画素構造を提供することを第１の課題とする。
【００１１】
また、本発明は、発光素子を用いたトップエミッション型の表示装置において、大型化に対応できる透明画素電極への電流供給構造を提供することを第２の課題とする。
【００１２】
さらに、本発明は、有機ＬＥＤ素子を用いたトップエミッション型の表示装置において、カラーパネル化に適した画素構造を提供することを第３の課題とする。
【００１３】
【課題を解決するための手段】
上記第１の課題を解決するため、本発明のアクティブマトリックス型の表示装置は、基板上にマトリックス状に配列された複数の画素を備え、各画素は、発光層の両面に透明画素電極と金属画素電極を形成してなる発光素子と、該発光素子の駆動電流を制御する駆動回路とを含んで構成され、前記駆動回路は、前記基板上に形成され、前記発光素子は、絶縁材からなる中間層を挟んで前記駆動回路上に前記透明画素電極を反基板側に位置させて層状に形成され、前記発光素子の金属画素電極は、前記中間層を貫通して設けられた導電部によって前記駆動回路に接続された構造を特徴とする。
【００１４】
これによれば、発光素子の開口率は、下層部の駆動回路、例えば、走査信号配線、画素信号配線、発光素子の駆動電流を流す電流配線１３及びトランジスタなどの影響を受けないから開口率を大きくすることができる。特に、開口率は、下層部と上層部とを接続する導電部のみによって決まるので、非常に高い開口率を得ることができる。
【００１５】
上記の場合において、前記発光素子の駆動電流を制御するトランジスタは、前記発光素子の金属画素電極の下側に配置することが好ましい。これによれば、発光素子から放出される光を金属画素電極によって遮ることができ、トランジスタのオフ状態における光によるリーク電流の発生を抑えることができる。その結果、トランジスタによって画素データが書き込まれるコンデンサ１５の電位変化を抑制して、画質の劣化を抑制することができる。
【００１６】
特に、トランジスタを覆う金属画素電極は、走査方向で前段の発光素子の金属画素電極とすることが望ましい。すなわち、当該トランジスタによって対応するコンデンサに画素信号を書き込むとき、上層にある金属画素電極は既に選択が終了しているので定電位状態にある。したがって、その書き込み動作に与える影響を少なくできる。しかも、その際の金属画素電極には電流が流れているので、周囲の電気的変動の影響も遮蔽する効果がある。
【００１７】
上記第２の課題を解決するため、本発明のアクティブマトリックス型の表示装置は、基板上にマトリックス状に配列された複数の画素を備え、各画素は、駆動回路が形成された下層と、該下層上に形成された絶縁材からなる中間層と、該中間層上に発光素子が形成された上層とを有してなり、前記駆動回路は、前記画素の配列に沿って直交配設された走査信号配線及び画像信号配線と、前記発光素子の駆動電流を流す第１の電流配線と、前記走査信号配線と前記画像信号配線に接続され走査信号と画素信号に応動して第１の電流配線を介して前記発光素子の駆動電流を制御するトランジスタ回路とを含んで構成され、前記発光素子は、発光層と、該発光層を挟んで形成された透明画素電極と金属画素電極とを有し、該透明画素電極を反基板側に位置させて構成され、前記トランジスタ回路は、前記中間層を貫通して設けられた導体によって前記発光素子の金属画素電極に接続され、かつ当該画素の走査方向前段の画素の金属画素電極の下に配設されてなり、前記上層に、前記発光素子の駆動電流を流す第２の電流配線を設け、該第２の電流配線を前記発光素子の透明画素電極に接続してなることを特徴とする。
【００１８】
すなわち、一般に、光の透過率が高い透明画素電極は、シート抵抗が高いので、第２の電流配線を形成することにより、配線による損失を低減してより多くの画素電流を発光素子に供袷することができる。特に、ディスプレイパネルが大型化していくと、配線あたりの電流量は増加する一方で、配線長も増すことから配線抵抗が増加して、電流配線の電流損失が大きくなる。そして、配線の電圧降下のために、電源から遠い位置の発光素子に十分な電圧を印加することが困難になるが、抵抗の低い第２の電流配線を設けることにより、大形パネルの実現が可能になる。
【００１９】
この場合、上層に形成される第２の電流配線は、第１の電流配線に重なる位置に延在させて形成することができる。また、発光素子の駆動電流を規定するトランジスタを制御するコンデンサを、定電位の第１と第２の電流配線の下に配置すれば、コンデンサに保持される電圧を、より安定に保つことができ、高品質の表示を実現できる。また、画素信号配線と第１の電流配線は、同一方向に延在させて、かつ略等間隔に配設することが好ましい。これによれば、画素信号配線と第１の電流配線との間の配線容量を最小化することができ、コンデンサに画素データを書き込むトランジスタの負荷容量を低減して、高速動作させることができる。
【００２０】
また、第２の電流配線は、画素の配列に沿って格子状に配設することが望ましい。これによれば、第２の電流配線による電圧降下を小さくすることができ、大形パネルに適用することができる。
【００２１】
また、上記第３の課題を解決するため、本発明のアクティブマトリックス型の表示装置は、基板上にマトリックス状に配列された複数の画素を備え、各画素は、発光層の両面に透明画素電極と金属画素電極を形成してなる発光素子と、該発光素子の駆動電流を制御する駆動回路とを含んで構成され、前記駆動回路は、前記基板上に形成され、前記発光素子は、絶縁材からなる中間層を挟んで前記駆動回路上に前記透明画素電極を反基板側に位置させて層状に形成され、前記発光素子の金属画素電極は、前記中間層を貫通して設けられた導電部によって前記駆動回路に接続されてなり、前記複数の画素相互の境界領域に、前記透明画素電極の高さよりも高い絶縁性の隔壁を形成してなることを特徴とする。
【００２２】
これによれば、隔壁の形成後に、発光素子を規定する開口のマスク（例えば、層間絶縁膜）を形威し、発光する色の異なる発光材料をそれぞれの色毎に定められた開口部に蒸着し、又は発光材料を溶媒に溶かしてインクジェヅトプリンタ等により印刷して発光素子を形成することができ、カラー化に対応することができる。つまり、画素列毎に異なる色、例えば赤、緑、青の発光をする発光素子を順に配列しておき、第２の電流配線を色毎に分けて電源に接続することにより、それそれの色に異なる特性の発光素子のバイアス電圧を調整することができる。その結果、高品質なカラー画像を実現できる。
【００２３】
また、本発明のアクティブマトリックス型の表示装置は、基板上にマトリックス状に配列された複数の画素を備え、各画素は、駆動回路が形成された下層と、該下層上に形成された絶縁材からなる中間層と、該中間層上に発光素子が形成された上層とを有してなり、前記発光素子は、発光層と、該発光層を挟んで形成された透明画素電極と金属画素電極とを有してなり、該透明画素電極を反基板側に位置させて形成され、前記上層に、前記発光素子の駆動電流を流す第２の電流配線を前記発光素子の透明画素電極に接続して形成し、該第２の電流配線は、前記中間層上に幅が前記第２の電流配線よりも狭く形成された突条部の外表面を覆って形成され、かつ該第２の電流配線の高さが前記金属画素電極に対向する部位の前記透明画素電極の高さよりも高く形成することを特徴とする。
【００２４】
すなわち、発光素子から斜めに出射される光は、表面に形成される透明な保護層で反射して他の画素に進入し、コントラストを低下させるおそれがある。この点、上記構成の第２の電流配線を設ければ、発光素子から斜めに出射された光は第２の電流配線の表面で反射し、その画素の出射光として外部に出射されるから、全体として光の取り出し効率を向上することができる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図を用いて説明する。
（実施形態１）
図１〜４に、第１の実施形態のアクティブマトリックス型の表示装置の構成図を示す。図１は表示装置の一部の画素領域を示す平面図であり、図２は図１のII-II線における断面図、図３は図１のIII-IIIにおける断面図、図４は一画素の駆動回路の回路図である。図４に示すように、マトリックス状に配線される走査信号配線１１と画素信号配線１２の各交点ごとに、第１の薄膜トランジスタＴsw１６が対応させて設けられ、Ｔsw１６のゲート電極は走査信号配線１１に、ソース電極は画素信号配線１２に、ドレン電極は第１の電流配線１３に接続される。また、第１の電流配線１３は第２の薄膜トランジスタＴdr１７のソース−ドレン回路を介して発光素子である有機ＬＥＤ素子２５の陽極（金属画素電極１８）に接続されている。有機ＬＥＤ素子１８の陰極（透明画素電極１９）は接地されるようになっている。また、Ｔdr１７のゲート電極は配線１０を介してコンデンサ（保持容量）Ｃｓ１５に接続され、コンデンサ１５の他端はＴsw１６のドレンに接続されている。そして、走査信号がＨのときにＴsw１６がオンしてコンデンサＣｓ１５に画素信号が保持され、ここコンデンサＣｓ１５の電圧に応じて能動素子であるＴdr１７が駆動され、有機ＬＥＤ素子１８に流れる電流を制御するようになっている。これにより、有機ＬＥＤ１８が画素信号に応じて発光するようになっている。
【００２６】
このような駆動回路と有機ＬＥＤ素子を備えた表示装置は、図１〜３に示すように構成される。表示装置は、図２の断面図に示すように、基板２６上に形成された駆動回路を有する下層と、この下層上に形成された中間層としての絶縁膜２２と、この絶縁膜２２の上に形成された有機ＬＥＤ素子２５を有する上層とに分けられている。なお、図１は、一部の画素領域の駆動回路が形成された下層側の平面図を示し、上層部との相対位置関係を示すため、金属画素電極１８を一点鎖線で示している。
【００２７】
図１〜図３に示すように、基板２６上に絶縁層等を介して、走査信号配線１１（１１-１、１１-２）と画素信号配線１２が格子状に配設され、それらによって囲まれる領域に各画素が対応するようになっている。ただし、後述するように、画素を構成する矩形状の金属画素電極１８は、走査信号配線１１と画素信号配線１２によって囲まれる矩形領域の約半ピッチ分、図において下方（行方向）にずらして配設されている。また、第１の電流配線１３は、画素信号配線１２に平行に行方向に延在させて配置されている。走査信号配線１１と画素信号配線１２の各交点の近傍位置に、第１の薄膜トランジスタＴsw１６が配設されている。Ｔsw１６のゲート電極とソース電極はそれぞれ走査信号配線１１と画素信号配線１２に接続され、ドレン電極は配線１０を介して画素データを蓄積するコンデンサＣｓ１５に接続されている。有機ＬＥＤ素子１８に流す電流を制御する第２の博膜トランジスタＴdr１７は、Ｔsw１６の近傍に配置され、ソース電極は第１の電流配線１３に、ドレン電極は絶縁膜２２に開けられたコンタクトエリア２０を通じて有機ＬＥＤ素子２５の金属画素電極１８に配線２８を介して接続されている。金属画素電極１８が形成される側の絶縁膜２２は、上面が平坦に形成されている。
【００２８】
ここで、前述したように、金属画素電極１８は、走査の順番において自画素よりも後に選択される画素のＴsw１６及びＴdr１７を含む回路を覆うように、位置を行方向にずらして配置されている。言い換えれば、Ｔsw１６及びＴdr１７を含む回路は、走査の順番において自画素よりも前に選択される画素の金属画素電極１８により覆われている。例えば、図１において、走査信号配線１１−１の次に走査信号配線１１−２が走査される順番のとき、走査信号配線１１−２に接続された画素の駆動回路のＴsw１６−２及びＴdr１７−２は、前段の走査信号配線１１−１によって駆動される画素のＴdr１７−１に接続された金属画素電極１８−１によってその上部が覆われている。
【００２９】
このように構成される画素領域の断面構造を、図２及び図３を用いて説明する。図２は、図１のII-II線における断面図であり、図３は図１のIII-III線における断面図である。それらの図に示すように、薄膜トランジスタＴsw１６とＴdr１７は、基板２６の上面に形成された多結晶シリコンの薄膜層２８の上に、ＳｉＯ２を積層したゲート絶縁膜２１上にゲート電極１６ｇをパターン形威し、さらに層間絶縁膜２３をパターン形成した上に、ソース電極及びドレン電極とコンタクトを取って画素信号配線１２と配線１０が接続される。ここで、ゲート電極１６ｇは、例えばクロム（Ｃｒ）やアルミニウム（Ａ１）などの金属又はその合金材料で形成することができる。層間絶縁膜２３は、ＳｉＯ２やＳｉＮなどの単層あるいは積層により形成することができる。ソース電極及びドレン電極とコンタクトは、Ａ１又はその合金などの金属によりコンタクトを取ることができる。また、コンデンサＣs１５は、多結晶シリコンの薄膜層２８とゲート電極１６ｇと同一材料で形成された電極１５aとの間に挟まれたゲート絶縁膜２１を誘電体として構成される。
【００３０】
図２及び図３に示すように、画素の駆動回路のうち、Ｔsw１６、Ｔdr１７、コンデンサ１５、第１の電流配線１３を含む部分は、中層部である絶縁膜２２よりも下の下層部に形成されている。そして、絶縁膜２２よりも上の上層部には、絶縁膜２２上に金属画素電極１８をパターン形成する。この際、金属画素電極１８と接続される下層部のＴdr１７のドレン電極に接続された配線２８に対応する位置の絶縁膜２２に開口を形成しておくことにより、その開口位置に金属画素電極１８と配線２８を接続するコンタクトエリア２０が形成される。次いで、コンタクトエリア２０の上部を層間絶縁膜２４によって覆い、金属画素電極１８の上面に開口エリアを形成した後、マスクを用いて有機ＬＥＤ素子２５をパターン蒸着などの手法によって形威し、さらに透明画素電極１９を積層する。その後、ガラスやプラスチヅクなどの透明な基板あるいはフィルムによって空隙の無いように密封したり、不活性ガスを充填した状態で密封する。なお、透明画素電極１９は表示装置全体にわたって共通に形成されており、表示装置の図示していない周辺部において接地線に接続されるようになっている。
【００３１】
このように構成されることから、第１の実施形態によれば、有機ＬＥＤ素子２５の開口率は、下層部の薄膜トランジスタ１６、１７、走査信号配線１１、画素信号配線１２及び第１の電流配線１３などの影響を受けずに、下層部と上層部とを接続するコンタクトエリア２０のみによって決まるから、非常に高い開口率を得ることができる。
【００３２】
また、薄膜トランジスタＴsw１６及びＴdr１７は、金属画素電極１８によって覆われているため、発光層を含む有機ＬＥＤ素子２５から放出される光の影響を受けない。その結果、それらのトランジスタのオフ状態における光によるリーク電流の発生が抑えられるから、コンデンサ１５の電位変化を抑制して、画質の劣化を抑制することができる。
【００３３】
特に、走査方向前段の画素の金属画素電極１８によって薄膜トランジスタＴsw１６及びＴdr１７を覆うようにすることにより、画素信号配線１２の画素信号によって薄膜トランジスタＴsw１６に画素信号を書き込むとき、上層にある金属画素電極１８は既に選択が終了しているので定電位状態にあるから、その書き込み動作に与える影響を少なくできる。しかも、その際の金属画素電極１８には電流が流れているので、周囲の電気的変動の影響も遮蔽する効果がある。
（実施形態２）
図５〜７に、第２の実施形態のアクティブマトリックス型の表示装置の構成図を示す。図５は図１と同様に一部の画素領域を示す平面図であり、図６は図５のVI-VI線における断面図、図７は図５のVII-VII線における断面図である。本実施形態が第１の実施形態と異なる点は、絶縁膜２２上に金属画素電極１８をアルミＡ１又はその合金材料によってパターンニングする際に、第２の電流配線１４を同時に形成することにある。この第２の電流配線１４は、下層部の第１の電流配線１３と各画素内においてほぼ同じ位置に形成する。この第２の電流配線１４は、透明画素電極１９とコンタクトエリア２７を通じて接続される。
【００３４】
ここで、透明画素電極１９は、ＩＴＯなどの光の透過半の高い材料を用いることが好ましい。一般に、ＩＴＯのシート抵抗はＡ１に比べて１桁以上高いから、第１の実施形態のように透明画素電極１９自体を電流配線として用いると、透明画素電極１９による電圧降下のために、有機ＬＥＤ素子２５に供給する電流が制限される場合がある。この点、本実施形態によれば、第２の電流配線１４を形成しているから、透明画素電極１９による損失を低減してより多くの画素電流を各有機ＬＥＤ素子２５に供袷することができる。
【００３５】
すなわち、ディスプレイパネルが大型化していくと、透明画素電極１９に流れる電流量は増加する一方、電流が流れる距離も増すことから、抵抗が増加して電流損失が大きくなる。その電圧降下のために、電源から遠い位置の有機ＬＥＤ素子２５に十分な電圧を印加することが困難になる。したがって、抵抗の低い第２の電流配線を設けることにより、大形パネルの実現を可能にできる。
【００３６】
また、有機ＬＥＤ素子２５の駆動電流を規定する薄膜トランジスタ１７を制御するコンデンサ１５を、定電位の電流配線１３、１４の下に配置していることから、コンデンサ１５に保持される電圧を、より安定に保つことができ、高品質の表示を実現できる。
（実施形態３）
図８〜１０に、第３の実施形態のアクティブマトリックス型の表示装置の構成図を示す。図８は図１と同様に一部の画素領域を示す平面図であり、図９は図８のIX-IX線における断面図、図１０は図８のX-X線における断面図である。本実施形態が第２の実施形態と異なる点は、絶縁膜２２上に形成する第２の電流配線１４が金属画素電極１８の短辺に平行に配設されていることである。金属画素電極１８は、コンタクトエリア２０で駆動電流を制御する第２の薄膜トランジスタＴdr１７に接続され、また第２の電流配線１４はコンタクトエリア２７で透明画素電極１９に接続されている。
【００３７】
このように第２の電流配線１４を、金属画素電極１８の短辺に平行に配設することにより、有機ＬＥＤ素子２５の発光に寄与する開口エリアは、図５の実施形態２と比較して正方形に近い形状とすることができるとともに、開口率を高くすることができる。したがって、同じ画素輝度で比べた場合、各有機ＬＥＤ素子２５の電流密度を低減することができるので素子寿命が長くなる。
（実施形態４）
図１１、１２に、第４の実施形態のアクティブマトリックス型の表示装置の構成図を示す。図１１は図１と同様に一部の画素領域を示す平面図であり、図１２は図１１のXI-XI線における断面図である。本実施形態が第２又は第３の実施形態と異なる点は、第２の電流配線１４が金属画素電極１８を取り囲むようなメッシュ状に配設されていることである。金属画素電極１８は、コンタクトエリア２０で駆動電流を制御する第２の薄膜トランジスタＴdr１７に接続され、第２の電流配線１４はコンタクトエリア２７で透明画素電極１９に接続されている。
【００３８】
第２又は第３の実施形態の場合、第２の電流配線は画素の行方向又は列方向ごとに独立して形成されている。したがって、配線幅を広くしても、電流供袷量が多くなるラインの第２の電流配線では、電流供袷量が少ないラインに比べて電圧降下が大きくなるから表示差となって現れやすい。例えば、対角２０インチを超えるディスプレイパネルの場合、有機ＬＥＤ素子２５の効率７ｃｄ／Ａで、最大輝度５００cd／ｍ２を実現する場合を検討する。この場合、画素サイズ１０８×３２４μｍの画素において、シート抵抗が0．1Ω/□のＡ１を用いて電流配線１３、１４を形成しても、電圧降下を３Ｖ以下に抑えるとすると、配線幅を６０μｍ程度にしなければならない。第１の電流配線１３はともかく、第２の電流配線１４は開効率に直接影響するので配線幅を狭くするのが好ましい。そこで、本実施形態では、第２の電流配線１４をメッシュ状に配設して、配線幅を小さくすることにより開口率を向上させている。
(実施形態５)
図１３、１４に、第５の実施形態のアクティブマトリックス型の表示装置の構成図を示す。図１３は図１と同様に一部の画素領域を示す平面図であり、図１４は図１３のXIV-XIV線における断面図である。本実施形態が第２の実施形態と異なる点は、下層部に形成する画素信号配線１２を、隣り合う第１の電流配線１３-１と１３-２のほぼ中央に位置させて配置したことである。画素信号配線１２によって伝達された画素信号の電圧は、走査信号配線１１にによって選択された薄膜トランジスタＴsw１６によって、コンデンサＣｓ１５に記憶される。そして、薄膜トランジスタＴsw１６がオフ状態になっても、コンデンサＣｓ１５に記憶された電圧に従って薄膜トランジスタＴdr１７が制御する電流がコンタクト２０を通って有機ＬＥＤ素子２５に供袷される。
【００３９】
このように、画素信号配線１２を隣り合う第１の電流配線１３から最も離れた位置に配置することによって、それらの配線の線間容量を最小にすることができる。この線間容量は、配線長に比例し、配線の間隔に反比例する。画素ピッチによって第１の電流配線１３の間隔は決まるから、隣り合う２つの電流配線１３と画素信号配線１２との間の線問容量の和は、画素信号配線１２が隣り合う２つの電流配線１３の中央に位置するときに最小となる。ディスプレイのパネルサイズが大きく、精細度が上がって高速駆動が必要になると、負荷容量の増加は書き込み速度の速度の低下となって画質を低下させる。したがって、配線負荷容量を低減するためにも、画素信号配線１２は隣り合う電流配線１３の中央に位置する配置が最適である。
(実施形態６)
図１５に、第６の実施形態のアクティブマトリックス型の表示装置の構成図を示す。同図は、図１３に示した第５実施形態のXIV-XIV線と同等位置における断面図である。本実施形態が第５の実施形態と異なる点は、下層部に形成する第２の電流配線１４を形成した後に、同配線１４と同等かそれ以下の幅を持ち、高さが透明画素電極１９の膜厚よりも高い絶縁物による隔壁３０を形成するプロセスを追加したことにある。
【００４０】
隔壁３０形成後は、発光部を規定する開口部を層間絶縁膜２４によって形威し、発光する色の異なる有機ＬＥＤ素子２５を、例えばそれそれの色毎に定められた開口部を覆い、かつコンタクトエリア２７には有機ＬＥＤ材料が付着しないように注意して、マスクを用いて有機ＬＥＤ材料を蒸着する。これに代えて、発光材料を溶媒に溶かしてインクジェヅトプリンタ等により印刷して、有機ＬＥＤ素子２５を形成してもよい。このような有機ＬＥＤ素子２５の積層方法は一例に過ぎず、本発明を限定するものではない。このように有機ＬＥＤ素子２５を積層した後で、さらに透明画素電極１９となる透明導電膜を全面に積層する。積層された透明導電膜は第２の電流配線１４の上に形成された隔壁３０によって画素列毎に別々の第２の電流配線１４にそれそれコンタクトエリア２７を通じて接続される。
【００４１】
以上のような製法により、画素列毎に異なる色、例えば赤、緑、青の発光をする有機ＬＥＤ素子を順に配列しておけば、表示領域周辺で第２の電流配線１４を色毎に分けて電源に接続することにより、それそれの色に応じて有機ＬＥＤ索子のバイアスを調整することができる。有機ＬＥＤ素子の発光の電流や寿命の特性は色毎に異なっているから、ディスプレーにてカラー表示を行う上で色毎に最適なバイアス電圧を決められることは、高品質なカラー画像を表示させる上で重要である。
（実施形態７）
図１６に、第７の実施形態のアクティブマトリックス型の表示装置の構成図を示す。同図は、図１３に示した第５実施形態のXIV-XIV線と同等位置における断面図である。本実施形態が第２の実施形態と異なる点は、第２の電流配線１４の断面構造にある。つまり、図に示すように、第２の電流配線１４は、絶縁層２２の中間層上に形成された突条部３１の外表面を覆って形成されている。突条部３１の幅は、第１の電流配線１３の幅よりも狭い幅で形成され、高さは第２の電流配線の厚みの１/２〜２倍の範囲にされている。要は、突条部３１の外表面を覆って形成される第２の電流配線１４の高さが、金属画素電極１８に対向する部位の透明画素電極１９の高さよりも高く形成する。
【００４２】
これによれば、実施形態６の隔壁３０と同様の作用により、カラー化に対応することができる他、次に述べるように、有機ＬＥＤ素子２５から取り出すことができる光量を増やすとともに、隣接する他の画素の発光が混じるのを抑制する効果がある。
【００４３】
つまり、図１７に示すように、表面の凹凸が１００ｎｍ以下の平坦な絶縁膜２２上に、金属画素電極１８と平坦な第２の電流配線１４を形成した場合、有機ＬＥＤ素子２５から発光する光は表面保護層３２を透過して外部への出射光となるが、図示矢印３３のように、斜め方向に向かう光は表面保護層３２の界面で反射し横方向に内部を伝播することになる。その結果、光の取り出し効率を低下するだけでなく、他の画素の電極などで反射して外部に射出すると、コントラストを低下させるなど画質劣化の要因になる。
【００４４】
そこで、上記のような内部を伝搬する光を低下させるため、第２の電流配線１４を図１６に示す構成にしたのである。つまり、有機ＬＥＤ素子２５から斜めに出射される光のうち、表面保護層３２に対して入射角が低い光は、断面が山形の第２の電流配線１４の表面で反射し、その画素の出射光として外部に取り出される。したがって、全体として光の取り出し効率を向上することができる。
【００４５】
以上説明した本発明の各実施の形態の表示装置は、トップエミッション型にすることによって、高開口率の画素を実現するとともに、発光や電気的信号よる画質劣化要因を抑制して、高輝度、高画質の表示装置を実現できる。
【００４６】
なお、上記の実施形態において、薄膜トランジスタ１６，１７をトップゲート形として構成したが、ボトムゲート方でも同一の効果が得られることはいうまでもない。
【００４７】
また、薄膜トランジスタ１６，１７は、多結晶シリコンに限らず、アモルファスシリコン又は単結晶シリコンによって形成しても、本発明の効果に影響しない。
【００４８】
また、画素内の薄膜トランジスタの数は２つに限定されるものではなく、駆動回路の構成に応じて２つ以上の薄膜トランジスタを用いることができる。
【００４９】
さらに、透明竃極１９としてＩＴＯを用いる例を説明したが、ＩＺＯなど他の光透過率の高い導電膜を用いることができる。また、電流配線１３、１４は、Ａｌに限定されるものではなく、より抵抗の低い銅Ｃｕなどの金属を用いることができる。
【００５０】
【発明の効果】
以上述べたように、本発明によれば、発光素子を用いたトップエミッション型の表示装置の具体的な画素構造を提供することができる。
【００５１】
また、本発明の他の発明によれば、発光素子を用いたトップエミッション型の表示装置の大型化に対応できる透明画素電極への電流供給構造を実現できる。
【００５２】
さらに、本発明の他の発明によれば、有機ＬＥＤ素子を用いたトップエミッション型の表示装置のカラーパネル化に適した画素構造を実現できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の表示装置に係る一部の画素領域を示す平面図である。
【図２】図１のII-II線における表示装置の断面図である。
【図３】図１のIII-III線における表示装置の断面図である。
【図４】本発明の一実施形態の画素の駆動回路図である。
【図５】本発明の第２実施形態の表示装置に係る一部の画素領域を示す平面図である。
【図６】図５のVI-VI線における表示装置の断面図である。
【図７】図５のVII-VII線における表示装置の断面図である。
【図８】本発明の第３実施形態の表示装置に係る一部の画素領域を示す平面図である。
【図９】図８のIX-IX線における表示装置の断面図である。
【図１０】図８のX-X線における表示装置の断面図である。
【図１１】本発明の第４実施形態の表示装置に係る一部の画素領域を示す平面図である。
【図１２】図１１のXI-XI線における表示装置の断面図である。
【図１３】本発明の第５実施形態の表示装置に係る一部の画素領域を示す平面図である。
【図１４】図１３のXIV-XIV線における表示装置の断面図である。
【図１５】本発明の第６実施形態の表示装置の断面図を示すものであり、図１３に示したXIV-XIV線と同等位置における断面図である。
【図１６】本発明の第７実施形態の表示装置の断面図を示すものであり、図１３に示したXIV-XIV線と同等位置における断面図である。
【図１７】第７実施形態の表示装置の効果を説明するための説明図である。
【符号の説明】
１０ 配線
１１ 走査信号配線
１２ 画素信号配線
１３ 第１の電流配線
１４ 第２の電流配線
１５ コンデンサ
１６ 第１の薄膜トランジスタ
１７ 第２の薄膜トランジスタ
１８ 金属画素電極
１９ 透明画素電極
２０ コンタクトエリア
２１ ゲート絶縁膜
２２ 絶縁膜
２３，２４ 層間絶縁膜
２５ 有機ＬＥＤ素子
２６ 基板
２７ コンタクトエリア
３０ 隔壁
３１ 突条部
３２ 表面保護層
【発明の属する技術分野】
本発明は、アクティブマトリックス型の表示装置（ディスプレイ）に係り、例えば有機ＬＥＤ等のように自ら発光する発光素子を用いた表示装置に関する。
【０００２】
【従来の技術】
高度情報化社会の到来に伴い、パーソナルコンピュータ、携帯情報端末、情報通信機器あるいはこれらの複合製品の需要が増大している。これ等の製品には、薄型かつ軽量で、高速応答性を有する表示装置（ディスプレイ）が要望されている。
【０００３】
このような要望に好適なディスプレイとして、省電力化を図ることができる発光素子を用いた表示装置が提案されている。一般に、アクティブマトリックス型の表示装置は、基板上に矩形の画素領域をマトリックス状に配列して形成される。例えば、発光素子の１つである有機ＬＥＤは、正孔輸送層と電荷注入層と有機発光層とからなる有機ＬＥＤ素子の両面を、透明画素電極（陽極）と金属画素電極（陰極）で挟んで形成される。そして、従来のアクティブマトリックス型の有機ＬＥＤ表示装置においては、ガラスなどの透明な基板側に有機ＬＥＤ素子の透明画素電極を配置し、反基板側に金属画素電極を配置して形成される。
【０００４】
各画素の有機ＬＥＤ素子の駆動回路は、格子状に配設された走査配線と信号配線の交点近くに第1の薄膜トランジスタ（ＴＦＴ１）を設け、このＴＦＴ１を走査信号と画素信号により駆動してコンデンサ（保持容量）にデータを蓄積し、このコンデンサの電圧に応じて第２の薄膜トランジスタ（ＴＦＴ２）を駆動して、このＴＦＴ２に接続された陽極の透明画素電極を介して有機発光層に流す電流を制御して発光させるようになっている。そして、有機発光層で発光された光は透明画素電極を通して基板側から取り出すようにしている。
【０００５】
ところで、基板側から発光を取り出すボトムエミッション型のディスプレイの場合、各画素に対して配設されるＴＦＴ１、ＴＦＴ２、コンデンサ及び配線からなる駆動回路の占める面積が光透過の妨げになるから、いわゆる開口率の向上に限界がある。
【０００６】
そこで、従来、ＴＦＴ等の駆動回路の影響を受けずに開口率を高めるため、基板の反対側から光を取り出すいわゆる上面取り出し型（トップエミッション型）のディスプレイが提案されている（文献：ＳＩＤ２００１Ｄｉｇｅｓｔ−２４−４Ｌ）。このトップエミッション型はボトムエミッション型に比べて開口率の向上が期待できる。
【０００７】
【発明が解決しようとする課題】
しかしながら、トップエミッション型の場合、有機ＬＥＤ素子の反基板側（一般に、上側という。）の電極膜を透明にして光を取り出すことになるが、上記文献には、有機ＬＥＤ素子及び駆動回路の具体的な構造については開示されていない。
【０００８】
また、透明画素電極膜の誘電率は金属画素電極膜と比較して一般に一桁以上大きい。そのため、ディスプレイパネルが大形になると消費電流が増加し、有機ＬＥＤ素子への電流供給配線の損失が大きくなるという問題がある。
【０００９】
また、有機ＬＥＤ素子は熱や水分によって急速に劣化が進む。そのため、上部に透明画素電極膜を形成する方法、及びその透明画素電極膜をパターンニングする方法が問題になる。特に、多色表示を可能にするには、複数の色の有機ＬＥＤ素子が必要になるが、色ごとに素子の発光特性が異なるのが現状であるから、効果的に表示色を制御するには供給電流の配線を分けることが好ましい。しかし、透明画素電極膜を任意の形状に形成するのは難しいという問題がある。
【００１０】
本発明は、発光素子を用いたトップエミッション型の表示装置の具体的な画素構造を提供することを第１の課題とする。
【００１１】
また、本発明は、発光素子を用いたトップエミッション型の表示装置において、大型化に対応できる透明画素電極への電流供給構造を提供することを第２の課題とする。
【００１２】
さらに、本発明は、有機ＬＥＤ素子を用いたトップエミッション型の表示装置において、カラーパネル化に適した画素構造を提供することを第３の課題とする。
【００１３】
【課題を解決するための手段】
上記第１の課題を解決するため、本発明のアクティブマトリックス型の表示装置は、基板上にマトリックス状に配列された複数の画素を備え、各画素は、発光層の両面に透明画素電極と金属画素電極を形成してなる発光素子と、該発光素子の駆動電流を制御する駆動回路とを含んで構成され、前記駆動回路は、前記基板上に形成され、前記発光素子は、絶縁材からなる中間層を挟んで前記駆動回路上に前記透明画素電極を反基板側に位置させて層状に形成され、前記発光素子の金属画素電極は、前記中間層を貫通して設けられた導電部によって前記駆動回路に接続された構造を特徴とする。
【００１４】
これによれば、発光素子の開口率は、下層部の駆動回路、例えば、走査信号配線、画素信号配線、発光素子の駆動電流を流す電流配線１３及びトランジスタなどの影響を受けないから開口率を大きくすることができる。特に、開口率は、下層部と上層部とを接続する導電部のみによって決まるので、非常に高い開口率を得ることができる。
【００１５】
上記の場合において、前記発光素子の駆動電流を制御するトランジスタは、前記発光素子の金属画素電極の下側に配置することが好ましい。これによれば、発光素子から放出される光を金属画素電極によって遮ることができ、トランジスタのオフ状態における光によるリーク電流の発生を抑えることができる。その結果、トランジスタによって画素データが書き込まれるコンデンサ１５の電位変化を抑制して、画質の劣化を抑制することができる。
【００１６】
特に、トランジスタを覆う金属画素電極は、走査方向で前段の発光素子の金属画素電極とすることが望ましい。すなわち、当該トランジスタによって対応するコンデンサに画素信号を書き込むとき、上層にある金属画素電極は既に選択が終了しているので定電位状態にある。したがって、その書き込み動作に与える影響を少なくできる。しかも、その際の金属画素電極には電流が流れているので、周囲の電気的変動の影響も遮蔽する効果がある。
【００１７】
上記第２の課題を解決するため、本発明のアクティブマトリックス型の表示装置は、基板上にマトリックス状に配列された複数の画素を備え、各画素は、駆動回路が形成された下層と、該下層上に形成された絶縁材からなる中間層と、該中間層上に発光素子が形成された上層とを有してなり、前記駆動回路は、前記画素の配列に沿って直交配設された走査信号配線及び画像信号配線と、前記発光素子の駆動電流を流す第１の電流配線と、前記走査信号配線と前記画像信号配線に接続され走査信号と画素信号に応動して第１の電流配線を介して前記発光素子の駆動電流を制御するトランジスタ回路とを含んで構成され、前記発光素子は、発光層と、該発光層を挟んで形成された透明画素電極と金属画素電極とを有し、該透明画素電極を反基板側に位置させて構成され、前記トランジスタ回路は、前記中間層を貫通して設けられた導体によって前記発光素子の金属画素電極に接続され、かつ当該画素の走査方向前段の画素の金属画素電極の下に配設されてなり、前記上層に、前記発光素子の駆動電流を流す第２の電流配線を設け、該第２の電流配線を前記発光素子の透明画素電極に接続してなることを特徴とする。
【００１８】
すなわち、一般に、光の透過率が高い透明画素電極は、シート抵抗が高いので、第２の電流配線を形成することにより、配線による損失を低減してより多くの画素電流を発光素子に供袷することができる。特に、ディスプレイパネルが大型化していくと、配線あたりの電流量は増加する一方で、配線長も増すことから配線抵抗が増加して、電流配線の電流損失が大きくなる。そして、配線の電圧降下のために、電源から遠い位置の発光素子に十分な電圧を印加することが困難になるが、抵抗の低い第２の電流配線を設けることにより、大形パネルの実現が可能になる。
【００１９】
この場合、上層に形成される第２の電流配線は、第１の電流配線に重なる位置に延在させて形成することができる。また、発光素子の駆動電流を規定するトランジスタを制御するコンデンサを、定電位の第１と第２の電流配線の下に配置すれば、コンデンサに保持される電圧を、より安定に保つことができ、高品質の表示を実現できる。また、画素信号配線と第１の電流配線は、同一方向に延在させて、かつ略等間隔に配設することが好ましい。これによれば、画素信号配線と第１の電流配線との間の配線容量を最小化することができ、コンデンサに画素データを書き込むトランジスタの負荷容量を低減して、高速動作させることができる。
【００２０】
また、第２の電流配線は、画素の配列に沿って格子状に配設することが望ましい。これによれば、第２の電流配線による電圧降下を小さくすることができ、大形パネルに適用することができる。
【００２１】
また、上記第３の課題を解決するため、本発明のアクティブマトリックス型の表示装置は、基板上にマトリックス状に配列された複数の画素を備え、各画素は、発光層の両面に透明画素電極と金属画素電極を形成してなる発光素子と、該発光素子の駆動電流を制御する駆動回路とを含んで構成され、前記駆動回路は、前記基板上に形成され、前記発光素子は、絶縁材からなる中間層を挟んで前記駆動回路上に前記透明画素電極を反基板側に位置させて層状に形成され、前記発光素子の金属画素電極は、前記中間層を貫通して設けられた導電部によって前記駆動回路に接続されてなり、前記複数の画素相互の境界領域に、前記透明画素電極の高さよりも高い絶縁性の隔壁を形成してなることを特徴とする。
【００２２】
これによれば、隔壁の形成後に、発光素子を規定する開口のマスク（例えば、層間絶縁膜）を形威し、発光する色の異なる発光材料をそれぞれの色毎に定められた開口部に蒸着し、又は発光材料を溶媒に溶かしてインクジェヅトプリンタ等により印刷して発光素子を形成することができ、カラー化に対応することができる。つまり、画素列毎に異なる色、例えば赤、緑、青の発光をする発光素子を順に配列しておき、第２の電流配線を色毎に分けて電源に接続することにより、それそれの色に異なる特性の発光素子のバイアス電圧を調整することができる。その結果、高品質なカラー画像を実現できる。
【００２３】
また、本発明のアクティブマトリックス型の表示装置は、基板上にマトリックス状に配列された複数の画素を備え、各画素は、駆動回路が形成された下層と、該下層上に形成された絶縁材からなる中間層と、該中間層上に発光素子が形成された上層とを有してなり、前記発光素子は、発光層と、該発光層を挟んで形成された透明画素電極と金属画素電極とを有してなり、該透明画素電極を反基板側に位置させて形成され、前記上層に、前記発光素子の駆動電流を流す第２の電流配線を前記発光素子の透明画素電極に接続して形成し、該第２の電流配線は、前記中間層上に幅が前記第２の電流配線よりも狭く形成された突条部の外表面を覆って形成され、かつ該第２の電流配線の高さが前記金属画素電極に対向する部位の前記透明画素電極の高さよりも高く形成することを特徴とする。
【００２４】
すなわち、発光素子から斜めに出射される光は、表面に形成される透明な保護層で反射して他の画素に進入し、コントラストを低下させるおそれがある。この点、上記構成の第２の電流配線を設ければ、発光素子から斜めに出射された光は第２の電流配線の表面で反射し、その画素の出射光として外部に出射されるから、全体として光の取り出し効率を向上することができる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図を用いて説明する。
（実施形態１）
図１〜４に、第１の実施形態のアクティブマトリックス型の表示装置の構成図を示す。図１は表示装置の一部の画素領域を示す平面図であり、図２は図１のII-II線における断面図、図３は図１のIII-IIIにおける断面図、図４は一画素の駆動回路の回路図である。図４に示すように、マトリックス状に配線される走査信号配線１１と画素信号配線１２の各交点ごとに、第１の薄膜トランジスタＴsw１６が対応させて設けられ、Ｔsw１６のゲート電極は走査信号配線１１に、ソース電極は画素信号配線１２に、ドレン電極は第１の電流配線１３に接続される。また、第１の電流配線１３は第２の薄膜トランジスタＴdr１７のソース−ドレン回路を介して発光素子である有機ＬＥＤ素子２５の陽極（金属画素電極１８）に接続されている。有機ＬＥＤ素子１８の陰極（透明画素電極１９）は接地されるようになっている。また、Ｔdr１７のゲート電極は配線１０を介してコンデンサ（保持容量）Ｃｓ１５に接続され、コンデンサ１５の他端はＴsw１６のドレンに接続されている。そして、走査信号がＨのときにＴsw１６がオンしてコンデンサＣｓ１５に画素信号が保持され、ここコンデンサＣｓ１５の電圧に応じて能動素子であるＴdr１７が駆動され、有機ＬＥＤ素子１８に流れる電流を制御するようになっている。これにより、有機ＬＥＤ１８が画素信号に応じて発光するようになっている。
【００２６】
このような駆動回路と有機ＬＥＤ素子を備えた表示装置は、図１〜３に示すように構成される。表示装置は、図２の断面図に示すように、基板２６上に形成された駆動回路を有する下層と、この下層上に形成された中間層としての絶縁膜２２と、この絶縁膜２２の上に形成された有機ＬＥＤ素子２５を有する上層とに分けられている。なお、図１は、一部の画素領域の駆動回路が形成された下層側の平面図を示し、上層部との相対位置関係を示すため、金属画素電極１８を一点鎖線で示している。
【００２７】
図１〜図３に示すように、基板２６上に絶縁層等を介して、走査信号配線１１（１１-１、１１-２）と画素信号配線１２が格子状に配設され、それらによって囲まれる領域に各画素が対応するようになっている。ただし、後述するように、画素を構成する矩形状の金属画素電極１８は、走査信号配線１１と画素信号配線１２によって囲まれる矩形領域の約半ピッチ分、図において下方（行方向）にずらして配設されている。また、第１の電流配線１３は、画素信号配線１２に平行に行方向に延在させて配置されている。走査信号配線１１と画素信号配線１２の各交点の近傍位置に、第１の薄膜トランジスタＴsw１６が配設されている。Ｔsw１６のゲート電極とソース電極はそれぞれ走査信号配線１１と画素信号配線１２に接続され、ドレン電極は配線１０を介して画素データを蓄積するコンデンサＣｓ１５に接続されている。有機ＬＥＤ素子１８に流す電流を制御する第２の博膜トランジスタＴdr１７は、Ｔsw１６の近傍に配置され、ソース電極は第１の電流配線１３に、ドレン電極は絶縁膜２２に開けられたコンタクトエリア２０を通じて有機ＬＥＤ素子２５の金属画素電極１８に配線２８を介して接続されている。金属画素電極１８が形成される側の絶縁膜２２は、上面が平坦に形成されている。
【００２８】
ここで、前述したように、金属画素電極１８は、走査の順番において自画素よりも後に選択される画素のＴsw１６及びＴdr１７を含む回路を覆うように、位置を行方向にずらして配置されている。言い換えれば、Ｔsw１６及びＴdr１７を含む回路は、走査の順番において自画素よりも前に選択される画素の金属画素電極１８により覆われている。例えば、図１において、走査信号配線１１−１の次に走査信号配線１１−２が走査される順番のとき、走査信号配線１１−２に接続された画素の駆動回路のＴsw１６−２及びＴdr１７−２は、前段の走査信号配線１１−１によって駆動される画素のＴdr１７−１に接続された金属画素電極１８−１によってその上部が覆われている。
【００２９】
このように構成される画素領域の断面構造を、図２及び図３を用いて説明する。図２は、図１のII-II線における断面図であり、図３は図１のIII-III線における断面図である。それらの図に示すように、薄膜トランジスタＴsw１６とＴdr１７は、基板２６の上面に形成された多結晶シリコンの薄膜層２８の上に、ＳｉＯ２を積層したゲート絶縁膜２１上にゲート電極１６ｇをパターン形威し、さらに層間絶縁膜２３をパターン形成した上に、ソース電極及びドレン電極とコンタクトを取って画素信号配線１２と配線１０が接続される。ここで、ゲート電極１６ｇは、例えばクロム（Ｃｒ）やアルミニウム（Ａ１）などの金属又はその合金材料で形成することができる。層間絶縁膜２３は、ＳｉＯ２やＳｉＮなどの単層あるいは積層により形成することができる。ソース電極及びドレン電極とコンタクトは、Ａ１又はその合金などの金属によりコンタクトを取ることができる。また、コンデンサＣs１５は、多結晶シリコンの薄膜層２８とゲート電極１６ｇと同一材料で形成された電極１５aとの間に挟まれたゲート絶縁膜２１を誘電体として構成される。
【００３０】
図２及び図３に示すように、画素の駆動回路のうち、Ｔsw１６、Ｔdr１７、コンデンサ１５、第１の電流配線１３を含む部分は、中層部である絶縁膜２２よりも下の下層部に形成されている。そして、絶縁膜２２よりも上の上層部には、絶縁膜２２上に金属画素電極１８をパターン形成する。この際、金属画素電極１８と接続される下層部のＴdr１７のドレン電極に接続された配線２８に対応する位置の絶縁膜２２に開口を形成しておくことにより、その開口位置に金属画素電極１８と配線２８を接続するコンタクトエリア２０が形成される。次いで、コンタクトエリア２０の上部を層間絶縁膜２４によって覆い、金属画素電極１８の上面に開口エリアを形成した後、マスクを用いて有機ＬＥＤ素子２５をパターン蒸着などの手法によって形威し、さらに透明画素電極１９を積層する。その後、ガラスやプラスチヅクなどの透明な基板あるいはフィルムによって空隙の無いように密封したり、不活性ガスを充填した状態で密封する。なお、透明画素電極１９は表示装置全体にわたって共通に形成されており、表示装置の図示していない周辺部において接地線に接続されるようになっている。
【００３１】
このように構成されることから、第１の実施形態によれば、有機ＬＥＤ素子２５の開口率は、下層部の薄膜トランジスタ１６、１７、走査信号配線１１、画素信号配線１２及び第１の電流配線１３などの影響を受けずに、下層部と上層部とを接続するコンタクトエリア２０のみによって決まるから、非常に高い開口率を得ることができる。
【００３２】
また、薄膜トランジスタＴsw１６及びＴdr１７は、金属画素電極１８によって覆われているため、発光層を含む有機ＬＥＤ素子２５から放出される光の影響を受けない。その結果、それらのトランジスタのオフ状態における光によるリーク電流の発生が抑えられるから、コンデンサ１５の電位変化を抑制して、画質の劣化を抑制することができる。
【００３３】
特に、走査方向前段の画素の金属画素電極１８によって薄膜トランジスタＴsw１６及びＴdr１７を覆うようにすることにより、画素信号配線１２の画素信号によって薄膜トランジスタＴsw１６に画素信号を書き込むとき、上層にある金属画素電極１８は既に選択が終了しているので定電位状態にあるから、その書き込み動作に与える影響を少なくできる。しかも、その際の金属画素電極１８には電流が流れているので、周囲の電気的変動の影響も遮蔽する効果がある。
（実施形態２）
図５〜７に、第２の実施形態のアクティブマトリックス型の表示装置の構成図を示す。図５は図１と同様に一部の画素領域を示す平面図であり、図６は図５のVI-VI線における断面図、図７は図５のVII-VII線における断面図である。本実施形態が第１の実施形態と異なる点は、絶縁膜２２上に金属画素電極１８をアルミＡ１又はその合金材料によってパターンニングする際に、第２の電流配線１４を同時に形成することにある。この第２の電流配線１４は、下層部の第１の電流配線１３と各画素内においてほぼ同じ位置に形成する。この第２の電流配線１４は、透明画素電極１９とコンタクトエリア２７を通じて接続される。
【００３４】
ここで、透明画素電極１９は、ＩＴＯなどの光の透過半の高い材料を用いることが好ましい。一般に、ＩＴＯのシート抵抗はＡ１に比べて１桁以上高いから、第１の実施形態のように透明画素電極１９自体を電流配線として用いると、透明画素電極１９による電圧降下のために、有機ＬＥＤ素子２５に供給する電流が制限される場合がある。この点、本実施形態によれば、第２の電流配線１４を形成しているから、透明画素電極１９による損失を低減してより多くの画素電流を各有機ＬＥＤ素子２５に供袷することができる。
【００３５】
すなわち、ディスプレイパネルが大型化していくと、透明画素電極１９に流れる電流量は増加する一方、電流が流れる距離も増すことから、抵抗が増加して電流損失が大きくなる。その電圧降下のために、電源から遠い位置の有機ＬＥＤ素子２５に十分な電圧を印加することが困難になる。したがって、抵抗の低い第２の電流配線を設けることにより、大形パネルの実現を可能にできる。
【００３６】
また、有機ＬＥＤ素子２５の駆動電流を規定する薄膜トランジスタ１７を制御するコンデンサ１５を、定電位の電流配線１３、１４の下に配置していることから、コンデンサ１５に保持される電圧を、より安定に保つことができ、高品質の表示を実現できる。
（実施形態３）
図８〜１０に、第３の実施形態のアクティブマトリックス型の表示装置の構成図を示す。図８は図１と同様に一部の画素領域を示す平面図であり、図９は図８のIX-IX線における断面図、図１０は図８のX-X線における断面図である。本実施形態が第２の実施形態と異なる点は、絶縁膜２２上に形成する第２の電流配線１４が金属画素電極１８の短辺に平行に配設されていることである。金属画素電極１８は、コンタクトエリア２０で駆動電流を制御する第２の薄膜トランジスタＴdr１７に接続され、また第２の電流配線１４はコンタクトエリア２７で透明画素電極１９に接続されている。
【００３７】
このように第２の電流配線１４を、金属画素電極１８の短辺に平行に配設することにより、有機ＬＥＤ素子２５の発光に寄与する開口エリアは、図５の実施形態２と比較して正方形に近い形状とすることができるとともに、開口率を高くすることができる。したがって、同じ画素輝度で比べた場合、各有機ＬＥＤ素子２５の電流密度を低減することができるので素子寿命が長くなる。
（実施形態４）
図１１、１２に、第４の実施形態のアクティブマトリックス型の表示装置の構成図を示す。図１１は図１と同様に一部の画素領域を示す平面図であり、図１２は図１１のXI-XI線における断面図である。本実施形態が第２又は第３の実施形態と異なる点は、第２の電流配線１４が金属画素電極１８を取り囲むようなメッシュ状に配設されていることである。金属画素電極１８は、コンタクトエリア２０で駆動電流を制御する第２の薄膜トランジスタＴdr１７に接続され、第２の電流配線１４はコンタクトエリア２７で透明画素電極１９に接続されている。
【００３８】
第２又は第３の実施形態の場合、第２の電流配線は画素の行方向又は列方向ごとに独立して形成されている。したがって、配線幅を広くしても、電流供袷量が多くなるラインの第２の電流配線では、電流供袷量が少ないラインに比べて電圧降下が大きくなるから表示差となって現れやすい。例えば、対角２０インチを超えるディスプレイパネルの場合、有機ＬＥＤ素子２５の効率７ｃｄ／Ａで、最大輝度５００cd／ｍ２を実現する場合を検討する。この場合、画素サイズ１０８×３２４μｍの画素において、シート抵抗が0．1Ω/□のＡ１を用いて電流配線１３、１４を形成しても、電圧降下を３Ｖ以下に抑えるとすると、配線幅を６０μｍ程度にしなければならない。第１の電流配線１３はともかく、第２の電流配線１４は開効率に直接影響するので配線幅を狭くするのが好ましい。そこで、本実施形態では、第２の電流配線１４をメッシュ状に配設して、配線幅を小さくすることにより開口率を向上させている。
(実施形態５)
図１３、１４に、第５の実施形態のアクティブマトリックス型の表示装置の構成図を示す。図１３は図１と同様に一部の画素領域を示す平面図であり、図１４は図１３のXIV-XIV線における断面図である。本実施形態が第２の実施形態と異なる点は、下層部に形成する画素信号配線１２を、隣り合う第１の電流配線１３-１と１３-２のほぼ中央に位置させて配置したことである。画素信号配線１２によって伝達された画素信号の電圧は、走査信号配線１１にによって選択された薄膜トランジスタＴsw１６によって、コンデンサＣｓ１５に記憶される。そして、薄膜トランジスタＴsw１６がオフ状態になっても、コンデンサＣｓ１５に記憶された電圧に従って薄膜トランジスタＴdr１７が制御する電流がコンタクト２０を通って有機ＬＥＤ素子２５に供袷される。
【００３９】
このように、画素信号配線１２を隣り合う第１の電流配線１３から最も離れた位置に配置することによって、それらの配線の線間容量を最小にすることができる。この線間容量は、配線長に比例し、配線の間隔に反比例する。画素ピッチによって第１の電流配線１３の間隔は決まるから、隣り合う２つの電流配線１３と画素信号配線１２との間の線問容量の和は、画素信号配線１２が隣り合う２つの電流配線１３の中央に位置するときに最小となる。ディスプレイのパネルサイズが大きく、精細度が上がって高速駆動が必要になると、負荷容量の増加は書き込み速度の速度の低下となって画質を低下させる。したがって、配線負荷容量を低減するためにも、画素信号配線１２は隣り合う電流配線１３の中央に位置する配置が最適である。
(実施形態６)
図１５に、第６の実施形態のアクティブマトリックス型の表示装置の構成図を示す。同図は、図１３に示した第５実施形態のXIV-XIV線と同等位置における断面図である。本実施形態が第５の実施形態と異なる点は、下層部に形成する第２の電流配線１４を形成した後に、同配線１４と同等かそれ以下の幅を持ち、高さが透明画素電極１９の膜厚よりも高い絶縁物による隔壁３０を形成するプロセスを追加したことにある。
【００４０】
隔壁３０形成後は、発光部を規定する開口部を層間絶縁膜２４によって形威し、発光する色の異なる有機ＬＥＤ素子２５を、例えばそれそれの色毎に定められた開口部を覆い、かつコンタクトエリア２７には有機ＬＥＤ材料が付着しないように注意して、マスクを用いて有機ＬＥＤ材料を蒸着する。これに代えて、発光材料を溶媒に溶かしてインクジェヅトプリンタ等により印刷して、有機ＬＥＤ素子２５を形成してもよい。このような有機ＬＥＤ素子２５の積層方法は一例に過ぎず、本発明を限定するものではない。このように有機ＬＥＤ素子２５を積層した後で、さらに透明画素電極１９となる透明導電膜を全面に積層する。積層された透明導電膜は第２の電流配線１４の上に形成された隔壁３０によって画素列毎に別々の第２の電流配線１４にそれそれコンタクトエリア２７を通じて接続される。
【００４１】
以上のような製法により、画素列毎に異なる色、例えば赤、緑、青の発光をする有機ＬＥＤ素子を順に配列しておけば、表示領域周辺で第２の電流配線１４を色毎に分けて電源に接続することにより、それそれの色に応じて有機ＬＥＤ索子のバイアスを調整することができる。有機ＬＥＤ素子の発光の電流や寿命の特性は色毎に異なっているから、ディスプレーにてカラー表示を行う上で色毎に最適なバイアス電圧を決められることは、高品質なカラー画像を表示させる上で重要である。
（実施形態７）
図１６に、第７の実施形態のアクティブマトリックス型の表示装置の構成図を示す。同図は、図１３に示した第５実施形態のXIV-XIV線と同等位置における断面図である。本実施形態が第２の実施形態と異なる点は、第２の電流配線１４の断面構造にある。つまり、図に示すように、第２の電流配線１４は、絶縁層２２の中間層上に形成された突条部３１の外表面を覆って形成されている。突条部３１の幅は、第１の電流配線１３の幅よりも狭い幅で形成され、高さは第２の電流配線の厚みの１/２〜２倍の範囲にされている。要は、突条部３１の外表面を覆って形成される第２の電流配線１４の高さが、金属画素電極１８に対向する部位の透明画素電極１９の高さよりも高く形成する。
【００４２】
これによれば、実施形態６の隔壁３０と同様の作用により、カラー化に対応することができる他、次に述べるように、有機ＬＥＤ素子２５から取り出すことができる光量を増やすとともに、隣接する他の画素の発光が混じるのを抑制する効果がある。
【００４３】
つまり、図１７に示すように、表面の凹凸が１００ｎｍ以下の平坦な絶縁膜２２上に、金属画素電極１８と平坦な第２の電流配線１４を形成した場合、有機ＬＥＤ素子２５から発光する光は表面保護層３２を透過して外部への出射光となるが、図示矢印３３のように、斜め方向に向かう光は表面保護層３２の界面で反射し横方向に内部を伝播することになる。その結果、光の取り出し効率を低下するだけでなく、他の画素の電極などで反射して外部に射出すると、コントラストを低下させるなど画質劣化の要因になる。
【００４４】
そこで、上記のような内部を伝搬する光を低下させるため、第２の電流配線１４を図１６に示す構成にしたのである。つまり、有機ＬＥＤ素子２５から斜めに出射される光のうち、表面保護層３２に対して入射角が低い光は、断面が山形の第２の電流配線１４の表面で反射し、その画素の出射光として外部に取り出される。したがって、全体として光の取り出し効率を向上することができる。
【００４５】
以上説明した本発明の各実施の形態の表示装置は、トップエミッション型にすることによって、高開口率の画素を実現するとともに、発光や電気的信号よる画質劣化要因を抑制して、高輝度、高画質の表示装置を実現できる。
【００４６】
なお、上記の実施形態において、薄膜トランジスタ１６，１７をトップゲート形として構成したが、ボトムゲート方でも同一の効果が得られることはいうまでもない。
【００４７】
また、薄膜トランジスタ１６，１７は、多結晶シリコンに限らず、アモルファスシリコン又は単結晶シリコンによって形成しても、本発明の効果に影響しない。
【００４８】
また、画素内の薄膜トランジスタの数は２つに限定されるものではなく、駆動回路の構成に応じて２つ以上の薄膜トランジスタを用いることができる。
【００４９】
さらに、透明竃極１９としてＩＴＯを用いる例を説明したが、ＩＺＯなど他の光透過率の高い導電膜を用いることができる。また、電流配線１３、１４は、Ａｌに限定されるものではなく、より抵抗の低い銅Ｃｕなどの金属を用いることができる。
【００５０】
【発明の効果】
以上述べたように、本発明によれば、発光素子を用いたトップエミッション型の表示装置の具体的な画素構造を提供することができる。
【００５１】
また、本発明の他の発明によれば、発光素子を用いたトップエミッション型の表示装置の大型化に対応できる透明画素電極への電流供給構造を実現できる。
【００５２】
さらに、本発明の他の発明によれば、有機ＬＥＤ素子を用いたトップエミッション型の表示装置のカラーパネル化に適した画素構造を実現できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の表示装置に係る一部の画素領域を示す平面図である。
【図２】図１のII-II線における表示装置の断面図である。
【図３】図１のIII-III線における表示装置の断面図である。
【図４】本発明の一実施形態の画素の駆動回路図である。
【図５】本発明の第２実施形態の表示装置に係る一部の画素領域を示す平面図である。
【図６】図５のVI-VI線における表示装置の断面図である。
【図７】図５のVII-VII線における表示装置の断面図である。
【図８】本発明の第３実施形態の表示装置に係る一部の画素領域を示す平面図である。
【図９】図８のIX-IX線における表示装置の断面図である。
【図１０】図８のX-X線における表示装置の断面図である。
【図１１】本発明の第４実施形態の表示装置に係る一部の画素領域を示す平面図である。
【図１２】図１１のXI-XI線における表示装置の断面図である。
【図１３】本発明の第５実施形態の表示装置に係る一部の画素領域を示す平面図である。
【図１４】図１３のXIV-XIV線における表示装置の断面図である。
【図１５】本発明の第６実施形態の表示装置の断面図を示すものであり、図１３に示したXIV-XIV線と同等位置における断面図である。
【図１６】本発明の第７実施形態の表示装置の断面図を示すものであり、図１３に示したXIV-XIV線と同等位置における断面図である。
【図１７】第７実施形態の表示装置の効果を説明するための説明図である。
【符号の説明】
１０ 配線
１１ 走査信号配線
１２ 画素信号配線
１３ 第１の電流配線
１４ 第２の電流配線
１５ コンデンサ
１６ 第１の薄膜トランジスタ
１７ 第２の薄膜トランジスタ
１８ 金属画素電極
１９ 透明画素電極
２０ コンタクトエリア
２１ ゲート絶縁膜
２２ 絶縁膜
２３，２４ 層間絶縁膜
２５ 有機ＬＥＤ素子
２６ 基板
２７ コンタクトエリア
３０ 隔壁
３１ 突条部
３２ 表面保護層
Claims (10)
- 基板上にマトリックス状に配列された複数の画素を備え、
各画素は、発光層の両面に透明画素電極と金属画素電極を形成してなる発光素子と、該発光素子の駆動電流を制御する駆動回路とを含んで構成され、
前記駆動回路は、前記基板上に形成され、
前記発光素子は、絶縁材からなる中間層を挟んで前記駆動回路上に前記透明画素電極を反基板側に位置させて層状に形成され、
前記発光素子の金属画素電極は、前記中間層を貫通して設けられた導電部によって前記駆動回路に接続され、
前記駆動回路は、前記発光素子の駆動電流を制御するトランジスタを含んでなり、
該トランジスタは、前記金属画素電極の下側に配置され、
前記トランジスタが下側に配置される前記金属画素電極は、走査方向で前段の発光素子の金属画素電極であることを特徴とするアクティブマトリックス型の表示装置。 - 基板上にマトリックス状に配列された複数の画素を備え、
各画素は、駆動回路が形成された下層と、該下層上に形成された絶縁材からなる中間層と、該中間層上に発光素子が形成された上層とを有してなり、
前記駆動回路は、走査信号と画素信号に応動して前記発光素子の駆動電流を制御するトランジスタ回路を含んで構成され、
前記発光素子は、発光層と、該発光層を挟んで形成された透明画素電極と金属画素電極とを有し、該透明画素電極を反基板側に位置させてなり、
前記トランジスタ回路は、前記中間層を貫通して設けられた導体によって前記発光素子の金属画素電極に接続され、かつ当該画素の走査方向前段の画素の金属画素電極の下に配設されてなるアクティブマトリックス型の表示装置。 - 前記下層は、前記画素の配列に沿って直交配設された走査信号配線及び画像信号配線と、前記発光素子の駆動電流を流す電流配線とを含んでなることを特徴とする請求項２に記載のアクティブマトリックス型の表示装置。
- 基板上にマトリックス状に配列された複数の画素を備え、
各画素は、駆動回路が形成された下層と、該下層上に形成された絶縁材からなる中間層と、該中間層上に発光素子が形成された上層とを有してなり、
前記駆動回路は、前記画素の配列に沿って直交配設された走査信号配線及び画像信号配線と、前記発光素子の駆動電流を流す第１の電流配線と、前記走査信号配線と前記画像信号配線に接続され走査信号と画素信号に応動して第１の電流配線を介して前記発光素子の駆動電流を制御するトランジスタ回路とを含んで構成され、
前記発光素子は、発光層と、該発光層を挟んで形成された透明画素電極と金属画素電極とを有し、該透明画素電極を反基板側に位置させて構成され、
前記トランジスタ回路は、前記中間層を貫通して設けられた導体によって前記発光素子の金属画素電極に接続され、かつ当該画素の走査方向前段の画素の金属画素電極の下に配設されてなり、
前記上層に、前記発光素子の駆動電流を流す第２の電流配線を設け、該第２の電流配線を前記発光素子の透明画素電極に接続してなるアクティブマトリックス型の表示装置。 - 前記下層に形成される前記第１の電流配線と前記上層に形成される前記第２の電流配線は、前記画素に沿って重なる位置に延在させて形成されたことを特徴とする請求項４に記載のアクティブマトリックス型の表示装置。
- 前記駆動回路は、前記発光素子に流す電流を規定するコンデンサを含み、該コンデンサを構成する１対の電極は前記第１の電流配線の下側に絶縁層を介して重ねて形成されてなることを特徴とする請求項４又は５に記載のアクティブマトリックス型の表示装置。
- 前記画素信号配線と前記第１の電流配線は、同一方向に延在させて、かつ略等間隔に配設されなることを特徴とする請求項４〜６のいずれかに記載のアクティブマトリックス型の表示装置。
- 前記第２の電流配線は、前記画素の配列に沿って格子状に配設されてなることを特徴とする請求項４〜７のいずれかに記載のアクティブマトリックス型の表示装置。
- 前記第２の電流配線は、前記画素の短辺に沿って配設されてなることを特徴とする請求項４に記載のアクティブマトリックス型の表示装置。
- 基板上にマトリックス状に配列された複数の画素を備え、
各画素は、駆動回路が形成された下層と、該下層上に形成された絶縁材からなる中間層と、該中間層上に発光素子が形成された上層とを有してなり、
前記発光素子は、発光層と、該発光層を挟んで形成された透明画素電極と金属画素電極とを有してなり、該透明画素電極を反基板側に位置させて形成され、
前記発光素子の駆動電流を流す第１の電流配線が前記発光素子の透明画素電極に接続して前記下層に形成され、前記発光素子の駆動電流を流す第２の電流配線が前記発光素子の透明画素電極に接続して前記上層に形成され、
該第２の電流配線は、前記中間層上に幅が前記第１の電流配線よりも狭く形成された突条部の外表面を覆って断面が山形に形成され、かつ該第２の電流配線の高さが前記金属画素電極に対向する部位の前記透明画素電極の高さよりも高く形成されてなるアクティブマトリックス型の表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002004526A JP3718770B2 (ja) | 2002-01-11 | 2002-01-11 | アクティブマトリックス型の表示装置 |
| TW091120578A TW594621B (en) | 2002-01-11 | 2002-09-10 | Acive matrix type display device |
| US10/244,458 US6888520B2 (en) | 2002-01-11 | 2002-09-17 | Active matrix type display |
| KR1020030001817A KR100910088B1 (ko) | 2002-01-11 | 2003-01-11 | 액티브 매트릭스형 표시 장치 |
| US11/111,893 US7692609B2 (en) | 2002-01-11 | 2005-04-22 | Active matrix type display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002004526A JP3718770B2 (ja) | 2002-01-11 | 2002-01-11 | アクティブマトリックス型の表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003208109A JP2003208109A (ja) | 2003-07-25 |
| JP3718770B2 true JP3718770B2 (ja) | 2005-11-24 |
Family
ID=19191013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002004526A Expired - Fee Related JP3718770B2 (ja) | 2002-01-11 | 2002-01-11 | アクティブマトリックス型の表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6888520B2 (ja) |
| JP (1) | JP3718770B2 (ja) |
| KR (1) | KR100910088B1 (ja) |
| TW (1) | TW594621B (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3718770B2 (ja) * | 2002-01-11 | 2005-11-24 | 株式会社日立製作所 | アクティブマトリックス型の表示装置 |
| JP4170138B2 (ja) * | 2003-04-28 | 2008-10-22 | 三菱電機株式会社 | 有機電界発光素子およびその製造方法 |
| US7557779B2 (en) * | 2003-06-13 | 2009-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8937580B2 (en) * | 2003-08-08 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of light emitting device and light emitting device |
| JP4165478B2 (ja) | 2003-11-07 | 2008-10-15 | セイコーエプソン株式会社 | 発光装置及び電子機器 |
| KR100711001B1 (ko) | 2003-12-29 | 2007-04-24 | 엘지.필립스 엘시디 주식회사 | 유기전계발광 소자 |
| US8681140B2 (en) * | 2004-05-21 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus having the same |
| KR100659055B1 (ko) * | 2004-06-23 | 2006-12-19 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터를 구비한 능동 구동형 유기전계발광 디스플레이 장치 및 그 제조방법 |
| US20060056267A1 (en) * | 2004-09-13 | 2006-03-16 | Samsung Electronics Co., Ltd. | Driving unit and display apparatus having the same |
| JP4289332B2 (ja) | 2004-09-30 | 2009-07-01 | セイコーエプソン株式会社 | Ｅｌ表示装置、ｅｌ表示装置の製造方法、及び電子機器 |
| KR100700648B1 (ko) * | 2005-01-31 | 2007-03-27 | 삼성에스디아이 주식회사 | 전면발광 유기전계발광표시장치 |
| KR100746163B1 (ko) * | 2006-02-06 | 2007-08-06 | 삼성전자주식회사 | 디스플레이장치 및 그 제조방법 |
| KR100765522B1 (ko) * | 2006-02-06 | 2007-10-10 | 엘지전자 주식회사 | 전계발광소자와 그 제조방법 |
| KR100765519B1 (ko) * | 2006-02-07 | 2007-10-10 | 엘지전자 주식회사 | 전계발광소자 및 그의 제조방법 |
| JP2007264053A (ja) * | 2006-03-27 | 2007-10-11 | Kyocera Corp | 画像表示装置 |
| KR100740132B1 (ko) | 2006-11-10 | 2007-07-16 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 |
| JP2009133914A (ja) * | 2007-11-28 | 2009-06-18 | Sony Corp | 表示装置 |
| KR101506264B1 (ko) * | 2008-06-13 | 2015-03-30 | 삼성전자주식회사 | 발광 소자, 발광 장치 및 상기 발광 소자의 제조 방법 |
| KR101305377B1 (ko) * | 2009-06-16 | 2013-09-06 | 엘지디스플레이 주식회사 | 상부발광 방식 유기전계 발광소자 및 그 제조 방법 |
| KR101404951B1 (ko) * | 2009-07-01 | 2014-06-09 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판 및 유기 ｅｌ 표시 장치 |
| KR101562285B1 (ko) | 2009-12-28 | 2015-10-21 | 엘지디스플레이 주식회사 | 3차원 입체 영상 유기전계발광소자 |
| JP2012003925A (ja) * | 2010-06-16 | 2012-01-05 | Sony Corp | 表示装置 |
| TWI420663B (zh) * | 2010-07-29 | 2013-12-21 | Au Optronics Corp | 有機發光裝置之畫素結構 |
| US8603841B2 (en) | 2010-08-27 | 2013-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing methods of semiconductor device and light-emitting display device |
| JP6099336B2 (ja) * | 2011-09-14 | 2017-03-22 | 株式会社半導体エネルギー研究所 | 発光装置 |
| US9246133B2 (en) * | 2013-04-12 | 2016-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting module, light-emitting panel, and light-emitting device |
| KR102255199B1 (ko) * | 2014-08-04 | 2021-05-25 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| US10032843B2 (en) | 2014-09-11 | 2018-07-24 | Lg Display Co., Ltd. | Organic light emitting display device and method of manufacturing the same |
| KR102360783B1 (ko) | 2014-09-16 | 2022-02-10 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| KR102284756B1 (ko) | 2014-09-23 | 2021-08-03 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN104536226B (zh) | 2014-12-29 | 2018-03-30 | 上海天马微电子有限公司 | 一种显示面板及显示装置 |
| CN110071138A (zh) * | 2018-01-24 | 2019-07-30 | 株式会社日本有机雷特显示器 | 发光装置和显示装置 |
| KR102512725B1 (ko) * | 2018-02-28 | 2023-03-23 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN109979378B (zh) | 2019-05-15 | 2020-12-04 | 京东方科技集团股份有限公司 | 像素驱动电路和显示面板 |
| CN111430414A (zh) * | 2020-03-31 | 2020-07-17 | 京东方科技集团股份有限公司 | Oled显示面板及制备方法、显示装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5118987A (en) * | 1989-11-13 | 1992-06-02 | Westinghouse Electric Corp. | Multi-layer structure and method of constructing the same for providing tfel edge emitter modules |
| US5701055A (en) * | 1994-03-13 | 1997-12-23 | Pioneer Electronic Corporation | Organic electoluminescent display panel and method for manufacturing the same |
| GB9414639D0 (en) * | 1994-07-20 | 1994-09-07 | Philips Electronics Uk Ltd | An image detector |
| JPH1154268A (ja) * | 1997-08-08 | 1999-02-26 | Sanyo Electric Co Ltd | 有機エレクトロルミネッセンスディスプレイ装置 |
| TW420964B (en) * | 1998-02-25 | 2001-02-01 | Toppan Printing Co Ltd | Organic electroluminescence display substrate, method of manufacturing it and organic electroluminescent display element |
| JP3736179B2 (ja) * | 1999-02-23 | 2006-01-18 | 富士電機ホールディングス株式会社 | 有機薄膜発光素子 |
| US6509688B1 (en) * | 1999-07-08 | 2003-01-21 | Lg. Philips Lcd Co., Ltd. | Electro-luminescent display with storage capacitor formed in longitudinal direction of power supply line |
| US6641933B1 (en) * | 1999-09-24 | 2003-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting EL display device |
| JP4906017B2 (ja) * | 1999-09-24 | 2012-03-28 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2001148291A (ja) * | 1999-11-19 | 2001-05-29 | Sony Corp | 表示装置及びその製造方法 |
| KR100477100B1 (ko) * | 2000-08-17 | 2005-03-17 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시소자 제조 방법 |
| KR100378597B1 (ko) * | 2000-12-22 | 2003-04-03 | 한국전자통신연구원 | 고해상도 전계 방출 디스플레이 |
| KR100466399B1 (ko) * | 2000-12-29 | 2005-01-13 | 현대엘씨디주식회사 | 아이피이 구조를 갖는 유기 이엘소자 |
| KR100442489B1 (ko) * | 2001-06-11 | 2004-07-30 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| KR100815145B1 (ko) * | 2001-09-07 | 2008-03-19 | 삼성전자주식회사 | 유기 전계발광 디바이스 및 이의 제조방법 |
| JP3718770B2 (ja) * | 2002-01-11 | 2005-11-24 | 株式会社日立製作所 | アクティブマトリックス型の表示装置 |
-
2002
- 2002-01-11 JP JP2002004526A patent/JP3718770B2/ja not_active Expired - Fee Related
- 2002-09-10 TW TW091120578A patent/TW594621B/zh not_active IP Right Cessation
- 2002-09-17 US US10/244,458 patent/US6888520B2/en not_active Expired - Lifetime
-
2003
- 2003-01-11 KR KR1020030001817A patent/KR100910088B1/ko active IP Right Grant
-
2005
- 2005-04-22 US US11/111,893 patent/US7692609B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20050190130A1 (en) | 2005-09-01 |
| KR100910088B1 (ko) | 2009-07-30 |
| US20030132927A1 (en) | 2003-07-17 |
| JP2003208109A (ja) | 2003-07-25 |
| TW594621B (en) | 2004-06-21 |
| US7692609B2 (en) | 2010-04-06 |
| KR20030061359A (ko) | 2003-07-18 |
| US6888520B2 (en) | 2005-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3718770B2 (ja) | アクティブマトリックス型の表示装置 | |
| JP3541625B2 (ja) | 表示装置及びアクティブマトリクス基板 | |
| US7642109B2 (en) | Electrical connection in OLED devices | |
| US20110122355A1 (en) | Active matrix substrate, display panel, display device, and method for manufacturing active matrix substrate | |
| JP2008523446A (ja) | サイズの異なる画素を備えるｏｌｅｄディスプレイ | |
| JP2010032642A (ja) | アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法 | |
| KR20040062105A (ko) | 유기전계 발광소자와 그 제조방법 | |
| JP2004533022A (ja) | パッシブ駆動マトリクス・ディスプレイ | |
| JP3746046B2 (ja) | 有機電界発光素子とその製造方法 | |
| JPH0757871A (ja) | 電場発光表示装置 | |
| US20220328611A1 (en) | Display substrate, method of manufacturing the same, and display device | |
| JP2010055070A (ja) | 表示装置および表示装置の製造方法 | |
| JP4625869B2 (ja) | 表示装置 | |
| KR20090119737A (ko) | 표시장치 | |
| JP4639662B2 (ja) | 電気光学装置および電子機器 | |
| KR100473999B1 (ko) | 유기전계 발광소자와 그 제조방법 | |
| CN100539777C (zh) | 电致发光显示装置 | |
| KR20210015205A (ko) | 투명 표시 장치 | |
| JP2004163941A (ja) | 表示装置及びアクテブマトリクス基板 | |
| WO2023004763A1 (zh) | 显示基板及其制备方法、显示装置 | |
| CN112086487B (zh) | 一种显示面板及显示设备 | |
| JP2019197621A (ja) | 表示装置 | |
| WO2023283996A1 (zh) | 双面显示面板及显示装置 | |
| KR102484892B1 (ko) | 투명표시장치 및 이의 제조방법 | |
| JP5137685B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050823 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130916 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |