KR20070121120A - 듀얼패널 타입 유기전계 발광소자 및 그 제조 방법 - Google Patents

듀얼패널 타입 유기전계 발광소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20070121120A
KR20070121120A KR1020060055779A KR20060055779A KR20070121120A KR 20070121120 A KR20070121120 A KR 20070121120A KR 1020060055779 A KR1020060055779 A KR 1020060055779A KR 20060055779 A KR20060055779 A KR 20060055779A KR 20070121120 A KR20070121120 A KR 20070121120A
Authority
KR
South Korea
Prior art keywords
electrode
layer
buffer layer
light emitting
substrate
Prior art date
Application number
KR1020060055779A
Other languages
English (en)
Other versions
KR101189139B1 (ko
Inventor
채기성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060055779A priority Critical patent/KR101189139B1/ko
Publication of KR20070121120A publication Critical patent/KR20070121120A/ko
Application granted granted Critical
Publication of KR101189139B1 publication Critical patent/KR101189139B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 서로 마주대하는 제 1 기판 및 제 2 기판과; 상기 제 1 기판 상에 서로 교차하여 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과; 상기 게이트 배선과 데이터 배선과 연결되며 형성된 스위칭 박막트랜지스터와; 상기 스위칭 박막트랜지스터와 연결되며 형성된 구동 박막트랜지스터와; 상기 구동 박막트랜지스터와 연결된 연결전극과; 상기 제 2 기판 내측면에 형성되며 상기 제 2 기판을 이루는 재질의 굴절율보다는 크고 상기 연결전극을 이루는 재질보다는 작은 굴절율을 갖는 제 1 버퍼층과; 상기 제 1 버퍼층과 동일물질로 동일층에 형성된 컬럼 스페이서와; 상기 제 1 버퍼층 및 상기 컬럼 스페이서 하부에 형성된 제 1 전극과; 상기 제 1 전극 하부로 상기 게이트 배선 또는 데이터 배선에 대응하여 형성된 격벽과; 상기 제 1 전극 하부로 상기 각 화소영역에 대응하여 상기 격벽에 의해 분리되며 형성된 유기 발광층과; 상기 유기 발광층 하부로 각 화소영역별로 분리되며 형성된 제 2 전극을 포함하며, 상기 컬럼 스페이서의 끝단에 형성된 상기 제 2 전극이 상기 연결전극과 접촉하며 형성된 것을 특징으로 하는 듀얼패널 타입 유기전계 발광소자를 제공한다.
유기전계 발광소자, 듀얼패널 타입, 투과효율, 전반사, 임계각

Description

듀얼패널 타입 유기전계 발광소자 및 그 제조 방법 {Dual panel type organic electroluminescent device and methode for fabricating the same}
도 1은 일반적인 액티브 매트릭스형 유기전계발광 소자의 한 화소에 대한 회로도.
도 2는 종래의 하부발광방식 유기전계발광 소자에 대한 개략적인 단면도.
도 3은 본 발명의 제 1 실시예에 따른 상부발광 구조의 듀얼패널 타입 유기전계발광 소자의 단면도.
도 4는 빛의 밀한매질에서 소한매질로 입사 시 입사각 변화에 따른 진행 상태를 나타낸 도면.
도 5는 본 발명의 제 2 실시예에 따른 듀얼패널 타입 액티브 매트릭스형 유기전계 발광소자의 일부를 도시한 단면도.
도 6a 내지 도 6h는 본 발명의 제 2 실시예에 따른 듀얼패널 타입 유기전계발광소자의 제조 단계별 단면도.
<도면의 주요부분에 대한 부호의 설명〉
200 : 듀얼패널 타입 유기전계 발광소자
201 : 제 1 기판 203 : 게이트 전극
206 : 게이트 절연막 210 : 반도체층
215 : 데이터 배선 217 : 소스 전극
219 : 드레인 전극 222 : 보호층
225 : 드레인 콘택홀 230 : 연결전극
251 : 제 2 전극 253 : 제 1 버퍼층
255 : 제 1 전극 258 : 컬럼 스페이서
265 : 보조전극 268 : 제 2 버퍼층
273 : 격벽 276 : 유기 발광층
280 : 제 2 전극
DTr : 구동 박막트랜지스터 P : 화소전극
본 발명은 유기전계발광 소자(Organic Electroluminescent Device)에 관한 것이며, 특히 발광 효율을 극대화한 것을 특징으로 하는 유기전계발광 소자에 관한 것이다.
평판 디스플레이(FPD ; Flat Panel Display)중 하나인 유기전계발광 소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이 기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
또한 상기 유기전계발광 소자의 제조공정은 증착(deposition) 및 인캡슐레이션(encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하다.
이러한 특성을 갖는 유기전계발광 소자는 크게 패시브 매트릭스 타입과 액티브 매트릭스 타입으로 나뉘어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하므로, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.
그러나, 액티브 매트릭스 방식에서는, 화소(pixel)를 온/오프(on/off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 화소(pixel)별로 위치하고, 이 박막트랜지스터와 연결된 제 1 전극은 화소 단위로 온(on)/오프(off)되고, 이 제 1 전극과 대향하는 제 2 전극은 공통전극이 된다.
그리고, 상기 액티브 매트릭스 방식에서는 픽셀에 인가된 전압이 스토리지 커패시터(CST ; storage capacitance)에 충전되어 있어, 그 다음 프레임(frame) 신 호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다. 따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계발광 소자가 주로 이용되고 있다.
이하, 이러한 액티브 매트릭스형 유기전계발광 소자의 기본적인 구조 및 동작특성에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 일반적인 액티브 매트릭스형 유기전계발광 소자의 한 화소에 대한 회로도이다.
도시한 바와 같이 액티브 매트릭스형 유기전계발광 소자의 하나의 화소는 스위칭(switching) 박막트랜지스터(STr)와 구동(driving) 박막트랜지스터(DTr), 스토리지 캐패시터(StgC), 그리고 유기전계발광 다이오드(E)로 이루어진다.
즉, 제 1 방향으로 게이트 배선(GL)이 형성되어 있고, 이 제 1 방향과 교차되는 제 2 방향으로 형성되어 화소영역(P)을 정의하며 데이터 배선(DL)이 형성되어 있으며, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 형성되어 있다.
또한, 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(STr)와 전기적으로 연결된 구동 박막트랜지스터(DTr)가 형성되어 있다.
이때, 상기 구동 박막트랜지스터(DTr)는 유기전계발광 다이오드(E)와 전기적으로 연결되고 있다. 즉 상기 유기전계발광 다이오드(E)의 일측 단자인 제 1 전극 은 상기 구동 박막트랜지스터(DTr)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 전원배선(PL)과 연결되고 있다. 이때, 상기 전원배선(PL)은 전원전압을 상기 유기전계발광 다이오드(E)로 전달하게 된다.
또한, 상기 구동 박막트랜지스터(DTr)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(StgC)가 형성되고 있다.
따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 박막트랜지스터(STr)가 온(on) 되고, 상기 데이터 배선(DL)의 신호가 구동 박막트랜지스터(DTr)의 게이트 전극에 전달되어 상기 구동 박막트랜지스터(DTr)가 온(on) 되므로 유기전계발광 다이오드(E)를 통해 빛이 출력된다. 이때, 상기 구동 박막트랜지스터(DTr)가 온(on) 상태가 되면, 전원배선(PL)으로부터 유기전계발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 상기 유기전계발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 되며, 상기 스토리지 커패시터(StgC)는 스위칭 박막트랜지스터(STr)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(DTr)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(STr)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
이러한 구동을 하는 유기전계발광 소자는 유기전계발광 다이오드를 통해 발광된 빛의 투과방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉜다.
도 2는 종래의 하부발광방식 유기전계발광 소자에 대한 개략적인 단면도이 다.
도시한 바와 같이, 통상적으로 유리로 이루어진 제 1 기판(1)과, 상기 제 1 기판(1)과 마주하며 단지 캡슐레이션을 위한 제 2 기판(31)이 서로 대향되게 배치되어 있다.
또한, 상기 제 1, 2 기판(1, 31)의 가장자리부는 씰패턴(40 ; seal pattern)에 의해 봉지되어 있으며, 제 1 기판(1)의 상부에는 각 화소영역(P) 구동 박막트랜지스터(DTr)가 형성되어 있고, 상기 각각의 구동 박막트랜지스터(DTr)와 연결되어 제 1 전극(12)이 형성되어 있고, 상기 제 1 전극(12) 상부에는 적(Red), 녹(Green), 청(Blue)색을 각각 발광하는 발광 물질 패턴(14a, 14b, 14c)을 포함하는 유기 발광층(14)이 형성되어 있고, 상기 유기 발광층(14) 상부에는 전면에 제 2 전극(16)이 형성되어 있다. 이때, 상기 제 1, 2 전극(12, 16)은 상기 유기 발광층(14)에 전계를 인가해주는 역할을 한다.
그리고, 전술한 씰패턴(40)에 의해서 상기 제 1 기판(1) 상에 형성된 제 2 전극(16)과 제 2 기판(31)은 일정간격 이격되어 있으며, 상기 제 2 기판(31)의 내부면에는 외부로의 수분을 차단하는 흡습제(32) 및 상기 흡습제(32)와 제 2 기판(31)간의 접착을 위한 반투성 테이프가 포함되어 있다.
이러한 구조를 갖는 유기전계발광 소자는 상기 제 1 전극(12)을 양극(anode)으로, 제 2 전극(16)을 음극(cathode)으로 구성할 경우, 상기 제 1 전극(12)은 투명도전성 물질 중 일함수가 높은 물질인 인듐-틴-옥사이드(ITO)로써 형성하고, 제 2 전극(16)은 일함수가 낮은 금속물질에서 선택된다.
하지만, 전술한 구조를 갖는 하부발광 방식의 유기전계 발광소자는 구동소자 및 스위칭 소자 등이 형성되는 어레이 기판 상에 제 1 전극 및 유기 발광층과 제 2 전극으로 구성되는 유기전계 발광 다이오드가 동시에 형성된다. 따라서 상기 구동 및 스위칭 소자 등의 어레이 소자의 수율과 유기전계발광 다이오드의 수율의 곱이 전체 수율이 되므로 어레이 소자 또는 유기전계발광 다이오드 중 어느 한쪽에서 불량이 발생되면 최종 완성품인 상기 유기전계 발광소자는 불량이 되는 바 생산수율이 저하되는 문제가 있다.
또한 하부발광 방식인 바, 상기 구동소자와 스위칭 소자에 의해 가려지는 부분이 많아 개구율이 저하되는 문제가 있다.
또한, 최근에는 대면적화 및 고해상도의 표시장치를 요구하게 됨으로써 전력소비가 많아 저전력 구동이 가능한 제품을 요구하고 있는 실정이다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 생산수율 및 개구율을 높일 수 있는 유기전계발광 소자를 제공하는 것이다.
나아가 추가 공정없이 웨이브 가이드(wave guide) 발생에 의한 빛의 손실을 최소화하는 것을 또 다른 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 듀얼패널 타입 유기전계 발광소 자는 서로 마주대하는 제 1 기판 및 제 2 기판과; 상기 제 1 기판 상에 서로 교차하여 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과; 상기 게이트 배선과 데이터 배선과 연결되며 형성된 스위칭 박막트랜지스터와; 상기 스위칭 박막트랜지스터와 연결되며 형성된 구동 박막트랜지스터와; 상기 구동 박막트랜지스터와 연결된 연결전극과; 상기 제 2 기판 내측면에 형성되며 상기 제 2 기판을 이루는 재질의 굴절율보다는 크고 상기 연결전극을 이루는 재질보다는 작은 굴절율을 갖는 제 1 버퍼층과; 상기 제 1 버퍼층과 동일물질로 동일층에 형성된 컬럼 스페이서와; 상기 제 1 버퍼층 및 상기 컬럼 스페이서 하부에 형성된 제 1 전극과; 상기 제 1 전극 하부로 상기 게이트 배선 또는 데이터 배선에 대응하여 형성된 격벽과; 상기 제 1 전극 하부로 상기 각 화소영역에 대응하여 상기 격벽에 의해 분리되며 형성된 유기 발광층과; 상기 유기 발광층 하부로 각 화소영역별로 분리되며 형성된 제 2 전극을 포함하며, 상기 컬럼 스페이서의 끝단에 형성된 상기 제 2 전극이 상기 연결전극과 접촉하며 형성된 것을 특징으로 한다.
이때, 상기 제 2 기판은 유리재질로 이루어지며, 상기 제 1 전극은 인듐-틴-옥사이드(ITO)로 이루어진 것이 특징이며, 상기 제 1 버퍼층은 가시광대역의 굴절율 값이 1.55 내지 1.95인 유기 물질로 이루어진 것이 특징이며, 이때 상기 가시광대역의 굴절율 값이 1.55 내지 1.95인 유기 물질은 poly styrenr, poly 2-vinylthiophene, 1.68 poly vinylcarbazole 중에서 선택되는 것이 바람직하다.
또한, 상기 유기 발광층은, 정공수송층(hole transporting layer), 정공주입층(hole injection layer), 발광층(emitting material layer), 전자주입 층(electron injection layer) 및 전자수송층(electron transporting layer)으로 구성되는 것이 특징이다.
또한, 상기 제 1 전극과 격벽 사이에는 제 2 버퍼층이 더욱 형성된 것이 바람직하며, 상기 제 1 전극과 상기 제 2 버퍼층 사이에는 보조전극이 더욱 형성되며, 상기 보조전극은 상기 제 2 버퍼층에 의해 완전히 덮혀진 상태인 것이 특징이다.
본 발명에 따른 듀얼패널 타입 유기전계 발광소자의 제조 방법은 화소영역이 정의된 제 1 기판 상에 제 1 두께의 유기 물질층을 형성하는 단계와; 상기 유기 물질층을 패터닝하여 상기 화소영역 일부에 상기 제 1 두께의 컬럼 스페이서와 그 외의 영역에 상기 제 1 두께보다 얇은 제 2 두께의 제 1 버퍼층을 형성하는 단계와; 상기 컬럼 스페이서와 제 1 버퍼층 위로 전면에 제 1 전극을 형성하는 단계와; 상기 제 1 전극 위로 상기 화소영역의 경계에 격벽을 형성하는 단계와; 상기 화소영역 내의 상기 제 1 전극 위로 유기 발광층을 형성하는 단계와; 상기 화소영역 내의 유기 발광층 위로 제 2 전극을 형성하는 단계와; 제 2 기판 내측면에 상기 화소영역에 대응하여 스위칭 박막트랜지스터와 구동 박막트랜지스터를 형성하는 단계와; 상기 구동 박막트랜지스터와 연결되는 연결전극을 형성하는 단계와; 상기 연결전극과 상기 컬럼 스페이서 상부에 형성된 제 2 전극을 접촉시키며 상기 제 1, 2 기판을 합착하는 단계를 포함한다.
이때, 상기 제 1 두께의 컬럼 스페이서와 그 외의 영역에 상기 제 1 두께보다 얇은 제 2 두께의 제 1 버퍼층을 형성하는 단계는, 상기 유기 물질층 위로 포토 레지스트층을 형성하는 단계와; 상기 포토레지스트층을 반투과영역을 포함하는 노광 마스크를 이용하여 노광하는 단계와; 상기 노광된 포토레지스층을 현상하여 제 3 두께의 제 1 포토레지스트 패턴과 상기 제 3 두께보다 얇은 제 4 두께의 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1, 2 포토레지스트 패턴 외부로 노출된 유기 물질층을 식각하는 단계와; 애싱을 실시하여 상기 제 2 포토레지스트 패턴을 제거하는 단계와; 상기 제 1 포토레지스트 패턴 외부로 노출된 유기 물질층을 언더 에칭을 실시하여 상기 제 1 두께의 컬럼 스페이서와 상기 제 2 두께의 버퍼층을 형성하는 단계와; 상기 제 1 포토레지스트 패턴을 제거하는 단계를 포함한다.
또한, 상기 제 1 두께의 컬럼 스페이서와 그 외의 영역에 상기 제 1 두께보다 얇은 제 2 두께의 제 1 버퍼층을 형성하는 단계는, 상기 유기 물질층 위로 포토레지스트층을 형성하는 단계와; 상기 포토레지스트층을 투과영역과 차단영역을 포함하는 노광 마스크를 이용하여 노광하는 단계와; 상기 노광된 포토레지스층을 현상하여 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴 외부로 노출된 유기 물질층을 언더 에칭(under etching)을 실시하여 상기 제 1 두께의 컬럼 스페이서와 상기 제 2 두께의 버퍼층을 형성하는 단계와; 상기 포토레지스트 패턴을 제거하는 단계를 포함한다.
또한, 상기 격벽을 형성하는 단계 이전에는, 상기 제 1 전극 위로 상기 화소영역의 경계에 제 2 버퍼층을 더욱 형성하며, 상기 제 2 버퍼층을 형성하기 이전에는, 상기 제 2 버퍼층 하부의 상기 제 1 전극 위로 보조전극을 더욱 형성하는 것이 특징이다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
<제 1 실시예>
도 3은 본 발명의 제 1 실시예에 따른 상부발광 구조의 듀얼패널 타입 유기전계발광 소자의 단면도이다.
도시한 바와 같이, 본 발명의 제 1 실시예에 따른 듀얼패널타입 유기전계발광 소자(100)는 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시)가 형성된 제 1 기판(101)과, 제 1 및 제 2 전극(155, 180)과 유기 발광층(176)을 포함하는 유기전계발광 다이오드(E) 및 컬럼 스페이서(158)가 형성된 제 2 기판(151)이 서로 마주하며 대향하고 있다.
이때, 상기 제 1, 2 기판(101, 151)은 도면에는 나타나지 않았지만 테두리를 따라 씰패턴(미도시)이 형성됨으로써 합착된 상태를 유지하고 있으며, 상기 씰패턴(미도시)의 내측으로 흡습제(미도시)가 형성되어 있다.
한편, 상기 제 1 기판(101)에는 게이트 배선(미도시)과 데이터 배선(115)이 교차하여 화소영역(P)을 정의하며 형성되어 있다. 또한, 이들 두 배선(미도시, 115)의 교차지점에는 스위칭 소자인 스위칭 박막트랜지스터(미도시)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(미도시)와 전기적으로 연결되며 게이트 전극(103)과 게이트 절연막(106)과 반도체층(110)과 소스 및 드레인 전극(117, 119)을 갖는 구동 박막트랜지스터(DTr)가 형성되어 있다. 이때, 상기 반도체층(110)은 순수 비정질 실리콘의 액티브층(110a)과 불순물 비정질 실리콘의 오믹콘택층(110b) 으로 구성되고 있다. 상기 스위칭 및 구동 박막트랜지스터(미도시, DTr)는 도면에서는 순수 및 불순물의 비정질 실리콘으로 이루어진 보텀 게이트(bottom gate) 타입을 예로써 보이고 있으며, 변형예로써 폴리실리콘 반도체층을 포함하여 탑 게이트(top gate) 타입으로 형성될 수도 있다.
다음, 상기 스위칭 및 구동 박막트랜지스터(미도시, DTr) 위로 상기 구동박막트랜지스터(DTr)의 드레인 전극(119)을 노출시키는 드레인 콘택홀(125)을 갖는 보호층(122)이 형성되어 있다. 또한, 상기 보호층(122) 위로 상기 드레인 콘택홀(125)을 통해 상기 드레인 전극(119)과 접촉하며 각 화소영역(P)별로 연결전극(130)이 형성되어 있다.
한편, 상기 제 2 기판(151)에 있어서는, 상기 제 2 기판(151)의 내측면 즉 상기 연결전극(130)과 마주하는 면에는 양극(anode)의 역할을 하기 위해 일함수 값이 비교적 높은 물질인 인듐-틴-옥사이드(ITO)로써 전면에 제 1 전극(155)이 형성되어 있으며, 상기 제 1 전극(155) 하부로 상기 제 1 기판(101) 상에 형성된 연결전극(130)의 일부에 대응하여 컬럼 스페이서(158)가 형성되어 있다.
또한, 상기 컬럼 스페이서(158)를 포함하여 노출된 제 1 전극(155) 하부로 각 화소영역(P)별로 적, 녹, 청색을 발광하는 물질로써 적, 녹, 청색의 발광 패턴을 포함하는 유기 발광층(176)이 형성되어 있으며, 상기 컬럼 스페이서(158) 및 상기 유기 발광층(176) 하부로 각 화소영역(P)별로 형성되며 음극(cathode)의 역할을 하기 위해 비교적 일함수 값이 낮은 금속물질인 알루미늄(Al) 또는 알루미늄 합금(AlNd)으로 이루어진 제 2 전극(180)이 형성되어 있다.
이때, 상기 컬럼 스페이서(158)의 끝단부에 대응하여 형성된 상기 제 2 전극(180)은 상기 제 1 기판(101)상의 연결전극(130)과 접촉하며 형성되고 있는 것이 특징이다.
또한, 상기 제 2 기판(151)의 내측면의 상기 제 1 전극(155) 하부로는 각 화소영역(P)의 경계 즉, 상기 제 1 기판(101)의 게이트 배선(미도시) 또는 데이터 배선(115)에 대응하여 상기 제 2 기판(151)면을 기준으로 역테이퍼 형태(상기 제 2 기판(151)면을 기준으로 이에 수직하게 절단하였을 경우, 그 단면구조가 이와 접촉하며 형성된 버퍼층(168)을 기준으로 이와 접촉하는 면이 좁고 그 상부로 갈수록 넓어지는 역사다리꼴 형태)의 구조를 갖는 격벽(173)이 더욱 형성되어 있으며, 상기 역테이퍼 구조의 격벽(173)에 의해 상기 유기 발광층(176) 및 상기 제 2 전극(180)이 각 화소영역(P)별로 분리되며 형성되어지게 된다.
이때, 상기 격벽(173)과 제 1 전극(155) 사이에는 버퍼층(168)이 더욱 형성되어 있으며, 상기 버퍼층(168)과 제 1 전극(155) 사이에는 상기 제 1 전극(155)에 더욱 효과적인 전압인가를 위해 저저항 금속물질로 이루어진 보조전극(165)이 더욱 형성되어 있다. 이때 상기 보조전극을 형성되지 않을 수도 있다.
또한, 상기 유기 발광층(176)은 발광 효율을 극대화하기 위해 도면에는 나타내지 않았지만, 다중층 구조 즉, 제 1 전극(155) 하면으로부터 순차적으로 정공수송층(hole transporting layer), 정공주입층(hole injection layer), 발광층(emitting material layer), 전자주입층(electron injection layer) 및 전자수송층(electron transporting layer)으로 형성될 수도 있다.
전술한 제 1 실시예에 따른 유기전계발광 소자(100)는 유기전계발광 다이오드(E)를 갖는 제 2 기판(151)과 스위칭 및 구동 박막트랜지스터(미도시, DTr)를 갖는 제 1 기판(101)이 각각 따로 형성되고 이들 두 기판(151, 101)을 합착하여 유기전계발광 소자를 완성한다. 따라서 각 기판(151, 101)을 제조 시 발생하는 불량을 독립적으로 관리하게 됨으로써 수율을 향상시키게 된다.
또한, 상부발광 방식이 되는 바, 하부의 스위칭 및 구동 박막트랜지스터(미도시, DTr)에 의해 가려지는 부분이 없어짐으로써 개구율을 향상시키는 효과를 갖게 된다.
한편, 전술한 제 1 실시예의 구성을 갖는 듀얼패널 타입 유기전계발광 소자(100)에 있어 상기 유기전계발광 소자(100)를 바라보는 사용자가 느끼게 되는 빛은 상기 단일층 또는 다중층 구조의 유기 발광층(176)에서 발광되어 상기 제 1 전극(155)과 제 2 기판(151)과 공기층을 통과한 것이거나 또는 상기 유기 발광층(176)에서 발광되어 상기 제 2 전극(180) 쪽으로 진행하다 상기 제 2 전극(180)에 의해 반사되어 상기 유기 발광층(176)과 제 1 전극(155)과 제 2 기판(151)과 공기층을 통과한 것이 됨을 알 수 있다.
이때 상기 발광된 빛이 통과하는 각 물질층의 가시광대역의 굴절율을 알아보면, 상기 유기 발광층(176)은 통상 1.7 내지 1.8 정도의 굴절율을 가지며 , 상기 제 1 전극(155)은 인듐-틴-옥사이드(ITO)로 이루어지는 바, 2 정도의 굴절율을 가지며, 유리 재질로 이루어진 제 2 기판(151)은 1.5 그리고 공기층은 1의 굴절율을 갖는다.
따라서 상기 유기 발광층(176)에서 발광된 빛은 제 1 전극, 제 2 기판 및 공기층의 다층의 물질층을 진행함으로써 굴절율 차이를 인식하게 되며, 주로 밀한매질(상대적으로 굴절율이 큰 매질)에서 소한매질(상대적으로 굴절율이 작은 매질)로 진행하게 됨을 알 수 있다. 예를들면 굴절율 2인 제 1 전극(155)에서 굴절율이 1.5인 제 2 기판(151)을 통과하는 경우와, 상기 굴절율 1.5인 제 2 기판(151)에서 굴절율 1인 공기층을 통과하는 경우 모두 밀한매질에서 소한매질을 통과하게 됨을 알 수 있다.
이 경우, 즉, 밀한매질에서 소한매질로 빛이 입사되는 경우, 밀한매질(n1)에서 소한매질(n2)로 빛 입사각 변화에 따른 진행 상태를 나타낸 도 4를 참조하면, 빛이 굴절율이 다른(n1>n2) 두 물질층간의 경계면에 대한 법선(Lp)과 이루는 각도라 정의되는 입사각(θc, θ1, θ3)이 굴절률이 큰 매질(밀한매질, n1)에서 굴절률이 작은 매질(소한매질, n2)로 빛이 나아갈 때는 입사각(θc, θ1, θ3)보다 굴절각(θ2, θ4)이 더 크게 되는데 이때 굴절각이 90도가 되는 입사각이라 정의되는 임계각(θc)보다 커지면 빛은 매질의 경계면을 넘어가지 못하고 전반사가 일어나게 되며 이로인해 이들 두 매질의 경계면에 웨이브 가이드(wave guide)(빛이 상기 경계면을 따라 흘러나가는 현상)가 형성됨으로써 휘도를 저하시키게 됨을 알 수 있다.
따라서, 전반사에 의해 발생하는 웨이브 가이드에 의한 빛의 손실을 최소화여 휘도를 향상시킬 수 있는 구조에 대해 제 2 실시예로써 제안한다.
<제 2 실시예>
도 5는 본 발명의 제 2 실시예에 따른 듀얼패널 타입 액티브 매트릭스형 유기전계 발광소자의 일부를 도시한 단면도이다.
본 발명의 제 2 실시예는 특정 굴절율을 갖는 유기절연물질로써 제 1 버퍼층이 제 2 기판 전면에 스페이서를 형성하는 단계에서 상기 제 2 기판과 제 1 전극 사이에 더욱 형성된다는 것을 제외하고는 전술한 제 1 실시예와 동일하므로 동일한 부분에 대해서는 설명을 생략한다.
도시한 바와 같이, 유기전계 발광 다이오드(E)가 형성된 제 2 기판(251)에 있어서, 유리재질로 이루어진 제 2 기판(251)의 내측면에 굴절율이 1.5보다는 크고 2.0보다는 작은 바람직하게는 1.55 내지 1.95의 값을 갖는 유기물질 예를들면 poly styrenr(굴절율 1.59), poly 2-vinylthiophene(굴절율 1.64), 1.68 poly vinylcarbazole(굴절율 1.68) 중에서 선택되는 하나의 물질로 상기 제 1 기판(201)상의 연결전극(230) 일부에 대응해서는 두꺼운 제 1 두께(t1)를 갖는 컬럼 스페이서(258)가, 그리고 그 외의 영역에 있어서는 상기 제 1 두께보다 얇은 제 2 두께(t2)의 제 1 버퍼층(253)이 형성되어 있다. 이때, 상기 컬럼 스페이서(258)와 상기 제 1 버퍼층(253)은 동일한 마스크 공정에 의해 형성된 것이 특징이며, 이는 추후 제조 방법을 통해 설명한다.
또한, 상기 제 1 버퍼층(253)과 컬럼 스페이서(258) 하부로 투명하며 가시광대역의 굴절율이 2이 인듐-틴-옥사이드(ITO)로 제 1 전극(255)이 전면에 형성되어 있다.
다음, 상기 제 1 전극(255) 하부로 단일층 또는 다중층 구조의 적, 녹, 청의 발광 패턴을 갖는 유기 발광층(276)이 각 화소영역(P)별로 형성되어 있으며, 상기 유기 발광층(276) 하부로 상기 컬럼 스페이서(258)의 끝단부를 통해 상기 제 1 기판(201)상의 연결전극(230)과 접촉하며 각 화소영역(P)별로 독립되며 비교적 일함수 값이 낮은 금속물질인 알루미늄(Al), 또는 알루미늄 합금(AlNd)으로 이루어진 제 2 전극(280)이 형성되어 있다.
이때, 상기 제 1 전극(255) 하부로 각 화소영역(P)의 경계 즉, 상기 제 1 기판(201)상에 형성된 게이트 및 데이터 배선(미도시, 215)에 대응하여 역테이퍼 구조를 갖는 격벽(273)이 형성되어 있으며, 또한 상기 제 1 버퍼층(253)과 상기 격벽(273) 사이에 상기 제 1 전극(255)과 제 2 전극(280)간의 쇼트(short)를 방지하고자 제 2 버퍼층(268)이 더욱 형성되어 있다.
또한, 상기 제 2 버퍼층(268)과 상기 제 1 전극(255) 사이에는 상기 인듐-틴-옥사이드(ITO)로 이루어진 제 1 전극(255)에의 자체 저항에 의한 전압 불균일을 해소하고자 상기 제 1 전극(255) 전면에 걸쳐 고른 전압이 형성되도록 하기 위해 저저항 물질로 이루어진 보조전극(265)이 더욱 형성되어 있다. 이때, 상기 보조전극(265)은 형성하지 않을 수도 있다.
전술한 제 2 실시예의 구성에 따른 듀얼패널타입 유기전계발광 소자(201)는 특히 1.6 내지 1.9의 굴절율을 갖는 제 1 버퍼층(253)이 제 2 기판(251)과 제 1 전극(255) 사이에 형성되므로 상기 유기 발광층(276)으로부터 발광된 빛이 더욱 효율적으로 즉 웨이브 가이드에 의한 빛의 손실없이 상기 제 2 기판(251)을 투과함으로 써 휘도를 향상시키게 된다.
이후, 전술한 제 2 실시예의 구조를 갖는 듀얼패널타입 유기전계발광소자의 투과 효율이 향상되는 이유에 대해 설명한다.
전술한 제 2 실시예의 구조에 있어서, 상기 단일 또는 다중층 구조의 유기 발광층(276)으로부터 발광된 빛의 진행 경로에 대해 살펴보면, 우선 첫 번째로 상기 유기 발광층(276)에서 상부로 발광되어 제 1 전극(255)-> 제 1 버퍼층(253)-> 제 2 기판(251) -> 공기층을 통과하는 제 1 경로를 가지게 되며, 두 번째로는 상기 유기 발광층(276)에서 하부로 발광하여 상기 제 2 전극(280)에 의해 반사됨으로써 상기 유기 발광층(276) 내부를 또 다시 통과 한 후, 제 1 전극(255)-> 제 1 버퍼층(253)-> 제 2 기판(251) -> 공기층을 통과하는 제 2 경로를 가지게 됨을 알 수 있다.
이때, 상기 유기 발광층(276)에서 발광된 빛이 통과하는 각 물질층의 가시광대역의 굴절율을 살펴보면 유기 발광층(276) 자체는 1.7 내지 1.8, 인듐-틴-옥사이드(ITO)로 이루어진 제 1 전극(255)은 2.0, 상기 제 1 버퍼층(253)은 1.6 내지 1.9 의 굴절율을 가지며, 제 2 기판(251)은 1.5 그리고 상기 공기층은 1.0의 굴절율을 갖게 된다.
따라서, 상기 유기 발광층(276)에서 제 1 전극(255)을 통과할 때만이 소한매질에서 밀한매질로 빛이 입사됨에 따라 그 경계면에서는 전반사가 발생하지 않고, 상기 제 1 전극(255)에서 제 1 버퍼층(253), 상기 제 1 버퍼층(253)에서 유리 재질의 제 2 기판(251), 상기 제 2 기판(251)에서 공기층을 빛이 통과하는 경우, 그 상 태가 모두 밀한매질에서 소한매질로 입사되는 구조가 되므로 임계각 이상이 되면 전반사가 일어나게 되며 따라서 그 경계에서 웨이브 가이드에 의한 빛 손실이 발생된다.
이때, 상기 전반사의 임계각을 구하기 위해 이용되는 스넬의 법칙에 대해 간단히 설명한다. 스넬의 법칙은,
n1sinθ1=n2sinθ2 ---①
로 나타낼 수 있다.
이때, 도 4를 참조하면, n1과 n2는 두 물질의 굴절률을 나타내며 θ1과 θ2는 빛이 경계면에 수직인 선 즉 법선 Lp과 이루는 입사각(θ1)과 굴절각(θ2)이다.
n1/n2의 비는 주어진 빛의 파장에 대해 상수이기 때문에 두 사인(sin) 값의 비 또한 각도에 관계없이 상수이다. 따라서 빛이 지나온 물질의 굴절률보다 큰 굴절률을 가진 물질에 입사되면 빛의 경로가 법선 방향으로 휘어진다. 반대로 굴절률이 큰 물질(밀한매질)에서 굴절률이 작은 물질(소한매질)로 들어갈 때 빛의 경로는 가역적이므로 굴절되는 빛이 법선에서 먼 방향으로 휘어진다.
이러한 스넬의 법칙에 입각하여 빛이 밀한매질에서 소한매질로 입사 시, 전반사를 일으키게 되는 임계각(θc)은 굴절각(θ2)이 90ㅀ일 때의 빛의 입사각(θ1)을 말하며, 상기 입사각(θ1)이 임계각(θc)보다 크면(θ1>θc) 빛은 전반사하게 된다.
따라서, 이러한 사실로부터 임계각(θc)은 전술한 식①에서 θ2의 값이 90ㅀ일 때(θ2 = 90ㅀ)의 θ1의 값(θ1 = θc)이 됨을 알 수 있으며, 아래의 식으로 표현될 수 있다.
θ1 = sin-1(n2/n1) ---②
따라서 식②에 의해 제 1 실시예의 경우, 상기 유기 발광층(276)에서 발광된 빛이 제 1 전극(굴절율 2.0)(112)에서 제 1 버퍼층(굴절율 1.7인 경우)(253)으로 입사될 경우 임계각(θ1)은 58.2ㅀ가 되며, 상기 버퍼층(굴절율 1.7인 경우)(253)에서 제 2 기판(굴절율 1.5)(251)으로 입사될 경우의 임계각(θ1)은 61.9ㅀ가 된다.
1.55 내지 1.95 정도의 굴절율을 갖는 상기 제 1 버퍼층(253)이 상기 제 1 전극(255)과 제 2 기판(251) 사이에 존재하지 않는 종래 또는 제 1 실시예의 경우, 제 1 전극에서 제 2 기판을 향하는 빛 중, 전반사 되지 않고 상기 제 2 기판을 통과할 수 있는 빛은 그 임계각이 48.5ㅀ이므로 상기 임계각인 48.5ㅀ보다 작은 각도를 가지고 입사되는 빛만이 통과하지만, 본 발명의 제 2 실시예의 경우, 상기 제 1 전극(255)과 제 2 기판(251) 사이에 바람직하게 1.55 내지 1.95 정도의 굴절율을 가지며 상기 컬럼 스페이서와 동시에 형성되는 것을 특징으로 하는 제 1 버퍼층(253)이 존재함으로써 제 1 전극(255)에서 상기 제 1 버퍼층(253)을 통과하는 빛의 임계각은 50.8ㅀ 내지 77.2ㅀ가 되며, 상기 제 1 버퍼층(253)에서 제 2 기판(251)을 통과하는 빛의 임계각은 50.3ㅀ 내지 75.4ㅀ가 되는 바, 각 물질층의 경 계에서 전반사의 임계각이 커짐으로써 웨이브 가이드에 의한 빛의 손실을 줄일 수 있다.
<제조 방법>
본 발명에 따른 듀얼패널 타입 유기전계발광소자는 유기전계발광 다이오드가 형성된 제 2 기판에 구조적 특징이 있는 바, 상기 제 2 기판의 제조방법에 대해서만 설명한다. 이때, 스위칭 박막트랜지스터 및 구동 박막트랜지스터를 갖는 제 1 기판은 일반적인 박막트랜지스터 어레이 기판의 제조 방법과 동일한 제조 공정을 갖게 되는 바 그 설명은 생략한다.
도 6a 내지 도 6h는 본 발명의 제 2 실시예에 따른 듀얼패널 타입 유기전계발광소자의 제조 단계별 단면도로써 유기전계발광 다이오드를 갖는 제 2 기판의 제조 방법을 단계별로 나타내었다.
우선, 6a에 도시한 바와 같이, 유리 재질로 이루어진 제 2 기판(251) 위로 전면에 가시광대역의 굴절율이 1.6 내지 1.9인 값을 갖는 유기물질 poly styrenr(굴절율 1.59), poly 2-vinylthiophene(굴절율 1.64), 1.68 poly vinylcarbazole(굴절율 1.68) 중에서 선택되는 하나의 물질을 도포하여 유기 물질층(252)을 형성한다.
다음, 상기 유기 물질층(252) 위로 포토레지스트를 도포하여 포토레지스트층(285)을 형성한다.
상기 포토레지스트층(285) 위로 격벽이 형성되어야 할 부분에 대응해서는 투 과영역(TA)이, 그리고 도면에는 나타내지 않았지만 상기 제 2 기판(251)면을 노출해야 할 부분(특히 씰패턴 형성부, 상기 씰패턴이 형성되는 부분에는 유기 물질층이 형성될 경우, 접착 특성이 저하되어 뜯김 등의 불량 발생율이 커지게 되므로 이를 방지하기 위해 상기 부분에는 유기 물질층을 형성하지 않는 것이 바람직하다.)에 대응해서는 차단영역(미도시)이, 그 외의 영역에 대해서는 상기 투과영역(TA) 대비 투과율이 낮은 반투과영역(HTA)(슬릿영역 또는 다중의 코팅층 형성)이 대응되도록 노광 마스크(291)를 위치시킨 후, 상기 노광 마스크(291)를 통한 노광을 실시한다.
이 경우, 상기 반투과영역(HTA)에 대응되는 부분은 상기 투과영역(TA) 대비 조사되는 빛 더욱 정확히는 자외선 양이 작게 되는 바, 상기 포토레지스트층(285) 내부에서 충분한 감광 반응이 일어나지 않게 된다.
따라서, 상기 노광된 포토레지스트층(285)을 현상하면, 일부는 현상되어 없어지게 되고 일부는 그대로 상기 제 2 기판(251) 상에 남아있게 된다. 이때 투과영역(TA)에 대응된 포토레지스트층(285)은 조사된 빛(자외선)과 충분히 반응하였으므로 처음 두께 그대로 남아있게 되며, 상기 차단영역(미도시) 대응된 포토레지스트층(285) 부분은 제거되어 상기 유기 물질층(252)을 노출시키게 된다.
따라서, 현상 공정을 마치게 되면 도 6b에 도시한 바와 같이, 상기 노광 마스크(291)의 투과영역(TA)에 대응된 상기 포토레지스트층 부분은 제 3 두께(t3)의 제 1 포토레지스트 패턴(285a)이 상기 반투과영역(HTA)에 대응된 포토레지스트층 부분에 대응해서는 상기 제 3 두께(t3)보다 얇은 제 4 두께(t4)의 제 2 포토레지스 트 패턴(285b)이 형성된다.
다음, 도 6c에 도시한 바와 같이, 상기 제 1, 2 포토레지스트 패턴(285a, 도 6b의 285b) 외부로 노출된 유기 물질층(미도시)을 제거한 후, 연속하여 애싱(ashing)을 실시함으로써 상기 제 4 두께의 포토레지스트 패턴(도 6b의 285b)을 제거한다. 이 경우, 상기 제 3 두께의 포토레지스트 패턴(285a) 또한 그 두께가 줄어들게 되지만 여전히 얇아진 두께를 가지며 상기 유기 물질층(252) 상부에 남아있게 된다.
다음, 도 6d에 도시한 바와 같이, 제 2 포토레지스트 패턴(도 6b의 285b)이 제거됨으로써 노출된 유기 물질층(도 6c의 252)을 등방성의 드라이 에칭 또는 적정 온도를 갖는 식각액의 스프레이 방식으로 진행되는 습식 에칭을 실시하여 그 두께가 줄어들도록 한다. 이 경우, 에칭 시간을 적절히 조절함으로써 상기 부분에 대해서는 상기 제 2 기판(251)을 노출시키지 않고 적정한 얇은 두께(t2)를 유지하는 시점에서 상기 에칭을 종료시킨다. 이렇게 식각하려는 물질층이 완전히 식각되어 제거되지 않고 기판상에 남아있도록 하는 에칭을 언더 에칭(under etching)이라 한다.
또한, 등방성의 드라이 에칭 또는 적정 온도를 갖는 식각액의 스프레이 방식으로 진행되는 습식 에칭에 의해 상기 제 1 포토레지스트 패턴(285a)에 근접하는 부분은 상대적으로 긴 시간동안 에칭이 진행되는 바, 도시한 바와 같이 제 2 기판(251)면에 대해 상기 제 2 기판(251)면에 근접한 밑면이 넓고 위로 갈수록 좁아지는 테이퍼 구조의 컬럼 스페이서(258)가 형성된다. 이때, 상기 컬럼 스페이서의 두께(높이)는 최초 상기 유기 물질층을 형성한 두께(t1)가 된다.
변형예로써 상기 제 1 버퍼층의 제거영역이 없이 전면에 형성하는 경우, 일반적인 투과영역과 차단영역만을 포함하는 노광 마스크를 이용하여 노광한 후, 상기 컬럼 스페이서가 형성될 부분에만 포토레지스트 패턴을 형성하고, 언더 에칭(under etching)을 진행함으로써 컬럼 스페이서 및 전면에 일정 두께를 갖는 제 1 버퍼층을 형성 할 수도 있다.
이후, 다음, 도 6e에 도시한 바와 같이, 애싱(ashing) 또는 스트립(strip)을 진행하여 최초의 유기 물질층의 두께(t1) 그대로 남아있는 유기 물질층(컬럼 스페이서(258)) 상부에 남아있는 제 1 포토레지스트 패턴(도 6d의 285a)을 제거함으로써 상기 제 1 포토레지스트 패턴(도 6d의 285a)이 제거된 부분에 대응해서는 컬럼 스페이서(258)를 노출시킨다. 이때, 상기 컬럼 스페이서(258)가 형성된 이외의 영역(씰패턴 형성부 제외)에 있어서는 에칭됨으로써 그 두께가 얇아진 상태 즉 제 2 두께(t2)를 갖는 제 1 버퍼층(253)이 형성된다.
다음, 상기 제 1 버퍼층(253) 및 컬럼 스페이서(258) 위로 인듐-틴-옥사이드(ITO)를 증착함으로써 굴절율 2를 갖는 제 1 전극(255)을 형성한다.
이후, 상기 제 1 전극(255) 위로 저저항 금속물질인 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금 중 하나의 금속물질을 증착하고, 이를 패터닝함으로써 각 화소영역(P)의 경계영역 더욱 정확히는 구동 박막트랜지스터 등이 형성되며 상기 제 2 기판(251)과 마주하는 제 1 기판(미도시)의 게이트 배선(미도시) 또는 데이터 배선(미도시)에 대응하여 배선형태의 보조전극(265)을 형성한다. 이때 상기 보조전극(265)은 형성하지 않을 수도 있다.
다음, 상기 보조전극(265) 위로 무기절연물질을 증착하거나 또는 유기절연물질을 도포하고 이를 패터닝함으로써 상기 화소영역(P)의 경계에 대응하여 제 2 버퍼층(268)을 형성한다. 이때, 도시한 바와 같이 상기 보조전극(265)이 형성된 경우 상기 제 2 버퍼층(268)은 상기 보조전극(265)을 완전히 덮도록 형성한다.
다음, 도 6f에 도시한 바와 같이, 상기 제 2 버퍼층(268) 위로 전면에 상기 제 1 버퍼층(253) 및 컬럼 스페이서(258)를 이루는 물질과 다른 감광성의 유기절연물질 예를들면 포토아크릴(photo acryl) 또는 벤조사이클로부텐(BCB)을 도포하고 이를 패터닝함으로써 상기 제 2 버퍼층(268) 위로 역테이퍼 형태(상기 제 2 기판(251) 면을 기준으로 이에 수직하게 절단하였을 경우 그 단면구조가 상기 제 2 버퍼층(268)과 접촉하면 면이 좁고 그 상부로 갈수록 넓어지는 역사다리꼴 형태)의 격벽(273)을 형성한다. 이때, 상기 격벽(273)의 높이(t5)는 상기 컬럼 스페이서(258)의 높이(t1)보다는 낮게 형성해야 하며 바람직하게는 상기 컬럼 스페이서(258)의 높이(t1)의 2/1 내지 2/3정도가 되도록 형성하는 것이 좋다. 그 이유는 너무 낮게 형성하면 추후 형성될 유기 발광층 및 제 2 전극이 상기 격벽(273)에 의해 각 화소영역별로 분리되지 않게 될 수도 있으며, 너무 높게 형성하며 상기 컬럼 스페이서(258)와 같이 상기 제 1 기판(미도시)과 접촉하게 되기 때문이다.
다음, 도 6g에 도시한 바와 같이, 상기 격벽(273)이 형성된 상태에서 상기 제 1 버퍼층(253) 및 컬럼 스페이서(258) 위로 유기 발광 물질을 노즐코팅 또는 디스펜싱 또는 잉크젯 방식으로 코팅함으로써 상기 격벽(273)에 의해 각 화소영역(P) 별로 분리된 적, 녹, 청의 발광 패턴을 갖는 유기 발광층(276)을 형성한다.
다음, 도 6h에 도시한 바와 같이, 상기 유기 발광층(276) 위로 일함수 값이 비교적 작은 금속물질인 알루미늄(Al) 또는 알루미늄 합금(AlNd)을 증착함으로써 상기 격벽(273)에 의해 자동으로 각 화소영역(P)별로 분리된 형태의 제 2 전극(280)을 형성함으로써 본 발명에 따른 듀얼패널 타입 유기전계발광 소자용 제 2 기판(251)(유기전계발광 다이오드 기판)을 완성한다.
이후, 도면에는 나타나지 않았지만, 전술한 공정을 통해 완성된 유기전계발광 다이오드을 포함하는 제 2 기판과 일반적인 공정을 통해 완성된 어레이 소자를 포함하는 제 1 기판 중 어느 하나의 기판의 테두리를 따라 씰패턴을 형성하고, 그 내측으로 흡습패턴을 형성한다.
다음, 이들 두 기판을 서로 대향시킨 후, 상기 컬럼 스페이서 상에 형성된 제 2 전극과 연결전극이 서로 맞닿도록 한 상태에서 진공 또는 불활성 기체인 질소 분위기에서 합착함으로써 본 발명의 제 2 실시예에 따른 듀얼패널타입 유기전계발광 소자를 완성한다.
본 발명에 따른 듀얼패널타입 유기전계발광 소자는 유기전계발광 다이오드를 포함하는 제 2 기판과 구동 및 스위칭 소자를 포함하는 제 1 기판을 각각 형성한 후 합착하여 완성함으로써 각 기판의 제조 수율을 독립적으로 관리할 수 있음으로 최종적인 생산 수율을 향상시키는 효과가 있다.
또한, 컬럼 스페이서와 동일한 물질로 동일한 층에 그 두께가 얇으며 특정 굴절율을 갖는 버퍼층을 형성함으로써 전반사의 임계각의 크기를 크게함으로써 각 물질층의 경계에서 발생하는 웨이브 가이드에 의한 빛의 손실을 최소화하는 효과가 있다.

Claims (12)

  1. 서로 마주대하는 제 1 기판 및 제 2 기판과;
    상기 제 1 기판 상에 서로 교차하여 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과;
    상기 게이트 배선과 데이터 배선과 연결되며 형성된 스위칭 박막트랜지스터와;
    상기 스위칭 박막트랜지스터와 연결되며 형성된 구동 박막트랜지스터와;
    상기 구동 박막트랜지스터와 연결된 연결전극과;
    상기 제 2 기판 내측면에 형성되며 상기 제 2 기판을 이루는 재질의 굴절율보다는 크고 상기 연결전극을 이루는 재질보다는 작은 굴절율을 갖는 제 1 버퍼층과;
    상기 제 1 버퍼층과 동일물질로 동일층에 형성된 컬럼 스페이서와;
    상기 제 1 버퍼층 및 상기 컬럼 스페이서 하부에 형성된 제 1 전극과;
    상기 제 1 전극 하부로 상기 게이트 배선 또는 데이터 배선에 대응하여 형성된 격벽과;
    상기 제 1 전극 하부로 상기 각 화소영역에 대응하여 상기 격벽에 의해 분리되며 형성된 유기 발광층과;
    상기 유기 발광층 하부로 각 화소영역별로 분리되며 형성된 제 2 전극
    을 포함하며, 상기 컬럼 스페이서의 끝단에 형성된 상기 제 2 전극이 상기 연결전극과 접촉하며 형성된 것을 특징으로 하는 듀얼패널 타입 유기전계 발광소자.
  2. 제 1 항에 있어서,
    상기 제 2 기판은 유리재질로 이루어지며, 상기 제 1 전극은 인듐-틴-옥사이드(ITO)로 이루어진 것이 특징인 듀얼패널 타입 유기전계 발광소자.
  3. 제 2 항에 있어서,
    상기 제 1 버퍼층은 가시광대역의 굴절율 값이 1.55 내지 1.95인 유기 물질로 이루어진 것이 특징인 듀얼패널 타입 유기전계 발광소자.
  4. 제 3 항에 있어서,
    상기 가시광대역의 굴절율 값이 1.55 내지 1.95인 유기 물질은 poly styrenr, poly 2-vinylthiophene, poly vinylcarbazole 중에서 선택된 듀얼패널 타입 유기전계 발광소자.
  5. 제 1 항 내지 제 4 항 중 어느 하나의 항에 있어서,
    상기 유기 발광층은, 정공수송층(hole transporting layer), 정공주입층(hole injection layer), 발광층(emitting material layer), 전자주입층(electron injection layer) 및 전자수송층(electron transporting layer)으로 구성되는 것이 특징인 듀얼패널 타입 유기전계 발광소자.
  6. 제 1 항 내지 제 4 항 중 어느 하나의 항에 있어서,
    상기 제 1 전극과 격벽 사이에는 제 2 버퍼층이 더욱 형성된 듀얼패널 타입 유기전계 발광소자.
  7. 제 6 항에 있어서,
    상기 제 1 전극과 상기 제 2 버퍼층 사이에는 보조전극이 더욱 형성되며, 상기 보조전극은 상기 제 2 버퍼층에 의해 완전히 덮혀진 상태인 것이 특징인 듀얼패널 타입 유기전계 발광소자.
  8. 화소영역이 정의된 제 1 기판 상에 제 1 두께의 유기 물질층을 형성하는 단 계와;
    상기 유기 물질층을 패터닝하여 상기 화소영역 일부에 상기 제 1 두께의 컬럼 스페이서와 그 외의 영역에 상기 제 1 두께보다 얇은 제 2 두께의 제 1 버퍼층을 형성하는 단계와;
    상기 컬럼 스페이서와 제 1 버퍼층 위로 전면에 제 1 전극을 형성하는 단계와;
    상기 제 1 전극 위로 상기 화소영역의 경계에 격벽을 형성하는 단계와;
    상기 화소영역 내의 상기 제 1 전극 위로 유기 발광층을 형성하는 단계와;
    상기 화소영역 내의 유기 발광층 위로 제 2 전극을 형성하는 단계와;
    제 2 기판 내측면에 상기 화소영역에 대응하여 스위칭 박막트랜지스터와 구동 박막트랜지스터를 형성하는 단계와;
    상기 구동 박막트랜지스터와 연결되는 연결전극을 형성하는 단계와;
    상기 연결전극과 상기 컬럼 스페이서 상부에 형성된 제 2 전극을 접촉시키며 상기 제 1, 2 기판을 합착하는 단계
    를 포함하는 듀얼패널 타입 유기전계 발광소자의 제조 방법.
  9. 제 8 항에 있어서,
    상기 제 1 두께의 컬럼 스페이서와 그 외의 영역에 상기 제 1 두께보다 얇은 제 2 두께의 제 1 버퍼층을 형성하는 단계는,
    상기 유기 물질층 위로 포토레지스트층을 형성하는 단계와;
    상기 포토레지스트층을 반투과영역을 포함하는 노광 마스크를 이용하여 노광하는 단계와;
    상기 노광된 포토레지스층을 현상하여 제 3 두께의 제 1 포토레지스트 패턴과 상기 제 3 두께보다 얇은 제 4 두께의 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1, 2 포토레지스트 패턴 외부로 노출된 유기 물질층을 식각하는 단계와;
    애싱을 실시하여 상기 제 2 포토레지스트 패턴을 제거하는 단계와;
    상기 제 1 포토레지스트 패턴 외부로 노출된 유기 물질층을 언더 에칭을 실시하여 상기 제 1 두께의 컬럼 스페이서와 상기 제 2 두께의 버퍼층을 형성하는 단계와;
    상기 제 1 포토레지스트 패턴을 제거하는 단계
    를 포함하는 듀얼패널 타입 유기전계 발광소자의 제조 방법.
  10. 제 8 항에 있어서,
    상기 제 1 두께의 컬럼 스페이서와 그 외의 영역에 상기 제 1 두께보다 얇은 제 2 두께의 제 1 버퍼층을 형성하는 단계는,
    상기 유기 물질층 위로 포토레지스트층을 형성하는 단계와;
    상기 포토레지스트층을 투과영역과 차단영역을 포함하는 노광 마스크를 이용하여 노광하는 단계와;
    상기 노광된 포토레지스층을 현상하여 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴 외부로 노출된 유기 물질층을 언더 에칭(under etching)을 실시하여 상기 제 1 두께의 컬럼 스페이서와 상기 제 2 두께의 버퍼층을 형성하는 단계와;
    상기 포토레지스트 패턴을 제거하는 단계
    를 포함하는 듀얼패널 타입 유기전계 발광소자의 제조 방법.
  11. 제 8 항에 있어서,
    상기 격벽을 형성하는 단계 이전에는,
    상기 제 1 전극 위로 상기 화소영역의 경계에 제 2 버퍼층을 더욱 형성하는 듀얼패널 타입 유기전계 발광소자의 제조 방법.
  12. 제 11 항에 있어서,
    상기 제 2 버퍼층을 형성하기 이전에는,
    상기 제 2 버퍼층 하부의 상기 제 1 전극 위로 보조전극을 더욱 형성하는 듀 얼패널 타입 유기전계 발광소자의 제조 방법.
KR1020060055779A 2006-06-21 2006-06-21 듀얼패널 타입 유기전계 발광소자 및 그 제조 방법 KR101189139B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060055779A KR101189139B1 (ko) 2006-06-21 2006-06-21 듀얼패널 타입 유기전계 발광소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060055779A KR101189139B1 (ko) 2006-06-21 2006-06-21 듀얼패널 타입 유기전계 발광소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070121120A true KR20070121120A (ko) 2007-12-27
KR101189139B1 KR101189139B1 (ko) 2012-10-10

Family

ID=39138565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060055779A KR101189139B1 (ko) 2006-06-21 2006-06-21 듀얼패널 타입 유기전계 발광소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101189139B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100076603A (ko) * 2008-12-26 2010-07-06 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
KR101427667B1 (ko) * 2008-07-04 2014-08-08 엘지디스플레이 주식회사 유기전계발광소자
WO2015143840A1 (zh) * 2014-03-27 2015-10-01 京东方科技集团股份有限公司 有机电致发光显示面板、其制作方法及显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101427667B1 (ko) * 2008-07-04 2014-08-08 엘지디스플레이 주식회사 유기전계발광소자
KR20100076603A (ko) * 2008-12-26 2010-07-06 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
WO2015143840A1 (zh) * 2014-03-27 2015-10-01 京东方科技集团股份有限公司 有机电致发光显示面板、其制作方法及显示装置

Also Published As

Publication number Publication date
KR101189139B1 (ko) 2012-10-10

Similar Documents

Publication Publication Date Title
US7488983B2 (en) Transflective liquid crystal display device and method of fabricating the same
CN103840090B (zh) 制造有机发光二极管显示装置的方法
US8421341B2 (en) Organic electroluminescent device
US7986387B2 (en) Transflective liquid crystal display device and method of fabricating the same
KR101279927B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US11251202B2 (en) Thin film transistor (TFT) array substrate and display panel
KR101163576B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR101251376B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
JP4472990B2 (ja) 反射型液晶表示装置及びその製造方法
US11114630B2 (en) Display panel, manufacturing method thereof, display device
US20220320383A1 (en) Substrate and method of manufacturing thereof
KR20200032594A (ko) 유기 발광 표시 장치
WO2012011258A1 (ja) 基板及びその製造方法、表示装置
JP2006351844A (ja) 電気光学表示装置およびその製造方法
KR20100005303A (ko) 어레이 기판 및 이의 제조방법
KR100776480B1 (ko) 유기 발광 표시장치 및 그 제조 방법
KR101189139B1 (ko) 듀얼패널 타입 유기전계 발광소자 및 그 제조 방법
TWI529469B (zh) 具有薄膜電晶體之穿透反射型液晶顯示裝置及其之製造方法
KR20150067974A (ko) 유기전계 발광소자 및 이의 제조 방법
KR102122401B1 (ko) 유기전계 발광소자 및 이의 제조 방법
CN111415963B (zh) 显示面板及其制备方法
KR20130007872A (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR20070072113A (ko) 액정표시소자 및 그 제조방법
KR101221950B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
JP2007041374A (ja) 電極基板の製造方法、及び液晶表示装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 8