KR101777247B1 - 유기 발광 디스플레이 장치 및 그 제조 방법 - Google Patents

유기 발광 디스플레이 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101777247B1
KR101777247B1 KR1020100094464A KR20100094464A KR101777247B1 KR 101777247 B1 KR101777247 B1 KR 101777247B1 KR 1020100094464 A KR1020100094464 A KR 1020100094464A KR 20100094464 A KR20100094464 A KR 20100094464A KR 101777247 B1 KR101777247 B1 KR 101777247B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
pixel electrode
metal
gate electrode
Prior art date
Application number
KR1020100094464A
Other languages
English (en)
Other versions
KR20120032905A (ko
Inventor
김성호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020100094464A priority Critical patent/KR101777247B1/ko
Priority to US13/084,698 priority patent/US8698145B2/en
Publication of KR20120032905A publication Critical patent/KR20120032905A/ko
Application granted granted Critical
Publication of KR101777247B1 publication Critical patent/KR101777247B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80517—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 측면에 의하면, 기판 상에 형성되고 반도체 물질인 박막 트랜지스터의 활성층; 상기 기판 상에 형성되고 이온 불순물이 도핑된 반도체 물질인 커패시터의 하부 전극; 상기 활성층 및 상기 하부 전극을 덮도록 상기 기판 상에 형성된 제1절연층; 상기 제1절연층 상에 형성되고 투명 도전물인 제1게이트 전극 및 상기 제1게이트 전극 상에 형성되고 금속인 제2게이트 전극; 상기 제1절연층 상에 형성되고 반투과 금속인 화소 전극; 상기 제1절연층 상에 형성되고 투명 도전물인 커패시터의 상부 전극; 상기 활성층과 전기적으로 연결된 박막 트랜지스터의 소스 및 드레인 전극; 상기 화소 전극 상에 배치되고 유기 발광층을 포함하는 중간층; 및 상기 중간층을 사이에 두고 상기 화소 전극에 대향 배치되는 대향 전극;을 포함하는 유기 발광 디스플레이 장치를 제공한다.

Description

유기 발광 디스플레이 장치 및 그 제조 방법{Organic light emitting display device and manufacturing method of the same}
본 발명은 유기 발광 디스플레이 장치 및 그 제조 방법에 관한 것이다.
유기 발광 디스플레이 장치는 경량 박형이 가능할 뿐만 아니라, 넓은 시야각, 빠른 응답속도 및 적은 소비 전력 등의 장점으로 인하여 차세대 디스플레이 장치로서 주목받고 있다.
한편, 풀 컬러(full color)를 구현하는 유기 발광 디스플레이 장치의 경우, 색이 다른 각 화소(예를 들어, 적색, 녹색, 청색 화소)의 유기 발광층에서 사출되는 각 파장의 광학 길이를 변화시키는 광 공진 구조가 채용되고 있다.
본 발명은 제조 공정이 단순하고 표시 품질이 우수한 유기 발광 디스플레이 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 의하면, 기판 상에 형성되고 반도체 물질인 박막 트랜지스터의 활성층; 상기 기판 상에 형성되고 이온 불순물이 도핑된 반도체 물질인 커패시터의 하부 전극; 상기 활성층 및 상기 하부 전극을 덮도록 상기 기판 상에 형성된 제1절연층; 상기 제1절연층 상에 형성되고 투명 도전물인 제1게이트 전극 및 상기 제1게이트 전극 상에 형성되고 금속인 제2게이트 전극; 상기 제1절연층 상에 형성되고 반투과 금속인 화소 전극; 상기 제1절연층 상에 형성되고 투명 도전물인 커패시터의 상부 전극; 상기 활성층과 전기적으로 연결된 박막 트랜지스터의 소스 및 드레인 전극; 상기 화소 전극 상에 배치되고 유기 발광층을 포함하는 중간층; 및 상기 중간층을 사이에 두고 상기 화소 전극에 대향 배치되는 대향 전극;을 포함하는 유기 발광 디스플레이 장치를 제공한다.
본 발명의 다른 특징에 의하면, 상기 반투과 금속은 은(Ag) 합금일 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 은(Ag) 합금은 팔라듐(Pd) 및 구리(Cu)를 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반투과 금속은 80 내지 200Å의 두께일 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제1게이트 전극 및 커패시터의 상부 전극은 동일한 투명 도전물로 형성되고, 상기 투명 도전물은 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO), 징크옥사이드(ZnO), 인듐옥사이드(In2O3), 인듐갈륨옥사이드(IGO), 및 알루미늄징크옥사이드(AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제2게이트 전극은 상기 화소 전극과 식각률이 다를 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제2게이트 전극은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 및 구리(Cu)를 포함하는 그룹에서 선택된 적어도 하나의 금속을 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제2게이트 전극은 다층 구조일 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 화소 전극 전체를 덮도록 투명 도전물로 형성된 제2화소 전극을 포함하고, 상기 투명 도전물은 상기 제1게이트 전극의 투명 도전물과 동일할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제2화소 전극의 단부를 덮고 금속으로 형성된 제3화소 전극을 포함하고, 상기 금속은 상기 제2게이트 전극의 금속과 동일할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제2화소 전극과 상기 제3화소 전극의 식각면 외측 단부의 형상이 동일할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제3화소 전극, 상기 제2 게이트 전극, 및 상기 소스 및 드레인 전극은 동일 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 화소 전극은 상기 유기 발광층에서 방출된 광을 일부 투과 및 일부 반사하는 반투과 미러일 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 대향 전극은 상기 유기 발광층에서 방출된 광을 반사할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제1게이트 전극 및 상기 제2게이트 전극의 식각면 외측 단부의 형상이 동일할 수 있다.
본 발명의 다른 측면에 의하면, 기판 상에 반도체층을 형성하고, 상기 반도체층을 패터닝하여 박막 트랜지스터의 활성층 및 커패시터의 하부 전극을 형성하는 제1마스크 공정; 상기 활성층 및 하부 전극을 덮도록 상기 기판 상에 제1절연층 및 반투과 금속을 형성하고, 상기 반투과 금속을 패터닝하여 화소 전극을 형성하는 제2마스크 공정; 상기 화소 전극을 덮도록 상기 기판 상에 투명 도전층 및 제1금속층을 차례로 형성하고, 상기 투명 도전층 및 금속층을 패터닝하여 박막 트랜지스터의 제1게이트 전극과 제2게이트 전극, 및 커패시터의 제1상부 전극과 제2상부 전극을 형성하는 제3마스크 공정; 상기 화소 전극, 상기 제1 게이트 전극과 제2게이트 전극, 및 상기 제1 상부 전극과 제2상부 전극을 덮도록 제2절연층을 형성하고, 상기 제2절연층을 패터닝하여, 상기 화소 전극, 상기 활성층의 소스 및 드레인 영역 및 상기 제2상부 전극을 노출시키는 개구들을 형성하는 제4마스크 공정; 상기 화소 전극 및 상기 개구들을 덮도록 제2금속층을 형성하고, 상기 제2금속층을 패터닝하여 소스 및 드레인 전극을 형성하는 제5마스크 공정; 및 상기 소스 및 드레인 전극을 덮도록 제3절연층을 형성하고, 상기 제3절연층을 패터닝하여 상기 화소 전극을 노출시키는 제6마스크 공정;을 포함하는 유기 발광 디스플레이 장치의 제조방법을 제공한다.
본 발명의 다른 특징에 의하면, 상기 제3마스크 공정 후, 상기 제2게이트 전극을 마스크로 하여 상기 활성층의 소스 및 드레인 영역에 이온 불순물을 도핑할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제5마스크 공정 후, 상기 제1상부 전극을 노출시키고, 상기 노출된 제1상부 전극 위에서 상기 하부 전극에 이온 불순물을 도핑할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반투과 금속은 은(Ag) 합금으로 형성될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 은(Ag) 합금은 팔라듐(Pd) 및 구리(Cu)를 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반투과 금속은 80 내지 200Å의 두께로 형성될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제3마스크 공정에서, 상기 투명 도전층 및 상기 제1금속층은 상기 화소 전극을 차례로 덮도록 패터닝될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제4마스크 공정에서, 상기 제2절연층을 패터닝하여, 상기 화소 전극을 덮는 상기 제1금속층을 노출시키는 개구를 더 형성할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제5마스크 공정에서, 상기 화소 전극을 덮는 제1금속층 및 제2금속층을 제거할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제1금속층 및 제2금속층은 동일 재료로 형성될 수 있다.
상기와 같은 본 발명에 따른 유기 발광 디스플레이 장치 및 그 제조 방법은 다음과 같은 효과를 제공한다.
첫째, 화소 전극을 반투과 미러(mirror)로 채용함으로써 화상이 화소 전극의 방향으로 구현되는 배면 발광형에서 광학적 공진을 구현할 수 있어 광효율을 더욱 높일 수 있다.
둘째, 반투과 미러를 반투과 및 반투과 특성이 우수한 은 합금으로 형성함으로써 광효율을 더욱 높일 수 있다.
셋째, 반투과 미러를 투명 도전층으로 둘러싸는 구조를 형성함으로써, 게이트 전극 및 소스 및 드레인 전극의 에칭 시 반투과 미러의 손상을 방지할 수 있다.
넷째, 6회의 마스크 공정으로 반투과 미러를 구비한 유기 발광 디스플레이 장치를 제조할 수 있다.
다섯째, 단순한 공정으로 MIM 커패시터 구조를 형성할 수 있기 때문에 공정성과 함께 회로적 특성도 더욱 향상시킬 수 있다.
도 1 내지 18은 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치의 제조 과정을 개략적으로 도시한 단면도들이다.
도 19는 상기 제조 방법에 의해 형성된 유기 발광 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 20은 본 발명의 다른 실시예에 따른 형성된 유기 발광 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 21 내지 24는 도 20의 유기 발광 디스플레이 장치의 제조 과정 일부를 개략적으로 도시한 단면도들이다.
이하, 첨부된 도면들에 도시된 본 발명의 바람직한 실시예를 참조하여 본 발명을 보다 상세히 설명한다.
먼저, 도 1 내지 19를 참조하여, 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치(1) 및 그 제조 방법을 설명한다.
도 1 내지 18은 본 실시예에 따른 유기 발광 디스플레이 장치(1)의 제조 과정을 개략적으로 도시한 단면도이고, 도 19는 상기 제조 방법에 의해 형성된 유기 발광 디스플레이 장치(1)를 개략적으로 도시한 단면도이다.
도 1을 참조하면, 기판(10) 상에 버퍼층(11) 및 반도체층(12)이 순차로 형성되어 있다.
기판(10)은 SiO2를 주성분으로 하는 투명 재질의 글라스재로 형성될 수 있다. 상기 기판(10) 상에는 기판(10)의 평활성과 불순 원소의 침투를 차단하기 위하여 SiO2 및/또는 SiNx 등을 포함하는 버퍼층(11)이 더 구비될 수 있다.
버퍼층(11) 및 반도체층(12)은 PECVD(plasma enhanced chemical vapor deosition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법 등 다양한 증착 방법에 의해 증착될 수 있다.
버퍼층(11) 상에는 반도체층(12)이 증착된다. 반도체층(12)은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)일 수 있다. 이때, 결정질 실리콘은 비정질 실리콘을 결정화하여 형성될 수도 있다. 비정질 실리콘을 결정화하는 방법은 RTA(rapid thermal annealing)법, SPC(solid phase crystallzation)법, ELA(excimer laser annealing)법, MIC(metal induced crystallzation)법, MILC(metal induced lateral crystallzation)법, SLS(sequential lateral solidification)법 등 다양한 방법에 의해 결정화될 수 있다.
도 2를 참조하면, 반도체층(12) 상에 제1 포토레지스터(P1)를 도포하고, 광차단부(M11) 및 광투과부(M12)를 구비한 제1 포토마스크(M1)를 이용한 제1 마스크 공정을 실시한다.
상기 도면에는 상세히 도시되지 않았으나, 노광장치(미도시)로 제1 포토마스크(M1)에 노광 후, 현상(developing), 식각(etching), 및 스트립핑(stripping) 또는 에싱(ashing) 등과 같은 일련의 공정을 거친다.
도 3을 참조하면, 제1 포토마스크 공정의 결과로 반도체층(12)은 박막 트랜지스터의 활성층(212), 및 활성층(212)과 동일층에 동일 물질로 형성된 커패시터의 하부 전극(312)으로 패터닝된다.
도 4를 참조하면, 도 3의 구조물 상에 제1절연층(13) 및 반투과 금속층(14)이 차례로 적층된다.
제1 절연층(13)은 SiO2, SiNx 등을 단층 또는 복수층 포함할 수 있으며, 후술할 박막 트랜지스터의 게이트 절연막, 및 커패시터의 유전층 역할을 한다.
반투과 금속층(14)은 은(Ag) 합금으로 구비될 수 있다. 은 합금으로는 은을 주된 원소로 하여 팔라듐(Pd) 및 구리(Cu)를 더 포함할 수 있으며, 광학적 공진 구조의 유기 발광 디스플레이 장치의 화소 전극으로 반투과 미러 역할을 한다.
반투과 금속층(14)은 50 내지 200Å의 두께로 형성한다. 반투과 금속층(14)의 두께가 50Å보다 얇으면 반사율이 떨어지기 때문에 후술하는 대향 전극과의 사이에서 광학적 공진을 이루기 어렵고, 두께가 200Å보다 두꺼우면 투과율이 떨어지기 때문에 광 효율이 오히려 떨어질 수 있다.
도 5를 참조하면, 반투과 금속층(14) 상에 제2 포토레지스터(P2)를 도포하고, 광차단부(M21) 및 광투과부(M22)를 구비한 제2 포토마스크(M2)를 이용한 제2 마스크 공정을 실시한다.
도 6을 참조하면, 제2 포토마스크 공정의 결과로 상기 반투과 금속층(14)은 화소 전극(114)으로 패터닝된다.
상기와 같이 반투과 및 반투과 특성이 우수한 은 합금으로 반투과 미러를 형성함으로써 광학적 공진 구조를 구비한 유기 발광 디스플레이 장치의 광효율을 더욱 높일 수 있다.
도 7을 참조하면, 도 6의 구조물 상에 투명 도전층(15) 및 제1금속층(16)이 순서대로 적층된다.
투명 도전층(15)은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zink oxide: IZO), 징크옥사이드(zink oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zink oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
제1금속층(16)은 상기 화소 전극(114)과 식각률이 다른 금속으로 구비될 수 있다. 예를 들어, 제1금속층(16)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 본 실시예에서 제1금속층(16)은 알루미늄을 포함한다.
한편, 제1금속층(16)은 다층의 금속층(16a, 16b, 16c)을 포함할 수 있는데, 본 실시예에서는 알루미늄(16b)을 중심으로 상부 및 하부에 몰리브덴(16a, 16c)이 형성된 3층 구조(Mo/Al/Mo)가 채용되었다. 그러나 본 발명은 이에 한정되지 않으며, 다양한 재료 및 다양한 층으로 상기 제1금속층(16)을 형성할 수 있다.
도 8을 참조하면, 제1금속층(16) 상에 제3 포토레지스터(P3)를 도포하고, 광차단부(M31) 및 광투과부(M32)를 구비한 제3 포토마스크(M3)를 이용한 제3 마스크 공정을 실시한다.
도 9를 참조하면, 제3 포토마스크 공정의 결과로 상기 투명 도전층(15) 및 제1금속층(16)은 박막 트랜지스터의 제1게이트 전극(215)과 제2게이트 전극(216), 및 커패시터의 제1상부 전극(315)과 제2상부 전극(316)으로 패터닝된다.
제1게이트 전극(215)과 제2게이트 전극(216), 및 커패시터의 제1상부 전극(315)과 제2상부 전극(316)은 동일 마스크 공정에서 에칭되기 때문에 각 단부의 외측 식각면이 동일하게 형성된다.
도 10을 참조하면, 상기 제3 마스크 공정 결과 형성된 제1게이트 전극(215) 과 제2게이트 전극(216)을 셀프 얼라인(self align) 마스크로 사용하여 활성층(212)에 이온 불순물을 도핑한다. 그 결과 활성층(212)은 이온 불순물이 도핑된 소스 및 드레인 영역(212a, 212b)과 그 사이에 채널 영역(212c)을 구비하게 된다. 즉, 제1게이트 전극(215) 및 제2게이트 전극(216)을 셀프 얼라인 마스크로 사용함으로써, 별도의 포토 마스크를 추가하지 않고 소스 및 드레인 영역(212a, 212b)을 형성할 수 있다.
전술한 바와 같이 본 발명은 화소 전극(114)을 직접 반투과 반사층이 되는 반투과 금속층(14)으로 채용함으로써 화소 전극(114)의 구조를 단순화시킬 수 있으며, 화소 전극(114)을 은 합금으로 사용하기 때문에 광효율을 높일 수 있다.
또한, 화소 전극(114)은 식각률이 다른 제2게이트 전극(216)을 형성하는 제1 금속층(16)과 별도의 마스크 공정에서 에칭되기 때문에, 제2게이트 전극(216)의 에칭에 따른 화소 전극(114)의 손상을 방지할 수 있다.
도 11을 참조하면, 상기 제3 마스크 공정 결과의 구조물 상에 제2절연층(17) 및 제4 포토레지스터(P4)를 도포하고, 광차단부(M41) 및 광투과부(M42)를 구비한 제4 포토마스크(M4)를 이용한 제4 마스크 공정을 실시한다.
도 12를 참조하면, 제4 마스크 공정의 결과로 제2절연층(17)에는 상기 화소 전극(114)을 개구시키는 제1개구(117a) 및 제2개구(117b), 상기 박막 트랜지스터의 소스 및 드레인 영역(212a, 212b)을 노출시키는 콘택홀(217a, 217b), 및 상기 커패시터의 제2상부 전극(316)을 개구시키는 제3개구(317)가 형성된다.
도 13을 참조하면, 도 12의 구조물 상에 제2금속층(18)을 형성한다.
제2금속층(18)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 본 실시예에서 제3금속층(18)은 알루미늄을 포함한다.
또한, 상기 제2금속층(18)은 다층의 금속층(18a, 18b, 18c)을 포함할 수 있는데, 본 실시예에서는 제1금속층(16)과 마찬가지로 중앙(18b)의 알루미늄을 중심으로 상부 및 하부(18a, 18c)에 몰리브덴(Mo)이 형성된 3층 구조(Mo/Al/Mo)가 채용되었다. 그러나 본 발명은 이에 한정되지 않으며, 다양한 재료 및 다양한 층으로 상기 제3 금속층(18)을 형성할 수 있다. 예컨대, 상기 제2금속층(18)은 Ti/Al/Ti로 구성될 수 있다.
도 14를 참조하면, 상기 제2금속층(18) 상에 제5포토레지스터(P5)를 도포하고, 광차단부(M51) 및 광투과부(M52)를 구비한 제5포토마스크(M5)를 이용한 제5마스크 공정을 실시한다.
도 15를 참조하면, 제2금속층(18)이 패터닝되어 활성층(212)의 소스 및 드레인 영역(212a, 212b)에 접속하는 소스 및 드레인 전극(218a, 218b)이 형성된다. 제2금속층(18)의 식각 시, 제1금속층(16)을 포함하는 커패시터의 제2상부 전극(316)도 함께 제거될 수 있다.
제2금속층(18)은 제1금속층(18)과 동일 재료로 형성될 수 있으며, 이 경우 동일 식각액으로 한 번의 에칭으로 제1금속층(16)과 제2금속층(18)을 동시에 식각할 수 있다.
도 16을 참조하면, 제5마스크 공정 결과의 구조물 위로부터 이온 불순물을 도핑한다. 이온 불순물은 B 또는 P 이온을 도핑하는 데, 1×1015 atoms/㎠ 이상의 농도로 도핑하고, 반도체층(12)으로 형성된 커패시터의 하부 전극(312)을 타겟으로 하여 도핑한다. 이에 따라 커패시터의 하부 전극(312)은 도전성이 높아짐으로써 제1상부 전극(315)과 더불어 MIM 커패시터를 형성해 커패시터의 용량을 증가시킬 수 있다.
도 17을 참조하면, 도 16의 구조물 상에 제3절연층(19)을 형성하고, 광차단부(M61) 및 광투과부(M62)를 구비한 제6포토마스크(M6)를 이용한 제6마스크 공정을 실시한다. 이때, 제3절연층(19)은 감광물질을 포함한 포토레지스터로 형성될 수 있다.
도 18을 참조하면, 제3절연층(19)을 패터닝하여 화소 전극(114)이 노출되는 개구(119)가 형성된다.
도 19를 참조하면, 화소 전극(114) 상에 유기 발광층(21a)을 포함하는 중간층(21), 및 대향 전극(22)이 형성된다.
유기 발광층(21a)은 저분자 또는 고분자 유기물이 사용될 수 있다.
중간층(21)은 유기 발광층(21a)을 중심으로 홀 수송층(hole transport layer: HTL), 홀 주입층(hole injection layer: HIL), 전자 수송층(electron transport layer: ETL) 및 전자 주입층(electron injection layer: EIL) 등이 적층될 수 있다. 이외에도 필요에 따라 다양한 층들이 적층될 수 있다.
이와 같이 유기 발광층(21a)을 포함하는 중간층(21)은, 각 화소별로 유기 발광층(21a)의 두께나 유기 발광층(21a)을 제외한 중간층(21)에 포함된 다른 층들의 두께를 다르게 형성함으로써 광학적 공진 구조를 구현할 수 있다.
중간층(21) 상에는 공통 전극으로 대향 전극(22)이 증착된다. 본 실시예에 따른 유기 발광 디스플레이 장치의 경우, 화소 전극(114)은 애노드 전극으로 사용되고, 대향 전극(22)은 캐소드 전극으로 사용된다. 물론 전극의 극성은 반대로 적용될 수 있음은 물론이다.
그리고, 대향 전극(22)은 광학적 공진 구조를 구현하기 위해, 반사 물질을 포함하는 반사 전극으로 구성할 수 있다. 이때 상기 대향 전극(22)은 Al, Ag, Mg, Li, Ca, LiF/Ca, 또는 LiF/Al으로 구비될 수 있다.
한편, 상기 도면에는 도시되지 않았지만, 대향 전극(22) 상에는 외부의 수분이나 산소 등으로부터 유기 발광층(21a)을 보호하기 위한 밀봉 부재(미도시) 및 흡습제(미도시) 등이 더 구비될 수 있다.
본 발명은 대향 전극(22)과 화소 전극(114) 사이의 거리를 공진 두께가 되도록 함으로써, 기판(10)의 방향으로 화상이 구현되는 배면 발광형의 구조에서도 광학적 공진을 이용해 광효율을 더욱 향상시킬 수 있다.
또한, 커패시터 하부 전극(312)을 N+ 또는 P+도핑된 폴리실리콘을 사용하고, 제1상부 전극(314)을 투명 도전물인 금속산화물로 형성함으로써 MIM구조의 커패시터를 형성할 수 있다. 커패시터가 MOS 구조를 취하게 될 경우, 패널의 특정 배선에 높은 전압을 계속 인가해줘야 하기 때문에 전기적 단락의 위험이 높아지나, 본 발명은 전술한 바와 같이 MIM 커패시터를 구현함으로써 이러한 문제를 방지할 수 있고, 이에 따라 설계 자유도가 높아진다.
이하, 도 20 내지 24를 참조하여 본 발명의 다른 실시예에 따른 유기 발광 디스플레이 장치(2) 및 그 제조 방법을 설명한다.
도 20은 본 발명의 다른 실시예에 따른 형성된 유기 발광 디스플레이 장치(2)를 개략적으로 도시한 단면도이고, 도 21 내지 24는 도 20의 유기 발광 디스플레이 장치(2)의 제조 과정 일부를 개략적으로 도시한 단면도들이다. 이하, 전술한 실시예와의 차이점을 중심으로 본 실시예를 설명하며, 동일 부호는 동일 구성 요소를 나타낸다.
도 20을 참조하면, 본 실시예에 따른 유기 발광 디스플레이 장치(2)는 화소 전극(114) 전체를 제2화소 전극(115)이 둘러싸고, 제2화소 전극(115)의 단부를 제3화소 전극(116)이 덮고 있다.
화소 전극(114)은 전술한 실시예와 마찬가지로 은 합금을 포함하는 반투과 미러로 형성된다.
제2화소 전극(115)은 투명 도전물로 구비되며, 상기 투명 도전물은 제1게이트 전극(215) 및 커패시터 제1상부 전극(315)을 구성하는 투명 도전물과 동일하다. 제2화소 전극(115)은 화소 전극(114) 전체를 둘러싸며 제2게이트 전극(216) 또는 소스 및 드레인 전극(218a, 218b)의 에칭 시, 식각률이 다른 제2게이트 전극(216) 또는 소스 및 드레인 전극(218a, 218b)의 식각액으로부터 반투과 미러인 화소 전극(114)을 보호한다.
제3화소 전극(116)은 금속으로 구비되며, 상기 금속은 제2게이트 전극(216)을 구성하는 금속과 동일하다. 제3화소 전극(116)은 화소 전극(114) 및 제2화소 전극(115)의 측면을 둘러싸며, 제2게이트 전극(216) 또는 소스 및 드레인 전극(218a, 218b)의 에칭 시, 반투과 미러인 화소 전극(114)을 보호한다.
도 21을 참조하면, 전술한 실시예의 제2마스크 공정의 결과물 상에 투명도전층(15), 제1금속층(16) 및 제3 포토레지스터(P3')를 형성하고, 화소 전극(114)에 대응되는 영역에도 광차단부(M31')가 구비된 제3 포토마스크(M3')를 이용하여 제3마스크 공정을 수행한다.
도 22를 참조하면, 제3마스크 공정의 결과, 화소 전극(114) 상에는 투명 도전물로 형성된 제2화소 전극(115) 및 제1금속층(16)으로 형성된 제3화소 전극(116)이 화소 전극(114) 전체를 둘러싸도록 패터닝된다.
상기 구조물 상에 제2절연층(17) 및 제4 포토레지스터(P4')를 도포하고, 광차단부(M41') 및 광투과부(M42')를 구비한 제4 포토마스크(M4')를 이용한 제4 마스크 공정을 실시한다.
도 23을 참조하면, 제4마스크 공정의 결과, 제2절연층(17)에는 상기 제3화소 전극(116)을 개구시키는 제1개구(117a) 및 제2개구(117b), 상기 박막 트랜지스터의 소스 및 드레인 영역(212a, 212b)을 노출시키는 콘택홀(217a, 217b), 및 상기 커패시터의 제2상부 전극(316)을 개구시키는 제3개구(317)가 형성된다.
상기 구조물 상에 제2금속층(18) 및 제5포토레지스터(P5')를 형성하고, 광차단부(M51') 및 광투과부(M52')를 구비한 제5포토마스크(M5')를 이용한 제5마스크 공정을 실시한다.
도 24를 참조하면, 제5마스크 공정의 결과, 제2금속층(18)이 패터닝되어 소스 및 드레인 전극(218a, 218b)이 형성된다. 이때, 제2화소 전극(116) 상에 위치하는 제2금속층(18) 및 커패시터 제2상부 전극(316)에 위치하는 제2금속층(18)이 제거된다. 뿐만 아니라, 제1금속층(16)을 포함하는 제3화소 전극(116) 및 커패시터의 제2상부 전극(316)도 함께 제거된다. 이때, 화소 전극(114)과 제3화소 전극(116) 사이에 개재된 투명 도전물로 구비된 제2화소 전극(115)의 반투과막으로 구비된 하부의 화소 전극(114)을 에칭으로부터 보호한다.
상기 구조물 상에 제3절연층(19)을 형성하고, 광차단부(M61') 및 광투과부(M62')를 구비한 제6포토마스크(M6/)를 이용한 제6마스크 공정을 실시한다.
따라서 상기와 같은 본 실시예에 따른 유기 발광 디스플레이 장치(2)는 반투과 미러인 화소 전극(114) 전체를 투명 도전물을 포함하는 제2 화소 전극(115)이 둘러싸는 구조이기 때문에, 제2게이트 전극(216) 또는 소스 및 드레인 전극(218a, 218b)의 에칭 시, 제2게이트 전극(216) 또는 소스 및 드레인 전극(218a, 218b)의 식각액으로부터 반투과 미러인 화소 전극(114)을 보호함으로써 광학적 효율을 더욱 높일 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 유기 발광 표시 장치 10: 기판
11: 버퍼층 12: 반도체층
13: 제1절연층 14: 반투과 금속층
15: 투명 도전층 16: 제1금속층
17: 제2절연층 18: 제2금속층
19: 제3절연층 21a: 유기 발광층
21: 중간층 22: 대향 전극
114: 화소 전극 212: 활성층
212a, 212b: 소스 및 드레인 영역 212c: 채널 영역
215: 제1게이트 전극 216: 제2게이트 전극
218a, 218b: 소스 및 드레인 전극 312: 하부 전극
315: 제1상부 전극 316: 제2상부 전극

Claims (25)

  1. 기판 상에 형성되고 반도체 물질인 박막 트랜지스터의 활성층;
    상기 기판 상에 형성되고 이온 불순물이 도핑된 반도체 물질인 커패시터의 하부 전극;
    상기 활성층 및 상기 하부 전극을 덮도록 상기 기판 상에 형성된 제1절연층;
    상기 제1절연층 상에 형성되고 투명 도전물인 제1게이트 전극 및 상기 제1게이트 전극 상에 형성되고 금속인 제2게이트 전극;
    상기 제1절연층 상에 형성되고 투명 도전물인 커패시터의 상부 전극;
    상기 활성층과 전기적으로 연결된 박막 트랜지스터의 소스 및 드레인 전극;
    상기 제1절연층 상에 형성되고, 상기 소스 및 드레인 전극의 하나와 전기적으로 연결된 반투과 금속인 화소 전극;
    상기 화소 전극 상에 배치되고 유기 발광층을 포함하는 중간층; 및
    상기 중간층을 사이에 두고 상기 화소 전극에 대향 배치되는 대향 전극;을 포함하고,
    상기 화소 전극 전체를 덮도록 투명 도전물로 형성된 제2화소 전극을 포함하고, 상기 투명 도전물은 상기 제1게이트 전극의 투명 도전물과 동일한 유기 발광 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 반투과 금속은 은(Ag) 합금인 유기 발광 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 은(Ag) 합금은 팔라듐(Pd) 및 구리(Cu)를 포함하는 유기 발광 디스플레이 장치.
  4. 제 2 항에 있어서,
    상기 반투과 금속은 80 내지 200Å의 두께인 유기 발광 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 제1게이트 전극 및 커패시터의 상부 전극은 동일한 투명 도전물로 형성되고, 상기 투명 도전물은 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO), 징크옥사이드(ZnO), 인듐옥사이드(In2O3), 인듐갈륨옥사이드(IGO), 및 알루미늄징크옥사이드(AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함하는 유기 발광 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 제2게이트 전극은 상기 화소 전극과 식각률이 다른 유기 발광 디스플레이 장치.
  7. 제 6 항에 있어서,
    상기 제2게이트 전극은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 및 구리(Cu)를 포함하는 그룹에서 선택된 적어도 하나의 금속을 포함하는 유기 발광 디스플레이 장치.
  8. 제 6 항에 있어서,
    상기 제2게이트 전극은 다층 구조인 유기 발광 디스플레이 장치.
  9. 삭제
  10. 제 1 항에 있어서,
    상기 제2화소 전극의 단부를 덮고 금속으로 형성된 제3화소 전극을 포함하고, 상기 금속은 상기 제2게이트 전극의 금속과 동일한 유기 발광 디스플레이 장치.
  11. 제 10 항에 있어서,
    상기 제2화소 전극과 상기 제3화소 전극의 식각면 외측 단부의 형상이 동일한 유기 발광 디스플레이 장치.
  12. 제 10 항에 있어서,
    상기 제3화소 전극, 상기 제2 게이트 전극, 및 상기 소스 및 드레인 전극은 동일 금속인 유기 발광 디스플레이 장치.
  13. 제 1 항에 있어서,
    상기 화소 전극은 상기 유기 발광층에서 방출된 광을 일부 투과 및 일부 반사하는 반투과 미러인 유기 발광 디스플레이 장치.
  14. 제 1 항에 있어서,
    상기 대향 전극은 상기 유기 발광층에서 방출된 광을 반사하는 반사 전극인 유기 발광 디스플레이 장치.
  15. 제 1 항에 있어서,
    상기 제1게이트 전극 및 상기 제2게이트 전극의 식각면 외측 단부의 형상이 동일한 유기 발광 디스플레이 장치.
  16. 기판 상에 반도체층을 형성하고, 상기 반도체층을 패터닝하여 박막 트랜지스터의 활성층 및 커패시터의 하부 전극을 형성하는 제1마스크 공정;
    상기 활성층 및 하부 전극을 덮도록 상기 기판 상에 제1절연층 및 반투과 금속을 형성하고, 상기 반투과 금속을 패터닝하여 화소 전극을 형성하는 제2마스크 공정;
    상기 화소 전극을 덮도록 상기 기판 상에 투명 도전층 및 제1금속층을 차례로 형성하고, 상기 투명 도전층 및 금속층을 패터닝하여 박막 트랜지스터의 제1게이트 전극과 제2게이트 전극, 및 커패시터의 제1상부 전극과 제2상부 전극을 형성하는 제3마스크 공정;
    상기 화소 전극, 상기 제1 게이트 전극과 제2게이트 전극, 및 상기 제1 상부 전극과 제2상부 전극을 덮도록 제2절연층을 형성하고, 상기 제2절연층을 패터닝하여, 상기 화소 전극, 상기 활성층의 소스 및 드레인 영역 및 상기 제2상부 전극을 노출시키는 개구들을 형성하는 제4마스크 공정;
    상기 화소 전극 및 상기 개구들을 덮도록 제2금속층을 형성하고, 상기 제2금속층을 패터닝하여 소스 및 드레인 전극을 형성하는 제5마스크 공정; 및
    상기 소스 및 드레인 전극을 덮도록 제3절연층을 형성하고, 상기 제3절연층을 패터닝하여 상기 화소 전극을 노출시키는 제6마스크 공정;을 포함하는 유기 발광 디스플레이 장치의 제조방법.
  17. 제 16 항에 있어서,
    상기 제3마스크 공정 후, 상기 제2게이트 전극을 마스크로 하여 상기 활성층의 소스 및 드레인 영역에 이온 불순물을 도핑하는 유기 발광 디스플레이 장치의 제조방법.
  18. 제 16 항에 있어서,
    상기 제5마스크 공정 후, 상기 제1상부 전극을 노출시키고, 상기 노출된 제1상부 전극 위에서 상기 하부 전극에 이온 불순물을 도핑 하는 유기 발광 디스플레이 장치의 제조방법.
  19. 제 16 항에 있어서,
    상기 반투과 금속은 은(Ag) 합금으로 형성되는 유기 발광 디스플레이 장치의 제조 방법.
  20. 제 19 항에 있어서,
    상기 은(Ag) 합금은 팔라듐(Pd) 및 구리(Cu)를 포함하도록 형성되는 유기 발광 디스플레이 장치의 제조방법.
  21. 제 19 항에 있어서,
    상기 반투과 금속은 80 내지 200Å의 두께로 형성하는 유기 발광 디스플레이 장치의 제조방법.
  22. 제 16 항에 있어서,
    상기 제3마스크 공정에서, 상기 투명 도전층 및 상기 제1금속층은 상기 화소 전극을 차례로 덮도록 패터닝되는 유기 발광 디스플레이 장치의 제조 방법.
  23. 제 22 항에 있어서,
    상기 제4마스크 공정에서, 상기 제2절연층을 패터닝하여, 상기 화소 전극을 덮는 상기 제1금속층을 노출시키는 개구를 더 형성하는 유기 발광 디스플레이 장치의 제조방법.
  24. 제 23 항에 있어서,
    상기 제5마스크 공정에서, 상기 화소 전극을 덮는 제1금속층 및 제2금속층을 제거하는 유기 발광 디스플레이 장치의 제조 방법.
  25. 제 23 항에 있어서,
    상기 제1금속층 및 제2금속층은 동일 재료로 형성되는 유기 발광 디스플레이 장치의 제조방법.
KR1020100094464A 2010-09-29 2010-09-29 유기 발광 디스플레이 장치 및 그 제조 방법 KR101777247B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100094464A KR101777247B1 (ko) 2010-09-29 2010-09-29 유기 발광 디스플레이 장치 및 그 제조 방법
US13/084,698 US8698145B2 (en) 2010-09-29 2011-04-12 Organic light-emitting display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100094464A KR101777247B1 (ko) 2010-09-29 2010-09-29 유기 발광 디스플레이 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120032905A KR20120032905A (ko) 2012-04-06
KR101777247B1 true KR101777247B1 (ko) 2017-09-12

Family

ID=45869735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100094464A KR101777247B1 (ko) 2010-09-29 2010-09-29 유기 발광 디스플레이 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8698145B2 (ko)
KR (1) KR101777247B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR102079252B1 (ko) 2013-05-21 2020-04-08 삼성디스플레이 주식회사 유기발광표시장치 및 이의 제조 방법
KR102131963B1 (ko) * 2013-10-15 2020-07-09 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102203100B1 (ko) * 2013-10-30 2021-01-15 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102197667B1 (ko) 2014-02-07 2021-01-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
JP6459316B2 (ja) * 2014-09-03 2019-01-30 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
US9564217B1 (en) * 2015-10-19 2017-02-07 United Microelectronics Corp. Semiconductor memory device having integrated DOSRAM and NOSRAM
CN109904210B (zh) * 2019-03-27 2021-08-24 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080906A (ja) * 2005-09-12 2007-03-29 Sony Corp 表示装置および表示装置の製造方法
KR100728129B1 (ko) 2006-06-14 2007-06-13 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100579182B1 (ko) 2002-10-30 2006-05-11 삼성에스디아이 주식회사 유기 전계 발광 표시 장치의 제조 방법
JP4649896B2 (ja) * 2004-07-09 2011-03-16 日本電気株式会社 半導体装置及びその製造方法、並びにこの半導体装置を備えた表示装置
KR101189137B1 (ko) 2005-12-26 2012-10-10 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
KR100943187B1 (ko) 2008-05-20 2010-02-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101074788B1 (ko) 2009-01-30 2011-10-20 삼성모바일디스플레이주식회사 평판 표시 장치 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080906A (ja) * 2005-09-12 2007-03-29 Sony Corp 表示装置および表示装置の製造方法
KR100728129B1 (ko) 2006-06-14 2007-06-13 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US8698145B2 (en) 2014-04-15
KR20120032905A (ko) 2012-04-06
US20120074412A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
KR101692954B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR101714026B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR101777247B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR101746617B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
TWI540716B (zh) 薄膜電晶體陣列基板、其有機發光顯示器及製造該有機發光顯示器之方法
KR101782557B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR101372852B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
TWI538190B (zh) 有機發光顯示裝置以及其製造方法
KR101234230B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR101797095B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20120039946A (ko) 유기 발광 표시 장치 및 그 제조 방법
US9634286B2 (en) Display panel and manufacturing method of the same
KR102075529B1 (ko) 평판 표시 장치 및 이의 제조 방법
TW201320430A (zh) 薄膜電晶體陣列基板、包含其之有機發光顯示器以及其製造方法
KR101960710B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR20140073213A (ko) 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant