JPH01198723A - 液晶ディスプレイ用アクティブマトリクス基板とその製造方法 - Google Patents
液晶ディスプレイ用アクティブマトリクス基板とその製造方法Info
- Publication number
- JPH01198723A JPH01198723A JP63024421A JP2442188A JPH01198723A JP H01198723 A JPH01198723 A JP H01198723A JP 63024421 A JP63024421 A JP 63024421A JP 2442188 A JP2442188 A JP 2442188A JP H01198723 A JPH01198723 A JP H01198723A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- film transistor
- scanning
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 36
- 239000011159 matrix material Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 16
- 239000010409 thin film Substances 0.000 claims abstract description 77
- 239000010408 film Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 235000007173 Abies balsamea Nutrition 0.000 description 1
- 241000218685 Tsuga Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は液晶ディスプレイに用いられるアクティブマト
リクス基板とその製造方法に関し、特にスイッチング特
性が優れかつ製造歩留りの高い、アクティブマトリクス
基板とその製造方法に関する。
リクス基板とその製造方法に関し、特にスイッチング特
性が優れかつ製造歩留りの高い、アクティブマトリクス
基板とその製造方法に関する。
〔従来の技術・〕
近年オフィスオートメーションの進展に伴イ、マンマシ
ンインターフェイスとしての平板表示デバイスの開発が
活発に進められている。液晶表示装置においてもＣＲＴ
と同等以上の表示情報量を得るため、アクティブマトリ
クス基板の開発が盛んである。アクティブマトリクス基
板は金属・絶縁物・金属（ＭＩＭ）素子等の二端子素子
や薄膜トランジスタ等の三端子素子で構成される。
ンインターフェイスとしての平板表示デバイスの開発が
活発に進められている。液晶表示装置においてもＣＲＴ
と同等以上の表示情報量を得るため、アクティブマトリ
クス基板の開発が盛んである。アクティブマトリクス基
板は金属・絶縁物・金属（ＭＩＭ）素子等の二端子素子
や薄膜トランジスタ等の三端子素子で構成される。
従来の技術であるＭＩＭ素子の場合４図に示す模式図の
ように、同一の基板上にＭＩＭ素子１２と走査電極ｌと
表示電極９とを形成し対向基板に信号電極２を形成する
ので同一基板内では走査電極１と信号電極２とが交差し
ないため比較的製造歩留りは高いといわれている。しか
しながら素子特性が膜厚分布や界面特性に大きく依存し
不安定で特に大面積ディスプレイを形成する際表示が不
均一で画質が低下するという欠点があった。他の従来の
技術である薄膜トランジスタの場合素子特性は安定であ
るが第５図に示す模式図のように走査電極１、薄膜トラ
ンジスタのゲート電極３、ドレイン電極４、ソース電極
５、表示電極９、信号電極２を同一基板上に形成し対向
基板に共通電極１３を形成するので同一基板内で走査電
極１と信号電極２が交差するため製造歩留りが低いとい
う欠点があった。
ように、同一の基板上にＭＩＭ素子１２と走査電極ｌと
表示電極９とを形成し対向基板に信号電極２を形成する
ので同一基板内では走査電極１と信号電極２とが交差し
ないため比較的製造歩留りは高いといわれている。しか
しながら素子特性が膜厚分布や界面特性に大きく依存し
不安定で特に大面積ディスプレイを形成する際表示が不
均一で画質が低下するという欠点があった。他の従来の
技術である薄膜トランジスタの場合素子特性は安定であ
るが第５図に示す模式図のように走査電極１、薄膜トラ
ンジスタのゲート電極３、ドレイン電極４、ソース電極
５、表示電極９、信号電極２を同一基板上に形成し対向
基板に共通電極１３を形成するので同一基板内で走査電
極１と信号電極２が交差するため製造歩留りが低いとい
う欠点があった。
従来の第４図の液晶ディスプレイではスイッチング特性
等の素子特性が膜厚分布や界面特性に大きく依存し、不
安定で特、に大画面ディスプレイに適していなかった。
等の素子特性が膜厚分布や界面特性に大きく依存し、不
安定で特、に大画面ディスプレイに適していなかった。
また第５図の液晶ディスプレイでは同一基板内で走査電
極と信号電極とが交差するため製造歩留りが悪かった。
極と信号電極とが交差するため製造歩留りが悪かった。
本発明の目的はスイッチング素子特性の安定性にすぐれ
、しかも製造歩留りが高いアクティブマトリクス基板お
よびその製造方法を提供することにある。
、しかも製造歩留りが高いアクティブマトリクス基板お
よびその製造方法を提供することにある。
本発明の液晶ディスプレイ用アクティブマトリクス基板
は、並行する複数の走査電極と、これら走査電極と直交
して並行する複数の信号電極と、マトリクス状に配置さ
れた第１および第２の薄膜トランジスタの複数の対と、
各対の第１の薄膜トランジスタのゲート電極とドレイン
電極を同一の走査電極に、第１の薄膜トランジスタのソ
ース電極を表示電極に、各対の第２の薄膜トランジスタ
のゲート電極とドレイン電極を同一の前記表示電極に、
第２の薄膜トランジスタのソース電極を前記走査電極に
接続した画素を構成する構造を有している。
は、並行する複数の走査電極と、これら走査電極と直交
して並行する複数の信号電極と、マトリクス状に配置さ
れた第１および第２の薄膜トランジスタの複数の対と、
各対の第１の薄膜トランジスタのゲート電極とドレイン
電極を同一の走査電極に、第１の薄膜トランジスタのソ
ース電極を表示電極に、各対の第２の薄膜トランジスタ
のゲート電極とドレイン電極を同一の前記表示電極に、
第２の薄膜トランジスタのソース電極を前記走査電極に
接続した画素を構成する構造を有している。
本発明の液晶ディスプレイ用アクティブマトリクス基板
の第１の製造方法は、絶縁基板上に走査電極配線と該走
査電極配線と接続した第１の薄膜トランジスタのゲート
電極と、表示電極と該表示電極に接続した第２の薄膜ト
ランジスタのゲート電極を透明電極を用いて形成する工
程と、プラズマＣＶＤ法により窒化シリコン膜、アモル
ファスシリコン膜を連続して形成した後、ゲート電極近
傍上のアモルファスシリコン膜、窒化シリコン膜を残し
他の部分をエツチング除去する工程と、金属膜を形成し
た後パターニングして第１の薄膜トランジスタのドレイ
ン電極とソース電極、第２の薄膜トランジスタのドレイ
ン電極とソース電極を形成するとともに第１の薄膜トラ
ンジスタのドレイン電極と第２の薄膜トランジスタのソ
ース電極を同一の走査電極配線に、第１の薄膜トランジ
スタのソース電極と第２の薄膜トランジスタのドレイン
電極を同一の表示電極に接続する工程とを少なくとも有
している。
の第１の製造方法は、絶縁基板上に走査電極配線と該走
査電極配線と接続した第１の薄膜トランジスタのゲート
電極と、表示電極と該表示電極に接続した第２の薄膜ト
ランジスタのゲート電極を透明電極を用いて形成する工
程と、プラズマＣＶＤ法により窒化シリコン膜、アモル
ファスシリコン膜を連続して形成した後、ゲート電極近
傍上のアモルファスシリコン膜、窒化シリコン膜を残し
他の部分をエツチング除去する工程と、金属膜を形成し
た後パターニングして第１の薄膜トランジスタのドレイ
ン電極とソース電極、第２の薄膜トランジスタのドレイ
ン電極とソース電極を形成するとともに第１の薄膜トラ
ンジスタのドレイン電極と第２の薄膜トランジスタのソ
ース電極を同一の走査電極配線に、第１の薄膜トランジ
スタのソース電極と第２の薄膜トランジスタのドレイン
電極を同一の表示電極に接続する工程とを少なくとも有
している。
本発明の液晶ディスプレイ用アクティブマトリクス基板
の第２の製造方法は、絶縁基板上に走査電極配線と該走
査電極配線と接続した第１の薄膜トランジスタのゲート
電極と第２の薄膜トランジスタのゲート電極を金属膜を
用いて形成する工程と、プラズマＣＶＤ法により窒化シ
リコン膜、アモルファスシリコン膜を連続して形成した
後ゲート電極近傍上のアモルファスシリコン窒（ｆＪを
残し他の部分をエツチング除去する工程と、透明導電膜
を形成した後パターニングして第１の薄膜トランジスタ
のドレイン電極とソース電極、第２の薄膜トランジスタ
のドレイン電極、表示電極を形成するとともに第１の薄
膜トランジスタのドレイン電極と第２の薄膜トランジス
タのソース電極を同一の走査電極配線に、第１の薄膜ト
ランジスタのソース電極と第２の薄膜トランジスタのド
レイン電極と表示電極と同一の第２の薄膜トランジスタ
のゲート電極に接続する工程とを少なくとも有している
。
の第２の製造方法は、絶縁基板上に走査電極配線と該走
査電極配線と接続した第１の薄膜トランジスタのゲート
電極と第２の薄膜トランジスタのゲート電極を金属膜を
用いて形成する工程と、プラズマＣＶＤ法により窒化シ
リコン膜、アモルファスシリコン膜を連続して形成した
後ゲート電極近傍上のアモルファスシリコン窒（ｆＪを
残し他の部分をエツチング除去する工程と、透明導電膜
を形成した後パターニングして第１の薄膜トランジスタ
のドレイン電極とソース電極、第２の薄膜トランジスタ
のドレイン電極、表示電極を形成するとともに第１の薄
膜トランジスタのドレイン電極と第２の薄膜トランジス
タのソース電極を同一の走査電極配線に、第１の薄膜ト
ランジスタのソース電極と第２の薄膜トランジスタのド
レイン電極と表示電極と同一の第２の薄膜トランジスタ
のゲート電極に接続する工程とを少なくとも有している
。
本発明のアクティブマトリクス基板は、第１図に示す模
式図のように第１の薄膜トランジスタのゲート電極３、
ドレイン電極４と第２の薄膜トランジスタのソース電極
８とを走査電極１に接続し、第１の薄膜トランジスタの
ソース電極５と第２の薄膜トランジスタのゲート電極６
、ドレイン電極７とを同一の表示電極９に接続するため
、同一基板内では走査電極１と信号電極２とが交差する
ことがなく非常に歩留が高くかつ素子特性が安定である
。
式図のように第１の薄膜トランジスタのゲート電極３、
ドレイン電極４と第２の薄膜トランジスタのソース電極
８とを走査電極１に接続し、第１の薄膜トランジスタの
ソース電極５と第２の薄膜トランジスタのゲート電極６
、ドレイン電極７とを同一の表示電極９に接続するため
、同一基板内では走査電極１と信号電極２とが交差する
ことがなく非常に歩留が高くかつ素子特性が安定である
。
次に、本発明について図面を参照して説明する。
第２図（ａ）、 （ｂ）、 （ｃ）は本発明のアクティ
ブマトリクス基板の製造方法を工程順に示した平面図で
ある。まず第２図（ａ）に示すように、絶縁基板上にア
ルゴンスパッタ法により工ＴＯ（酸化インジウムスズ）
を１０００人形成し、フォトレジスト法によりパターニ
ングして走査電極１、第１の薄膜トランジスタのゲート
電極３、第２の薄膜トランジスタのゲート電極６および
表示電極９を形成する。次に第２図（ｂ）に示すように
、窒化シリコン膜とアモルファスシリコン膜をプラズマ
ＣＶＤ法により連続して形成した後、フォトレジスト法
によりパターニングしてゲート電極近傍上のアモルファ
スシリコンの半導体膜と窒化シリコンの絶縁膜１０を残
し、他の部分をエツチング除去する。次に第２図（Ｃ）
に示すようにクロムをアルゴンスパッタ法により１００
０人形成し、フォトレジスト法によりバタニエングして
、第１の薄膜トランジスタのドレイン電極４、ソース電
極５と第２の薄膜トランジスタのドレイン電極７、ソー
ス電極８とを形成するとともに、第１の薄膜トランジス
タのドレイン電極と第２の薄膜トランジスタのソース電
極を同一の走査電極配線に、第１の薄膜トランジスタの
ソース電極と第２の薄膜トランジスタのドレイン電極を
同一の表示電極に接続した。
ブマトリクス基板の製造方法を工程順に示した平面図で
ある。まず第２図（ａ）に示すように、絶縁基板上にア
ルゴンスパッタ法により工ＴＯ（酸化インジウムスズ）
を１０００人形成し、フォトレジスト法によりパターニ
ングして走査電極１、第１の薄膜トランジスタのゲート
電極３、第２の薄膜トランジスタのゲート電極６および
表示電極９を形成する。次に第２図（ｂ）に示すように
、窒化シリコン膜とアモルファスシリコン膜をプラズマ
ＣＶＤ法により連続して形成した後、フォトレジスト法
によりパターニングしてゲート電極近傍上のアモルファ
スシリコンの半導体膜と窒化シリコンの絶縁膜１０を残
し、他の部分をエツチング除去する。次に第２図（Ｃ）
に示すようにクロムをアルゴンスパッタ法により１００
０人形成し、フォトレジスト法によりバタニエングして
、第１の薄膜トランジスタのドレイン電極４、ソース電
極５と第２の薄膜トランジスタのドレイン電極７、ソー
ス電極８とを形成するとともに、第１の薄膜トランジス
タのドレイン電極と第２の薄膜トランジスタのソース電
極を同一の走査電極配線に、第１の薄膜トランジスタの
ソース電極と第２の薄膜トランジスタのドレイン電極を
同一の表示電極に接続した。
このようにして製造したアクティブマトリクス基板を表
示面積２４０ｍｍＸ １８０ｍｍ、６４０Ｘ４００ドツ
トの液晶ディスプレイに適用したところ製造歩留りは９
５％以上で画質の非常に優れた液晶ディスプレイが得ら
れた。
示面積２４０ｍｍＸ １８０ｍｍ、６４０Ｘ４００ドツ
トの液晶ディスプレイに適用したところ製造歩留りは９
５％以上で画質の非常に優れた液晶ディスプレイが得ら
れた。
第３図（ａ）、 （ｂ）、 （ｃ）、 （ｄ）は本発明
の他のアクティブマトリクス基板の製造方法を工程順に
示した平面図である。まず第３図（ａ）に示すように絶
縁基板上にアルゴンスパッタ法によりクロムを１０００
人形成しフォトエツチング法によりパターニングして走
査電極１と第１の薄膜トランジスタのゲート電極３、第
２の薄膜トランジスタのゲート電極６とを形成する。次
に第３図（ｂ）に示すように窒化シリコン膜とアモルフ
ァスシリコン膜をプラズマＣＶＤ法により連続して形成
した後、フォトレジスト法によりゲート近傍上のアモル
ファスシリコンの半導体膜１０′を残し他の部分をエツ
チング除去する。次に第３図（Ｃ）に示すようにゲート
近傍上の窒化シリコンの絶縁膜１１’を残し他の部分を
エツチング除去する。更に第３図（ｄ）に示すようにＩ
ＴＯ（酸化インジウムスズ）をアルゴンスパッタ法によ
り１０００人形成しフォトレジスト法によりパターニン
グして第１の薄膜トランジスタのドレイン電極４、ソー
ス電極５と第２の薄膜トランジスタのドレイン電極７、
ソース電極８と、表示電極９を形成するとともに第１の
薄膜トランジスタのドレイン電極と第２の薄膜トランジ
スタのソース電極を同一の走査電極配線に、第１の薄膜
トランジスタのソース電極と第２の薄膜トランジスタの
ドレイン電極と表示電極を同一の第２の薄膜トランジス
タのゲート電極に接続した。このようにして製造したア
クティブマトリクス基板を適用した液晶ディスプレイは
第２図（ａ）〜（ｃ）に示した一実施例と同じように製
造歩留りが高くかつ画質が優れていた。
の他のアクティブマトリクス基板の製造方法を工程順に
示した平面図である。まず第３図（ａ）に示すように絶
縁基板上にアルゴンスパッタ法によりクロムを１０００
人形成しフォトエツチング法によりパターニングして走
査電極１と第１の薄膜トランジスタのゲート電極３、第
２の薄膜トランジスタのゲート電極６とを形成する。次
に第３図（ｂ）に示すように窒化シリコン膜とアモルフ
ァスシリコン膜をプラズマＣＶＤ法により連続して形成
した後、フォトレジスト法によりゲート近傍上のアモル
ファスシリコンの半導体膜１０′を残し他の部分をエツ
チング除去する。次に第３図（Ｃ）に示すようにゲート
近傍上の窒化シリコンの絶縁膜１１’を残し他の部分を
エツチング除去する。更に第３図（ｄ）に示すようにＩ
ＴＯ（酸化インジウムスズ）をアルゴンスパッタ法によ
り１０００人形成しフォトレジスト法によりパターニン
グして第１の薄膜トランジスタのドレイン電極４、ソー
ス電極５と第２の薄膜トランジスタのドレイン電極７、
ソース電極８と、表示電極９を形成するとともに第１の
薄膜トランジスタのドレイン電極と第２の薄膜トランジ
スタのソース電極を同一の走査電極配線に、第１の薄膜
トランジスタのソース電極と第２の薄膜トランジスタの
ドレイン電極と表示電極を同一の第２の薄膜トランジス
タのゲート電極に接続した。このようにして製造したア
クティブマトリクス基板を適用した液晶ディスプレイは
第２図（ａ）〜（ｃ）に示した一実施例と同じように製
造歩留りが高くかつ画質が優れていた。
以上説明したように本発明のアクティブマトリクス基板
およびその製造方法によれば同一基板内で走査電極と信
号電極とが交差することがないため製造歩留りが高くか
つ薄膜トランジスタを２端子素子として使用しているた
め素子特性が安定であるため、大面積液晶ディスプレイ
を高画質でしかも安価に提供できる効果がある。
およびその製造方法によれば同一基板内で走査電極と信
号電極とが交差することがないため製造歩留りが高くか
つ薄膜トランジスタを２端子素子として使用しているた
め素子特性が安定であるため、大面積液晶ディスプレイ
を高画質でしかも安価に提供できる効果がある。
【図面の簡単な説明】
第１図は本発明による液晶ディスプレイ用アクティブマ
トリクス基板を示す模式図、第２図（ａ）〜（ｃ）およ
び第３図（ａ）〜（ｄ）はそれぞれ本発明の実施例によ
る液晶ディスプレイ用アクティブマトリクス基板の製造
方法を示す平面図、第４図、第５図はそれぞれ従来のア
クティブマトリクス基板を示す模式図である。 １・・・・・・走査電極、２・・・・・・信号電極、３
，６・・・・・・ゲート電極、４，７・・・・・・ドレ
イン電極、５゜８・・・・・・ソース電極、９・・・・
・・表示電極、１０・・・・・・半導体膜と絶縁膜、１
０′・・・・・・半導体膜、１１’・・・・・・絶縁膜
、１２・・・・・・ＭＩＭ素子、１３・・・・・・共通
電極。 代理人 弁理士 内 原 晋 第１旧 コｆｉ２Ｉ≦１ （ど乙） 第７図（Ｃ） つイ５°ご５ 丁シ］ ６と乙ノ 第３回（Ｉ−）） コ □ ｎ ：ｆＪ ３ ”＠ ｒｃジ ！３１ン］ （、ｌツ ガ４図
トリクス基板を示す模式図、第２図（ａ）〜（ｃ）およ
び第３図（ａ）〜（ｄ）はそれぞれ本発明の実施例によ
る液晶ディスプレイ用アクティブマトリクス基板の製造
方法を示す平面図、第４図、第５図はそれぞれ従来のア
クティブマトリクス基板を示す模式図である。 １・・・・・・走査電極、２・・・・・・信号電極、３
，６・・・・・・ゲート電極、４，７・・・・・・ドレ
イン電極、５゜８・・・・・・ソース電極、９・・・・
・・表示電極、１０・・・・・・半導体膜と絶縁膜、１
０′・・・・・・半導体膜、１１’・・・・・・絶縁膜
、１２・・・・・・ＭＩＭ素子、１３・・・・・・共通
電極。 代理人 弁理士 内 原 晋 第１旧 コｆｉ２Ｉ≦１ （ど乙） 第７図（Ｃ） つイ５°ご５ 丁シ］ ６と乙ノ 第３回（Ｉ−）） コ □ ｎ ：ｆＪ ３ ”＠ ｒｃジ ！３１ン］ （、ｌツ ガ４図
Claims (3)
- （１）並行する複数の走査電極と、該走査電極と直交し
て並行する複数の信号電極と、マトリクス状に配置され
た第１および第２の薄膜トランジスタの複数の対と、各
対の第１の薄膜トランジスタのゲート電極とドレイン電
極を同一の前記走査電極に、該第１の薄膜トランジスタ
のソース電極を表示電極に、また各対の第２の薄膜トラ
ンジスタのゲート電極とドレイン電極を同一の前記表示
電極に、第２の薄膜トランジスタのソース電極を前記走
査電極に接続したことを特徴とする液晶ディスプレイ用
アクティブマトリクス基板。 - （２）絶縁基板上に走査電極配線と該走査電極配線と接
続した第１の薄膜トランジスタのゲート電極と、表示電
極と該表示電極に接続した第２の薄膜トランジスタのゲ
ート電極を透明電極を用いて形成する工程と、窒化シリ
コン膜、アモルファスシリコン膜を連続して形成した後
、ゲート電極近傍上のアモルファスシリコン膜、窒化シ
リコン膜を残し他の部分をエッチング除去する工程と、
金属膜を形成した後パターニングして第１の薄膜トラン
ジスタのドレイン電極とソース電極、第２の薄膜トラン
ジスタのドレイン電極とソース電極を形成するとともに
第１の薄膜トランジスタのドレイン電極と第２の薄膜ト
ランジスタのソース電極を同一の走査電極配線に、第１
の薄膜トランジスタのソース電極と第２の薄膜トランジ
スタのドレイン電極を同一の表示電極に接続する工程と
を少なくとも含むことを特徴とする液晶ディスプレイ用
マトリクス基板の製造方法。 - （３）絶縁基板上に走査電極配線と該走査電極配線と接
続した第１の薄膜トランジスタのゲート電極と第２の薄
膜トランジスタのゲート電極を金属膜を用いて形成する
工程と、窒化シリコン膜、アモルファスシリコン膜を連
続して形成した後ゲート電極近傍上のアモルファスシリ
コン膜、窒化シリコン膜を残し他の部分をエッチング除
去する工程と、透明導電膜を形成した後パターニングし
て第１の薄膜トランジスタのドレイン電極とソース電極
、第２の薄膜トランジスタのドレイン電極、表示電極を
形成するとともに第１の薄膜トランジスタのドレイン電
極と第２の薄膜トランジスタのソース電極を同一の走査
電極配線に、第１の薄膜トランジスタのソース電極と第
２の薄膜トランジスタのドレイン電極と表示電極を同一
の第２の薄膜トランジスタのゲート電極に接続する工程
とを少なくとも含むことを特徴とする液晶ディスプレイ
用アクティブマトリクス基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63024421A JPH01198723A (ja) | 1988-02-03 | 1988-02-03 | 液晶ディスプレイ用アクティブマトリクス基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63024421A JPH01198723A (ja) | 1988-02-03 | 1988-02-03 | 液晶ディスプレイ用アクティブマトリクス基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01198723A true JPH01198723A (ja) | 1989-08-10 |
Family
ID=12137691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63024421A Pending JPH01198723A (ja) | 1988-02-03 | 1988-02-03 | 液晶ディスプレイ用アクティブマトリクス基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01198723A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100665603B1 (ko) * | 2004-02-05 | 2007-01-10 | 샤프 가부시키가이샤 | 전자소자, 표시소자 및 그 제조방법 |
-
1988
- 1988-02-03 JP JP63024421A patent/JPH01198723A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100665603B1 (ko) * | 2004-02-05 | 2007-01-10 | 샤프 가부시키가이샤 | 전자소자, 표시소자 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697331A (en) | Method of fabrication of a control transistor for a flat-panel display screen | |
| CN108493194A (zh) | 一种阵列基板、显示面板 | |
| JPH01198723A (ja) | 液晶ディスプレイ用アクティブマトリクス基板とその製造方法 | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| JPH02170135A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JPH02198430A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JPH09153618A (ja) | 液晶表示装置の製造方法 | |
| JPH0736061A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2646612B2 (ja) | 液晶ディスプレイ | |
| JPH01200231A (ja) | 液晶ディスプレイ用アクティブマトリクス基板 | |
| JPH05203997A (ja) | 液晶表示装置 | |
| JPH06242453A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH0830822B2 (ja) | アクテイブマトリクス液晶表示装置の製造方法 | |
| JP2527032B2 (ja) | アクティブマトリクス基板 | |
| JPS63124034A (ja) | 薄膜トランジスタ基板とその製造方法 | |
| JPH01211730A (ja) | 薄膜電界効果型トランジスタ基板の製造方法 | |
| JPH05323378A (ja) | 液晶表示装置用アレイ基板 | |
| JPH039569A (ja) | 薄膜トランジスタ | |
| JPH0396923A (ja) | 液晶表示装置 | |
| KR910008946B1 (ko) | 평판 디스플레이용 박막트랜지스터 | |
| JPH0396922A (ja) | マトリクス型表示装置 | |
| JPH01185521A (ja) | 表示装置用基板 | |
| KR940004243B1 (ko) | 액정평판 표시장치의 제조방법 | |
| JPS62169125A (ja) | 液晶表示パネルの製造方法 | |
| JPS63103210A (ja) | アクテイブマトリツクス形液晶表示素子 |