JP2005508526A - アクティブマトリックス画素装置 - Google Patents

Abstract

アクティブマトリックス画素装置を作る方法は、当該間隔が基本ピッチを規定するスイッチング素子（２０）のマトリックスアレイを有するユニバーサルアクティブマトリックス（ＵＡＭ）、及び当該間隔が画素ピッチを規定する画素電極（１９）のアレイを使用する。画素ピッチは基本ピッチよりも大きい。構成工程の大部分は装置の受注製作の前に実行できる。共通のＵＡＭを使用することによって、装置をオーダーする顧客と完了時間との間の時間の短縮が可能である。従って、アクティブマトリックス画素装置の製造のために必要な顧客の特別な要求を満たすコストが削減される。

Description

【技術分野】
【０００１】
本発明は、アクティブマトリックス画素装置及びその製造の方法に関し、更に具体的には、排他的ではないが、画素ピッチの範囲を最初のユニバーサルアクティブマトリックスから得ることができるアクティブマトリックスディスプレイ（特にアクティブマトリックス液晶ディスプレイ（ＡＭＬＣＤ））のカスタマイゼーションに関する。
【背景技術】
【０００２】
表示装置以外のアクティブマトリックス画素装置の例は、マトリックス素子が例えば光学検出素子又は容量検出素子を有する例えば画像検出装置及び指紋検出装置のような検出装置、マトリックス素子が可動電子機械素子（例えば圧電的又は静電的に制御されるアクチュエータ素子）を有する変換装置を含む。
【０００３】
アクティブマトリックス画素装置（例えばＡＭＬＣＤ）は、ますます多種多様化する製品（民生電子機器、コンピュータ及び通信装置を含む）において使われる。斯かる装置は、製品のサイズ及び小型が特に重要な事項であるポータブル製品にしばしば組み込まれる。
【０００４】
斯かる装置の例は、ＥＰ−Ａ−０６１７３１０号に記載されている。この装置では、表示画素の行列マトリックスアレイが備えられ、表示画素の各々は、ＴＦＴ（薄膜トランジスタ）の形式で関連するスイッチング素子を通じて駆動される。通常、装置は、個々の表示画素を規定する電極を担持する間隔があけられた一対の基板の間に配された液晶（ＬＣ）材料の層を有する。ＴＦＴは、表示画素を駆動するためにＴＦＴをアドレス指定するための行（走査）導体及び列（データ）導体の組とともに、第１の基板の表面に担持される。各ＴＦＴは、行導体及び列導体のうちの対応する行導体及び列導体間の交差部に隣接して配される。表示画素の行に関連する全てのＴＦＴのゲートは、対応する行導体に接続され、画素の列に関連する全てのＴＦＴのソースは、対応する列導体に接続されている。これによって、各セルが行導体及び列導体に関連したＴＦＴを有するアクティブセルのアレイが形成される。反射金属画素電極のアレイは、その画素電極がＴＦＴ及びアドレス導体の高さよりも一般的に上に位置するように、第１の基板に渡って延在し且つＴＦＴ及びアドレス導体の組を覆う絶縁膜上に担持される。通常のように、各画素電極は対応する１つのＴＦＴに関係付けられる。個々の画素電極は、（その関係付けられたＴＦＴのドレイン電極と一体になっている）下に存在する接触電極に、その接触電極の真上において絶縁膜に形成されている対応する開口を通じて、接続されている。画素電極のアレイ及びＴＦＴのアレイが基板表面上にそれぞれ異なる高さに設けられているこの型式の構成では、画素電極は、個々の画素電極がＴＦＴと実質的に同一面上に横に配される表示装置の構成のように、画素電極及び隣接する導体の各エッジの間にギャップを備えて、隣接する行導体と隣接する列導体との間のスペースよりも小さく作られるのではなく、２つの対向する側において、隣接する行導体上にわずかに延在し、もう一方の２つの対向する側において、隣接する列導体上にわずかに延在するように大きくすることができる。従って、このようにして、画素開口が広げられ、動作中、ＬＣ層を通過し画素電極に到達するより多くの光が反射され、より明るい表示出力が生成される。更に、反射画素電極を形成するためにパターン化される被着された金属層の一部は、光入射によるＴＦＴの光電効果を低減するためのＴＦＴ用の遮光として作用するように、パターニング工程の間、ＴＦＴのすぐ上に存在して残り、これによって、この目的のために他方の基板上にブラックマトリクス材料を備える必要が回避される。ＴＦＴ、アドレス導体及び画素電極を担持する基板は、表示装置のアクティブプレートを構成する。もう一方の透明基板はパッシブプレートを構成し、アレイの全画素に共通の切れ目無く続く透明電極、及び画素のアレイに対応しそれぞれの画素電極上に存在するカラーフィルタ素子のアレイを担持する。
【０００５】
ＡＭＬＣＤの各ＬＣセルの容量を補足するために、通常、ＬＣセルと並列に蓄積容量が備えられる。これは、駆動信号が取り除かれた場合にセルに所望の電圧を維持するために必要とされる。蓄積コンデンサを備える方法の一例は、間に誘電材料を挟むように接触電極上に特別の導電層を形成することである。
【０００６】
従来、アクティブマトリックスアレイは、基板上に、導電層、絶縁層、及び半導体層を被着し、個々の層のパターンを規定するフォトマスクを要するフォトリソグラフィ規定工程を用いて、これらの層をパターニングすることによって製造される。
【０００７】
特別のアプリケーションの必要性に合わせて、容易に、素早く、且つ安価にカスタマイズすることができるＡＭＬＣＤを作ることに対する関心が高まっている。例えば、異なる顧客が、異なる特別の画素ピッチを有するディスプレイを要求する場合がある。これは、製品範囲、引いてはディスプレイデザインの絶え間ない変化によって市場が特徴付けられるポータブル製品（例えば携帯電話、ＰＤＡ等）のアプリケーションのための小／中サイズのディスプレイに対して特に当てはまる。
【０００８】
新しいデザインの１バッチ分のディスプレイの生産に全く新しいフォトマスク一式を必要とすることは、当業界では周知である。このことは、マスク一式の投資コストが高く、これらのコストを回収できるディスプレイの総数が非常に少ないという理由から、カスタマイズされたＡＭＬＣＤを非常に高価にするという問題がある。その他に、マスクを各特定の顧客の要求に対して設計しなければならず、次に各顧客の特定の製品が完成するまで処理しなければならないので、リードタイムは長くなる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、アクティブマトリックス画素装置を生産する改良方法を提供することにある。
【００１０】
本発明の別の目的は、顧客の特別な要求に応じるときのコスト削減を考慮してアクティブマトリックス画素装置を生産する方法を提供することにある。
【課題を解決するための手段】
【００１１】
図は単なる概略的なものであり、一律の縮尺に従わずに描かれている。特に、特定の寸法が拡大され、一方、他の寸法が縮小されている。同じ符号は、図面を通じて同じ又は同様の要素を示すために使用されている。
【００１２】
本発明の第１の態様によれば、アクティブマトリックス画素装置を作る方法であって、
【００１３】
スイッチング素子のマトリックスアレイであって、上記スイッチング素子の間隔が基本ピッチを規定するスイッチング素子のマトリックスアレイと、上記スイッチング素子をアドレス指定するための行アドレス導体及び列アドレス導体の組とを基板上に有するユニバーサルアクティブマトリックスを備える工程、
【００１４】
上記基板上に上記スイッチング素子のアレイに渡って誘電層を形成する工程、
複数のスイッチング素子と接触できるように上記誘電層にコンタクトホールのアレイを形成する工程、
上記ユニバーサルアクティブマトリックス上に、上記コンタクトホールを通じて、下に存在しているスイッチング素子に電気的に接触する画素電極のマトリックスアレイであって、上記画素電極の間隔が画素ピッチを規定する画素電極のマトリックスアレイを有する画素アレイを形成する工程、
を有する方法が提供され、
上記画素ピッチが上記基本ピッチよりも大きい。
【００１５】
第１の基板上にユニバーサルアクティブマトリックス（ＵＡＭ）が形成されたとき、必要な場合は部分的に作られた装置を備蓄することができる。次に、顧客の要求に応えるため、後の段階で所望の画素ピッチの画素アレイを形成することができる。本発明が提供する１つの利点は、生産工程の大部分がカスタマイズの前に実行できることである。斯かる方法によって、デザインが異なる（例えば、異なる画素電極レイアウトを有する）アクティブマトリックス画素装置を、従来よりも、より簡単に、より安価に製造することができる。都合よく備蓄することができる共通のＵＡＭを用いることによって、装置の顧客の注文から完成までの時間を短縮することができる。別の利点は、各ＵＡＭに対して同じマスクを使用できるので、各新たな注文製作のアクティブマトリックス画素装置に対して必要なマスク一式が少なくなることである。これによって、カスタマイズされた装置のコストが削減される。
【００１６】
本発明の別の態様によれば、基本ピッチを規定するように配されるスイッチング素子のマトリックスアレイを有するユニバーサルアクティブマトリックス、及び画素ピッチを規定するように配される画素電極のマトリックスアレイを有する画素層を有するアクティブマトリックス画素装置が提供され、画素ピッチは基本ピッチよりも大きい。
【００１７】
ＵＡＭのスイッチング素子は、好ましくは、先に記載したように、対応する行アドレス導体及び列アドレス導体によってアドレス指定される。対応する行アドレス導体及び列アドレス導体を伴なう各スイッチング素子は、アクティブセルを形成する。アクティブセルの間隔は基本ピッチを規定する。この間隔は、水平（行）方向及び垂直（列）方向に同じである必要は無く、基本ピッチは、必要であれば水平成分及び垂直成分に副分割することができる。基本ピッチはできるだけ小さいことが好ましい。これは、最終的なアクティブマトリックス画素装置の達成可能な最小のピッチを規定する。このようにして基本ピッチを最小にすることによって、最終製品に対して達成可能な画素ピッチの範囲を広げられる。
【００１８】
好適実施例では、誘電層はスイッチング素子のアレイの上に存在し、好ましくはポリマー材料を有し、そのアレイ全体を覆っている。これは、上に存在している画素電極と下に存在しているＵＡＭとの間の容量結合をかなり減少するように作用する。
【００１９】
このスイッチング素子は、好ましくは当業者に知られているような薄膜トランジスタ（ＴＦＴ）を有する。ＴＦＴはトップゲート又はボトムゲート型ＴＦＴとすることができる。マトリックスアレイのＴＦＴは、基板上に被着される切れ目無く続く半導体層を、行列のマトリックス状に並ぶ半導体材料の個別の領域が残るようにパターニングすることによって規定される、アモルファス、多結晶、若しくは微結晶のシリコン材料又はプラスチック有機材料の対応する個別の半導体アイランドとして通常製造される。
【００２０】
画素ピッチは基本ピッチよりも大きいので、幾つかの画素電極は１つ以上のスイッチング素子を覆う場合がある。誘電層のコンタクトホールを通じて、覆われたスイッチング素子のうちの少なくとも１つと電気的に接触することができる。本発明の好適実施例では、各画素電極は、下に存在しているスイッチング素子の１つに接続され、制御される。従って、幾つかのスイッチング素子は余分なものとして残り、画素電極に信号を供給するために使用されない。画素電極当たりスイッチング素子を１つだけ使用する利点は、行アドレス導体と列アドレス導体との間の容量結合が小さくなることである。これは、例えばクロストーク及びフリッカ等のアーチファクト（artifact）を低減するのに役立つ。
【００２１】
別の実施例では、個々の画素電極は、下に存在している１つ以上のスイッチング素子によって同時にアドレス指定することができる。これは、関連した隣接する行導体及び隣接する列導体を並列に接続することによって、行うことができる。
【００２２】
基本ピッチ及び画素ピッチは実質的に無関係ではあるが、画素ピッチが基本ピッチの水平成分と垂直成分との両方において基本ピッチの整数倍である整数関係が存在する場合も考えられる。例えば、水平画素ピッチが水平基本ピッチの３倍であり、垂直画素ピッチが水平基本ピッチの２倍である場合、各画素電極は６個のスイッチング素子を覆う。従って、それらに関連し上に存在する画素電極を作動するため、必要であれば、これらスイッチング素子のうちの任意の１つ以上を利用することができる。本発明の他の態様によれば、アクティブマトリックス画素装置は、ＡＭＬＣＤ装置を有する。好適実施例では、ＡＭＬＣＤ装置は、反射型又は透過型の表示装置を有する。
【００２３】
本発明によるアクティブマトリックス画素装置は好ましくは液晶ディスプレイを有するけれども、本発明は他の型式のアクティブマトリックス表示装置（例えば、電気泳動表示装置、エレクトロクロミック表示装置、又はエレクトロルミネセント表示装置）に適用でき、及び非表示目的のマトリックス画素装置（例えば、画像センサアレイのようなセンサアレイ等）に適用できることも考えられる。
【００２４】
本発明によるアクティブマトリックス画素装置及びそれらの製造方法の実施例が、例として、添付図面を基準にして記載される。
【００２５】
図面は概略的であり一律の縮尺に従わずに描かれていることを理解すべきである。特に、或る大きさは、他が縮小されているのに対して大きくなっている場合がある。同じ符号は、図面を通じて、同じ又は同様の部分を示すために使用されている。
【発明を実施するための最良の形態】
【００２６】
図１は、本発明による方法の第１実施例によって製造される装置の一部を概略的に示す。この装置は、ユニバーサルアクティブマトリックス（ＵＡＭ）の上に存在している画素電極のアレイを有する反射型アクティブマトリックス液晶ディスプレイ（ＡＭＬＣＤ）パネル１１を有する。図１は、１つだけ完全な画素電極とともにＡＭＬＣＤの一部分を示し、典型的な装置は、何百もの画素電極を有するアレイ（例えば携帯電話のディスプレイの場合、およそ１５０ｘ１５０）を有することがわかるだろう。ＵＡＭは、互いに平行に垂直方向に延在し規則的に間隔が空けられた列アドレス導体１２の組、及び互いに平行に水平方向に延在し規則的に間隔が空けられた行アドレス導体１４の組を有する回路を基板上に有している。この例ではボトムゲート型の薄膜トランジスタ（ＴＦＴ）を有するスイッチング素子２０が、行導体及び列導体の各交差部分に又はその近くに形成される。各行導体１４は、それぞれの行に各ＴＦＴ用のゲート電極１５を備えている。各ＴＦＴのゲート電極上に半導体材料の層（図示せず）が存在している。各列導体１２は、それぞれの列に各ＴＦＴ用のソース電極１３を備えている。各ソース電極は、ＴＦＴのゲート電極と部分的に重なっている。各ＴＦＴは、導電材料の層から形成されるドレイン電極１７も有し、ドレイン電極は対応するゲート電極１５と部分的に重なり、この層は、一体化した接触電極１６を形成しながら、隣接する行導体及び列導体によって規定されるアクティブセル上を部分的に延在する。
【００２７】
このＴＦＴのアレイ及び関係付けられたアドレス導体を有するＵＡＭは、本発明による全ての装置に共通である。ＴＦＴは、規則的に間隔が空けられ、基本ピッチを規定する。この基本ピッチは、必ずしも水平方向及び垂直方向において同じである必要はない。図１に示される部分を用いた表示装置の要素（以下に記載される）は、最終製品の画素ピッチをカスタマイズすべく変更できる。
【００２８】
誘電層（図１には示されていない）は、アクティブセルのアレイ上に全体的に存在している。誘電層上には、同じような大きさで規則的に間隔が空けられた画素電極１９のアレイが存在している。各画素電極１９は、誘電層のコンタクトホール３６を通じて、下に存在している少なくとも１つの接触電極１６に接触している。コンタクトホール３６の数、位置及びピッチは、最終製品で必要とされる画素ピッチに依存する。図１の実施例は、水平ＵＡＭピッチの１．５倍以上の水平画素ピッチを有する表示装置の一部を示す。垂直画素ピッチは、垂直ＵＡＭピッチのおよそ３倍である。示されている完全な画素電極１９は、ＴＦＴ及び接触電極１６を含む２つのアクティブセルを完全に覆う。この画素電極１９は、コンタクトホール３６を通じて１つの接触電極１６に接触する。したがって、この画素は、そのＴＦＴに関係付けられる行アドレス導体及び列アドレス導体のみによってアドレス指定される。同様に、画素電極のアレイにおける他の画素電極１９の各々は、コンタクトホール３６を通じて、下に存在する１つの接触電極に接触している。
【００２９】
図１の好適実施例では、各画素電極１９は、下に存在しているＴＦＴのうちの１つのＴＦＴの１つの接触電極１６と接触しているのみであるけれども、その代わりに、各画素が１つ以上のＴＦＴによってアドレス指定されることができるように、下に存在している複数の接触電極に対して接触させることが考えられる。この場合、ＴＦＴの各々に関係付けられる行導体及び列導体がアドレス指定される必要があるだろう。これは、行導体及び列導体が同じ駆動（走査及びデータ）信号を同時に受け取るように、それらの端部をそれぞれ相互接続することによってうまく達成できる。
【００３０】
図１は、ゲート電極が半導体材料の下に存在しているボトムゲート型のＴＦＴを示す。その代わりに、本発明によって作られる装置は、ゲート電極が半導体材料の上に存在するトップゲートＴＦＴを有することもできる。
【００３１】
図２は、本発明による方法の第２実施例によって製造されるアクティブマトリックス画素装置の一部の概略図であり、トップゲートＴＦＴを有する１つのスイッチング素子２０及び蓄積容量を有するＵＡＭのアクティブセルを示す。図２の装置の製造の種々の段階が、図２のＡ−Ａ線に沿う断面を示す図３Ａ乃至３Ｇに並べられている。図４は、画素ピッチとは異なる基本ピッチを有する装置の構成の個別の段階を要約した工程フローチャートである。
【００３２】
図３Ａにおいて、第１の導電層３２（好ましくは透明な、例えば酸化インジウムスズ（ＩＴＯ））が、絶縁基板３１（好ましくは、ガラス）上に全面に被着される。第２の導電層２１（好ましくは、ＭｏＣｒ）が第１の導通層３２の上に被着される。第２の層２１はフォトリソグラフィパターニング工程を用いてエッチングされ、その結果列導体１２の一部が形成される。第２の導電層の材料は、好ましくは、第１の導電層の材料よりも高い導電率を有する。
【００３３】
次に、第１の導電層３２は、図３Ｂに示すように、ＴＦＴ用のソース電極１３を伴なう列導体１２、及び対応するＴＦＴのドレイン電極と一体の接触電極１６を形成するようにエッチングされる。接触電極１６は、蓄積容量用の第１のプレートを形成する。
【００３４】
次に、図３Ｃにおいて、ＴＦＴのアクティブ層を備えるように、（好ましくはアモルファスシリコンの）半導体層２２が被着されパターニングされる。（好ましくはシリコンナイトライド（１）の）第１の絶縁層が列導体１２の上に被着されてパターニングされ、その結果、選択された絶縁領域２３が規定される。これらは、列導体を、後の段階で加えられる行導体及び他の交差する構成から、それらの交差領域において絶縁する。（好ましくはシリコンナイトライド（２）の）第２の絶縁層３３は基板上に被着される。図３Ｄに示すように、コンタクトホール１８は、この層を貫通して各接触電極１６上に形成される。
【００３５】
次に、図３Ｅにおいて、金属層（例えばＡｌＣｕ）が基板上に被着される。これは、半導体層２２にオーバーラップする各ＴＦＴ用のゲート電極１５とともに行導体１４を形成するために、フォトリソグラフィによってパターニングされ、エッチングされる。蓄積コンデンサ用に、行導体に平行に延在する、第２の蓄積コンデンサプレート２４及び対応するコンデンサ導体ライン２５も、この被着からパターニングされる。従って、絶縁層３３によって、蓄積コンデンサ用に、間に介在した誘電体が提供される。これによって、ＵＡＭの構成が完了する。
【００３６】
製造工程のこの段階において、ＵＡＭは、カスタマイズされた表示パネル用に備蓄される。次に、種々のアクティブマトリックス表示パネルを生産するために、要求された画素ピッチにかかわらずこのＵＡＭを使用することができる。ＵＡＭを生産するために１つのマスク一式だけが必要であり、他の独自の画素ピッチの装置を生産するために別のやり方ではこの生産段階までに必要となるであろうマスク一式が不要であり、従ってコストを節約する。
【００３７】
一旦必要な画素ピッチを知れば、以下に記載するように装置をカスタマイズすることができる。図３Ｆにおいて、シリコンナイトライド（２）の誘電層３４が、ＵＡＭ上に全体的に被着される。コンタクトホール３６はこの層の必要な位置に形成される。コンタクトホール３６の位置は、コンタクトホール１８のうちの選択されたコンタクトホール１８に対応しており、また、要求される画素ピッチ及び各画素電極１９を駆動するために必要なＴＦＴの数に依存する。誘電層３４は、対応するドライバ回路（図示せず）の出力部への接触のため、装置のエッジ部において行導体及び列導体（１４及び１２）との接触を可能とするようにパターニングされる。
【００３８】
次に、他の導電層が被着され、図３Ｇに示すように反射画素電極１９を形成するためにパターニングされる。各画素電極は、コンタクトホール３６を通じて少なくとも一つの接触電極１６に接触する。他の導電層は、金属又は銀若しくは銀合金層上のＩＴＯとすることができる。
【００３９】
理解できるように、個々の画素電極１９のサイズ及びそれらのピッチは、説明されているように、装置のカスタム化のために変更することができる。
【００４０】
図４は、上記の工法のフローチャートを示し、所望の画素電極ピッチの要求を満たすために、製造工程の２つのステップだけがカスタマイズされることを示す。これによって、アクティブマトリックス画素装置のアクティブプレートの製造が完了する。
【００４１】
図５は、本発明による方法の第３の実施例によって製造されるアクティブマトリックス画素装置の一部を示す。この装置は、前の実施例を基準にして上に記載されたように、行導体及び列導体１４及び１２を有する。しかし、各画素電極１９はコンタクトホール３６を通じて複数の接触電極１６に接続され、従って、各画素電極は１つ以上のＴＦＴによって制御される。図から、基本ピッチと画素ピッチとの間に非整数の関係が存在していることがわかるだろう。水平画素ピッチは、水平基本ピッチの２．５倍よりもやや小さい。垂直画素ピッチは、垂直基本ピッチの３．５倍よりもやや小さい。この類のピッチ関係を有する装置の各画素電極１９は、少なくとも６つの完全なアクティブセル、従って６つの対応するＴＦＴの上に存在する。画素電極が上に存在しセルの各列をアドレス指定する隣接する列導体１２は、短絡バー５１によって接続される。従って、各短絡バー５１に関連するＴＦＴの各列は、並列にアドレス指定される。画素電極が上に存在しセルに関連する隣接した行導体１４は、同様の短絡バー５３によって接続される。従って、各短絡バー５３に関連するＴＦＴの行は、各々が並列に選択される。基本ピッチと画素ピッチとの間の非整数の関係のため、余分な列導体５２及び余分な行導体５４が存在する。必要であれば、全ての余分な行導体又は列導体を固定の電位に保つために短絡することができる。隣接した２つの画素電極の下に存在するセルは、コンタクトホール３６が備えられていない。
【００４２】
図６及び図７は、ＵＡＭのＴＦＴ電極用の代替レイアウトを示す。両方とも、図１に示される実施例と同様のボトムゲートＴＦＴを使用している。列導体１２、行導体１４及びコンデンサ導体ライン２５は、間に介在している絶縁材料６２の層によって互いに絶縁されている。半導電層２２は各ＴＦＴのアクティブ層を形成し、ソース電極、ドレイン電極及びゲート電極に接触する。この構成では、蓄積コンデンサは、接触電極１６とコンデンサ導体ライン２５との間のオーバーラップ領域に備えられる。絶縁材料６２は、対応するコンデンサ導体２５を接触電極１６の領域から隔てることによって各セルに対して蓄積コンデンサ用の誘電体を形成する。
【００４３】
最終製品用に達成可能な画素ピッチの範囲を最大にするために、相対的に小さい基本ピッチを有することが望ましい。図６は、ＴＦＴの各行が対応するコンデンサ導体ライン２５を有し、ＴＦＴの各列が対応する列導体１２を有する１つの実施可能な構成を示す。基本ピッチを最小にする目的で、図７に示されるように、特別なレイアウトを利用することができる。ここで、ＴＦＴの各列は、２つの列導体１２に対応する。隣接するＴＦＴ行のペアは、１つの蓄積コンデンサ導体ライン２５を共有する。これによってアレイスペースがより望ましく利用される。通常の条件下では、斯かる構成では、異なる行及び列のローカル環境が異なるので、望ましくない画像劣化（image artifact）に至るだろう。しかし、個々の画素が１つ以上のＴＦＴにより駆動される場合は、これら影響は、個々の画素の領域に渡って平均化が起きるので、減少するだろう。
【００４４】
製造工程は、図２、図３及び図４を基準にして記載したようにＴＦＴスイッチング素子及び蓄積コンデンサを形成した後、ＵＡＭに渡って拡散有機層（ＤＯＬ）を被着する他のステップ（図示せず）を有することができる。これは、カスタマイズされた層が被着された後、画素電極に形成されるバンプに対応するバンプの層を有する。完成した表示装置において、これらの画素電極のバンプは、見るときの非正反射を確保するように反射光を拡散するのに役立つ。この型式の層は、ＥＰ−Ａ−０６１７３１０に記載されている。非正反射を確保する代替方法は、表示パネルのパッシブプレート上にフロント散乱フィルムを組み込むことである。
【００４５】
図８は、ＵＡＭを有するアクティブプレート（ここでは、全体が８１で示されている）及びカスタマイズされた画素電極層８２を組み込んでいる完成した液晶ディスプレイの構造を示す。液晶材料８０の層は画素電極層８２上に備えられ、この画素電極層８２は上記の構造を有する。第２のパッシブ基板（ここでは、８３で示される）は、液晶材料の層の上に存在している。この他の基板８３は、一方の面に、カラーフィルタ８４及び共通電極８７を規定する層の構造を備えることができる。偏光膜８６も基板８３上に備えられる。
【００４６】
本発明は、アクティブトランジスタ基板及び反射画素電極に特に関係があるので、液晶ディスプレイの動作及び構成は、当業者には明らかであることから更に詳細には記載されていない。
【００４７】
それらに追加の層を備えることもでき、当業者に明らかな種々の代替例が存在する。本発明は既知の個々の処理ステップ及び材料を基にしているので、特定の処理パラメータ及び材料は、この出願には詳細に記載されていない。ステップ及び可能な代替例の範囲は、当業者には明らかだろう。
【００４８】
上の特定の例はＬＣＤのＵＡＭにアモルファスシリコンＴＦＴを使用しているが、他の半導体材料（例えば多結晶シリコン又は微結晶シリコン）が可能である。
【００４９】
本発明の開示を読むことによって、当業者は他の修正が明らかであろう。斯かる修正は、アクティブマトリックス画素装置及びそのための部品の分野で既知であって、ここに既に記載された特徴の代わりに又はそれに加えて使用することができる他の特徴を含むことができる。
【図面の簡単な説明】
【００５０】
【図１】本発明による方法の第１の実施例によって製造されるアクティブマトリックス画素装置の一部の概略平面図である。
【図２】典型的なアクティブセルの構造を示す、本発明による方法の第２実施例によって製造されるアクティブマトリックス画素装置の一部の概略平面図である。
【図３Ａ】図２の装置を製造する方法での或る段階の断面を概略的に示す。
【図３Ｂ】図２の装置を製造する方法での或る段階の断面を概略的に示す。
【図３Ｃ】図２の装置を製造する方法での或る段階の断面を概略的に示す。
【図３Ｄ】図２の装置を製造する方法での或る段階の断面を概略的に示す。
【図３Ｅ】図２の装置を製造する方法での或る段階の断面を概略的に示す。
【図３Ｆ】図２の装置を製造する方法での或る段階の断面を概略的に示す。
【図３Ｇ】図２の装置を製造する方法での或る段階の断面を概略的に示す。
【図４】図３Ａ乃至図３Ｇに示されるような工法を表すフローチャートである。
【図５】本発明による方法の第３実施例によって製造される装置の一部の概略平面図である。
【図６】装置の製造の間における、その装置の一部の第１の好適な構造を示す。
【図７】装置の製造の間における、その装置の一部の第２の好適な構造を示す。
【図８】完全なＡＭＬＣＤの構造を概略的に示す。

Claims (13)

1. アクティブマトリックス画素装置を作る方法であって、
   スイッチング素子のマトリックスアレイであって、前記スイッチング素子の間隔が基本ピッチを規定するスイッチング素子のマトリックスアレイと、前記スイッチング素子をアドレス指定するための行アドレス導体及び列アドレス導体の組とを基板上に有するユニバーサルアクティブマトリックスを備える工程、
   前記基板上に前記スイッチング素子のアレイに渡って誘電層を形成する工程、
   複数のスイッチング素子と接触できるように前記誘電層にコンタクトホールのアレイを形成する工程、
   前記ユニバーサルアクティブマトリックス上に、前記コンタクトホールを通じて、下に存在しているスイッチング素子に電気的に接触する画素電極のマトリックスアレイであって、前記画素電極の間隔が画素ピッチを規定する画素電極のマトリックスアレイを有する画素アレイを形成する工程、
   を有し、
   前記画素ピッチが前記基本ピッチよりも大きい方法。
2. 前記コンタクトホールのアレイが、前記スイッチング素子の選択された部分のみが画素電極に接続されるように形成される請求項１記載の方法。
3. 前記コンタクトホールのアレイが、前記画素電極のうちの少なくとも幾つかの画素電極の各々が１つのスイッチング素子に電気的に接触するように形成される請求項１又は２記載の方法。
4. 前記画素アレイが、前記画素ピッチが前記基本ピッチの整数倍であるように形成される請求項１、２、又は３に記載の方法。
5. スイッチング素子のマトリックスアレイであって、前記スイッチング素子の間隔が基本ピッチを規定するスイッチング素子のマトリックスアレイを有するユニバーサルアクティブマトリックス、及び
   画素電極のマトリックスアレイであって、前記画素電極の間隔が画素ピッチを規定する画素電極のマトリックスアレイを有する画素アレイ、
   を有するアクティブマトリックス画素装置であって、
   前記画素ピッチが前記基本ピッチよりも大きい装置。
6. 誘電層が前記ユニバーサルアクティブマトリックスを前記画素アレイから分離する請求項５記載の装置。
7. 前記誘電層が、各画素電極が下に存在している少なくとも１つのスイッチング素子に接触することを可能にするためのコンタクトホールを有する請求項６記載の装置。
8. 前記スイッチング素子の一部が画素電極に接続される請求項５、６又は７に記載の装置。
9. 前記画素電極の少なくとも幾つかの各々が１つのスイッチング素子に電気的に接触している請求項５乃至８のうちのいずれか１項記載の装置。
10. 前記画素ピッチが前記基本ピッチの整数倍である請求項５乃至９のうちのいずれか１項記載の装置。
11. 請求項５乃至１０のうちのいずれか１項記載のアクティブマトリックス画素装置を有する液晶表示装置。
12. 前記アクティブマトリックス画素装置が反射型又は透過型の表示装置である請求項１１記載の装置。
13. 前記スイッチング素子が薄膜トランジスタを有する請求項５乃至１２のうちのいずれか１項記載の装置。

Images