JP2001154220A - アクティブマトリクス基板およびそれを用いた液晶表示装置 - Google Patents

アクティブマトリクス基板およびそれを用いた液晶表示装置

Info

Publication number
JP2001154220A
JP2001154220A JP33317299A JP33317299A JP2001154220A JP 2001154220 A JP2001154220 A JP 2001154220A JP 33317299 A JP33317299 A JP 33317299A JP 33317299 A JP33317299 A JP 33317299A JP 2001154220 A JP2001154220 A JP 2001154220A
Authority
JP
Japan
Prior art keywords
insulating film
active matrix
matrix substrate
electrode
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33317299A
Other languages
English (en)
Inventor
Kazuo Nakagawa
和男 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP33317299A priority Critical patent/JP2001154220A/ja
Publication of JP2001154220A publication Critical patent/JP2001154220A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 優れた特性の容量素子を有し、良品率の高い
アクティブマトリクス基板およびそれを用いた液晶表示
装置を提供する。 【解決手段】 アクティブマトリクス基板21は、ガラ
ス基板22上に互いに平行に間隔をあけて複数のゲート
ラインを設け、ゲートラインとは直交しかつ絶縁性を保
持し互いに間隔をあけて複数のソースラインを設け、該
ラインの交差によって形成される複数の矩形領域にTF
T素子23をそれぞれ設け、基板22上に前記ラインと
TFT素子23とを覆ってコンタクトホール25を有す
る層間絶縁層(第1の絶縁層)24を設け、絶縁層24
上に矩形領域毎に画素電極26と補助容量素子27とを
設けて構成される。補助容量素子27は絶縁層24上に
下部電極28、無機絶縁膜30と有機絶縁膜31とを積
層して構成される層間絶縁層(第2の絶縁層)29およ
び画素電極26である上部電極をこの順番に積層して構
成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、上部電極と下部電
極とこれらの間の絶縁層とで構成される補助容量素子を
有するアクティブマトリクス基板およびそれを用いた液
晶表示装置に関する。
【0002】
【従来の技術】図4は、特開平5−88199号公報に
記載の液晶表示装置に用いられるアクティブマトリクス
基板1の断面図である。アクティブマトリクス基板1
は、ガラス基板などの絶縁性基板2の上に、スイッチン
グ素子であるTFT(薄膜トランジスタ)素子3、補助
容量素子4および画素電極15を備える。絶縁性基板2
の上には、複数のゲートラインと複数のソースラインと
が互いに直交し絶縁性を保持して配設される。複数のゲ
ートラインは互いに間隔をあけて平行に配設され、複数
のソースラインも互いに間隔をあけて平行に配設され
る。TFT素子3、補助容量素子4および画素電極15
は、ゲートラインとソースラインとが直交することによ
って形成される矩形領域毎に設けられる。
【0003】TFT素子3は、絶縁性基板2の上に形成
されるゲート電極5、該ゲート電極5を覆って基板2の
上に形成される無機材料から成るゲート絶縁膜6、ゲー
ト電極5の上のゲート絶縁膜6の上に順次積層して形成
されるa−Si(アモルファスシリコン)膜7および半
導体保護膜8、a−Si膜7および半導体保護膜8を覆
って互いに間隔をあけて形成されるN+型a−Si膜
9,10、ゲート絶縁膜6およびN+型a−Si膜9を
覆って形成されるソース電極11、およびゲート絶縁膜
6およびN+型a−Si膜10を覆って形成されるドレ
イン電極12で構成される。
【0004】補助容量素子4は、絶縁性基板2の上に形
成される下部電極13、下部電極13を覆って基板2の
上に形成される無機材料から成る前記ゲート絶縁膜6、
下部電極13の上のゲート絶縁膜6の上に形成される有
機絶縁膜14および有機絶縁膜14の上に形成される画
素電極15である上部電極で構成される。
【0005】ゲート絶縁膜6のピンホールを埋めるため
に設けられる有機絶縁膜14は、画素電極15の下に画
素電極15とほぼ同じ大きさに形成される。また、ゲー
ト絶縁膜6はゲート電極5および下部電極13をともに
覆って基板2の上に形成される。このため、ゲート絶縁
膜6の一部は有機絶縁膜14で覆われておらず、前記ド
レイン電極12はゲート絶縁膜6の有機絶縁膜14で覆
われていない部分および画素電極15の一部分を覆って
形成される。したがって、ゲート絶縁膜6の有機絶縁膜
6で覆われていない部分にピンホールが発生している
と、ドレイン電極12と画素電極15との電気的接続が
確実に成されず、アクティブマトリクス基板1や該基板
1を用いた液晶表示装置の良品率が低下する。
【0006】
【発明が解決しようとする課題】本発明の目的は、優れ
た特性の容量素子を有し、良品率の高いアクティブマト
リクス基板およびそれを用いた液晶表示装置を提供する
ことである。
【0007】
【課題を解決するための手段】本発明は、スイッチング
素子と、下部電極、絶縁層および上部電極をこの順番に
積層して構成される補助容量素子と、を有するアクティ
ブマトリクス基板において、前記絶縁層が無機絶縁膜上
に有機絶縁膜を積層して構成されることを特徴とするア
クティブマトリクス基板である。
【0008】本発明に従えば、アクティブマトリクス基
板はスイッチング素子と補助容量素子とを有し、補助容
量素子は下部電極、無機絶縁膜、有機絶縁膜および上部
電極をこの順番に積層して構成される。本発明のアクテ
ィブマトリクス基板では、下部電極と上部電極との間に
設けられる絶縁層が下層の無機絶縁膜と上層の有機絶縁
膜との2層構造を有する。有機絶縁膜材料を硬化前の粘
性の有る状態で無機絶縁膜上に形成した後、硬化するこ
とによって、無機絶縁膜のピンホールが有機絶縁膜で覆
われる。したがって、上部電極と下部電極との絶縁性を
確実に保持することができ、優れた特性の補助容量素子
を実現することができて、アクティブマトリクス基板の
良品率を向上することができる。
【0009】また本発明は、絶縁性基板と、絶縁性基板
上に互いに平行に間隔をあけて設けられる複数のゲート
ラインと、ゲートラインとは直交しかつ絶縁性を保持
し、互いに間隔をあけて設けられる複数のソースライン
と、ゲートおよびソースラインが交差することによって
形成される複数の矩形領域にそれぞれ設けらるスイッチ
ング素子と、コンタクトホールを有し、絶縁性基板上に
ゲートライン、ソースラインおよびスイッチング素子を
覆って設けられる第1の絶縁層と、第1の絶縁層上に前
記矩形領域毎に設けられ、前記コンタクトホールを介し
てスイッチング素子と電気的に接続される画素電極と、
第1の絶縁層上に前記矩形領域毎に設けられる補助容量
素子と、を備え、前記補助容量素子は、第1の絶縁層上
に下部電極、第2の絶縁層および前記画素電極である上
部電極をこの順番に積層して構成されるアクティブマト
リクス基板において、前記第2の絶縁層が無機絶縁膜上
に有機絶縁膜を積層して構成されることを特徴とするア
クティブマトリクス基板である。
【0010】本発明に従えば、アクティブマトリクス基
板を構成する絶縁性基板上には、ゲートおよびソースラ
インによって形成される矩形領域毎に、スイッチング素
子、画素電極および補助容量素子が設けられる。画素電
極および補助容量素子は、第1の絶縁層を介してスイッ
チング素子上に設けられる。画素電極とスイッチング素
子との電気的接続は、第1の絶縁層に設けられたコンタ
クトホールを介して両者が接触することによって成され
る。補助容量素子は、第1の絶縁層上に下部電極、無機
絶縁膜、有機絶縁膜および画素電極である上部電極をこ
の順番に積層して構成される。本発明のアクティブマト
リクス基板では、下部電極と上部電極との間に設けられ
る第2の絶縁層が下層の無機絶縁膜と上層の有機絶縁膜
との2層構造を有する。有機絶縁膜材料を硬化前の粘性
の有る状態で無機絶縁膜上に形成した後、硬化すること
によって、無機絶縁膜のピンホールが有機絶縁膜で覆わ
れる。したがって、上部電極と下部電極との絶縁性を確
実に保持することができ、優れた特性の補助容量素子を
実現することができて、アクティブマトリクス基板の良
品率を向上することができる。
【0011】また本発明は、前記有機絶縁膜によって無
機絶縁膜の端面が覆われることを特徴とする。
【0012】本発明に従えば、特に、下層の無機絶縁膜
の端面が上層の有機絶縁膜で覆われるので、無機絶縁膜
の端面のピンホールもが有機絶縁膜で覆われる。したが
って、上部電極と下部電極との絶縁性をさらに確実に保
持することができ、優れた特性の補助容量素子を実現す
ることができて良品率をさらに向上することができる。
【0013】また本発明は、前記画素電極である上部電
極によって有機絶縁膜を挟んで無機絶縁膜の端面が覆わ
れることを特徴とする。
【0014】本発明に従えば、特に、下層の無機絶縁膜
の端面が上層の有機絶縁膜で覆われ、さらに該有機絶縁
膜を挟んで無機絶縁膜の端面が上部電極で覆われる。し
たがって、さらに優れた特性の補助容量素子を実現する
ことができる。
【0015】また本発明は、前記有機絶縁膜がイミド
基、アミド基またはアクリル基を有する高分子化合物か
ら成ることを特徴とする。
【0016】本発明に従えば、補助容量素子の下部およ
び上部電極間に設けられる第2の絶縁層の膜厚は補助容
量素子の負荷容量の低減のために厚い方が好ましく、上
述のイミド基、アミド基またはアクリル基を有する高分
子化合物を用いることによって厚膜の有機絶縁膜を形成
することができる。
【0017】また本発明は、前記下部電極および画素電
極である上部電極が透明導電膜から成ることを特徴とす
る。
【0018】本発明に従えば、たとえばガラスなどの透
光性を有する基板で実現される絶縁性基板の上に透明導
電膜で実現される下部電極および画素電極である上部電
極を形成することによって、透過型のアクティブマトリ
クス基板を実現することができる。
【0019】また本発明は、上述のうちのいずれかのア
クティブマトリクス基板と、アクティブマトリクス基板
の画素電極側に所定の間隔をあけて対向して配置される
対向基板と、アクティブマトリクス基板と対向基板との
間に介在される液晶層と、を備えることを特徴とする液
晶表示装置である。
【0020】本発明に従えば、優れた特性の補助容量素
子を有する液晶表示装置を実現することができる。
【0021】
【発明の実施の形態】図1は、本発明の実施の一形態で
あるアクティブマトリクス基板21の断面図である。ア
クティブマトリクス基板21は、絶縁性基板であるガラ
ス基板22、ガラス基板22の上に互いに平行に間隔を
あけて設けられる複数のゲートライン、ゲートラインと
は直交しかつ絶縁性を保持し、互いに間隔をあけて設け
られる複数のソースライン、ゲートおよびソースライン
が交差することによって形成される複数の矩形領域にそ
れぞれ設けられるスイッチング素子であるTFT素子2
3、ガラス基板22の上にゲートライン、ソースライン
およびTFT素子23を覆って設けられ、コンタクトホ
ール25を有する層間絶縁層(第1の絶縁層)24、層
間絶縁層24の上に前記矩形領域毎に設けられ、前記コ
ンタクトホール25を介してTFT素子23に電気的に
接続される画素電極26、および層間絶縁層24の上に
前記矩形領域毎に設けられる補助容量素子27を備え
る。補助容量素子27は層間絶縁層24上に下部電極2
8、層間絶縁層(第2の絶縁層)29および前記画素電
極26である上部電極をこの順番に積層して構成され
る。本形態のアクティブマトリクス基板21では、特
に、補助容量素子27を構成する層間絶縁層29が無機
絶縁膜30上に有機絶縁膜31を積層して構成される。
以下、アクティブマトリクス基板21の構成を製造方法
に沿って説明する。
【0022】まず、ガラス基板22の上にシリコン層を
形成し、該シリコン層を固相成長法またはレーザ照射法
によって多結晶化した後、所定の形状にパターニングす
ることによって、50nmの厚みのアモルファスシリコ
ン半導体層32を形成する。次に、アモルファスシリコ
ン半導体層32を覆ってゲート絶縁膜33を形成する。
ゲート絶縁膜33は、化学気相成長法によって形成され
た100nmの厚みの二酸化シリコン膜で実現される。
【0023】続いて、ゲート絶縁膜33の上にスパッタ
リング法によって400nmの厚みのアルミニウム膜を
形成し、フォトリソグラフィ法によって所定の形状にパ
ターニングして、ゲート電極34を形成する。なお、ゲ
ート電極34の表面は陽極酸化法によって酸化される。
次に、ゲート絶縁膜33のソース部およびドレイン部に
不純物をドーピングし、レーザ照射によって活性化した
後、ゲート電極34を覆って層間絶縁膜35を形成す
る。ゲート電極34と後述するソース電極およびドレイ
ン電極との間の層間絶縁膜35は、化学気相成長法によ
って無機材料である二酸化シリコンを堆積することによ
って形成される。また、層間絶縁膜35にはフォトリソ
グラフィ法によってコンタクトホール36,37が形成
される。
【0024】次に、層間絶縁膜35を覆ってスパッタリ
ング法によってアルミニウムとチタンとを800nmの
厚みに堆積し、所定の形状にパターニングすることによ
って、コンタクトホール36を覆うソース電極38と、
コンタクトホール37を覆うドレイン電極39とを形成
する。次に、ソースおよびドレイン電極38,39を覆
って化学気相成長法によって窒化シリコンを330nm
の厚みに堆積することによって、保護膜40を形成す
る。また、ドレイン電極39の上の保護膜40には、フ
ォトリソグラフィ法によって約7μm四方の大きさのコ
ンタクトホール41が形成される。
【0025】続いて、保護層40を覆ってスピンコーテ
ィング法によって有機材料であるアクリル樹脂を2μm
の厚みに塗布し硬化して、層間絶縁層24を形成する。
次に、層間絶縁層24の上にスパッタリング法によって
無機材料である二酸化シリコンを100nmの厚みに堆
積して、絶縁膜42を形成する。次に、絶縁膜42の上
にスパッタリング法によってインジウム酸化錫を115
nmの厚みに堆積して、下部電極28を形成する。な
お、下部電極28には、フォトリソグラフィ法によって
約12μm四方の大きさのコンタクトホール43が形成
される。
【0026】次に、下部電極28を覆ってスパッタリン
グ法によって二酸化シリコンを200nmの厚みに堆積
して、無機絶縁膜30を形成する。なお、絶縁膜42と
無機絶縁膜30とには、無機絶縁膜30の上にレジスト
マスクを形成した後、両者を一括してドライエッチング
することによって、約8μm四方の大きさのコンタクト
ホール44が形成される。また、二酸化シリコンから成
る無機絶縁膜30の形成はスパッタリング法に限るもの
ではなく、たとえば層間絶縁層24が耐熱性に優れる場
合、化学気相成長法によって形成しても構わない。
【0027】次に、無機絶縁膜30の上にスピンコーテ
ィング法によってアクリル樹脂を300nmの厚みに塗
布し硬化して、有機絶縁膜31を形成する。なお、層間
絶縁層24および有機絶縁膜31には、フォトリソグラ
フィ法によってコンタクトホール25の形成部に約3μ
m四方の大きさの開口部を有するレジストマスクを形成
し、四弗化炭素および酸素などのガスを用いたドライエ
ッチング法によって一括的にエッチングして、コンタク
トホール25が形成される。
【0028】最後に、有機絶縁膜31およびコンタクト
ホール25を覆ってスパッタリング法によってインジウ
ム酸化錫を115nmの厚みに形成し、所定の形状にパ
ターニングすることによって、画素電極26である上部
電極を形成する。以上のようにして、アクティブマトリ
クス基板21が完成する。
【0029】本形態のアクティブマトリクス基板21で
は、下部電極28と画素電極26である上部電極との間
に設けられる層間絶縁層(第2の絶縁層)29が下層の
無機絶縁膜30と上層の有機絶縁膜31との2層構造を
有する。有機絶縁膜材料を硬化前の粘性の有る状態で無
機絶縁膜30の上に形成した後、硬化することによっ
て、無機絶縁膜30のピンホールを有機絶縁膜31で覆
うことができる。したがって、画素電極26である上部
電極と下部電極28との絶縁性を確実に保持することが
でき、優れた特性の補助容量素子27を実現することが
でき、アクティブマトリクス基板21の良品率を向上す
ることができる。
【0030】図2は、前記アクティブマトリクス基板2
1を用いた液晶表示装置51の断面図である。液晶表示
装置51は、上述のアクティブマトリクス基板21、対
向基板52および液晶層55を備える。対向基板52
は、絶縁性基板としてのガラス基板53の上に対向電極
54を形成して構成される。基板21,52は、画素電
極26と対向電極54とを内方側として、所定の間隔を
あけて対向して配置される。液晶層55は、アクティブ
マトリクス基板21と対向基板52との間に介在され
る。なお、アクティブマトリクス基板21および対向基
板52の液晶層55側の最表面には、必要に応じて液晶
分子の配向状態を規制する配向膜をそれぞれ設けても構
わない。
【0031】図3は、補助容量素子27の層間絶縁層2
9を拡大して示す断面図である。層間絶縁膜29を構成
する上層の有機絶縁膜31は下層の無機絶縁膜30を覆
って形成される。本形態のアクティブマトリクス基板2
1では、特に、有機絶縁膜31によって無機絶縁膜30
の端面30aが覆われる。これによって、無機絶縁膜3
0の端面30aのピンホールをも有機絶縁膜31で覆う
ことができる。したがって、画素電極26である上部電
極と下部電極28との絶縁性をさらに確実に保持するこ
とができ、優れた特性の補助容量素子27を実現するこ
とができ、アクティブマトリクス基板21の良品率をさ
らに向上することができる。また特に、画素電極26で
ある上部電極によって有機絶縁膜31を挟んで無機絶縁
膜30の端面30aが覆われる。これによって、さらに
優れた特性の補助容量素子27を実現することができ
る。
【0032】なお、絶縁性基板はガラス基板22,53
に限るものではなく、たとえば石英、セラミックおよび
シリコンの基板を用いても構わない。また、ゲート、ソ
ースおよびドレイン電極34,38,39としては、タ
ンタル、タングステン、チタン、窒化チタン、モリブデ
ン、アルミニウム、銅、インジウム酸化錫および不純物
イオンがドーピングされたポリシリコンなどの導電性物
質を用いても構わない。さらに、ゲート絶縁膜33およ
び層間絶縁膜35としては、二酸化シリコン、窒化シリ
コンおよび五酸化タンタルなどを用いても構わない。
【0033】また、下部電極28および画素電極26で
ある上部電極としては、インジウム酸化錫などの透明導
電膜以外に、アルミニウムおよびチタンなどの金属膜を
用いても構わない。たとえば、絶縁性基板として本形態
のようにガラス基板22などの透光性を有する基板を用
い、下部電極28および画素電極26である上部電極を
透明導電膜で実現することによって、透過型のアクティ
ブマトリクス基板21を実現することができる。対向基
板52をも同様にして透光性とすることによって、透過
型の液晶表示装置51を実現することができる。
【0034】さらに、有機絶縁膜31は、イミド基、ア
ミド基またはアクリル基を有する高分子化合物から成る
ことが好ましい。これは、補助容量素子27の下部電極
28および上部電極の間に設けられる層間絶縁層29の
膜厚は負荷容量の低減のために厚い方が好ましく、上述
のイミド基、アミド基またはアクリル基を有する高分子
化合物を用いることによって、厚膜の有機絶縁膜31を
形成することができるからである。
【0035】また、本形態ではポリシリコンを用いたプ
レーナ型のTFT素子23を有するアクティブマトリク
ス基板21について説明したが、これ以外のスイッチン
グ素子を有するアクティブマトリクス基板に対して本発
明を適用しても構わない。たとえば、アモルファスシリ
コンや単結晶シリコンを用いたTFT素子、スタガー型
や逆スタガー型のTFT素子、およびバリスタやダイオ
ードなどの2端子型非線型抵抗素子を有するアクティブ
マトリクス基板に適用することができ、また駆動回路用
のTFT素子を有するアクティブマトリクス基板に適用
しても構わない。さらに、本発明のアクティブマトリク
ス基板は上述したプロセスによって製造されるものに限
らない。
【0036】
【発明の効果】以上のように本発明によれば、アクティ
ブマトリクス基板がスイッチング素子とともに有する補
助容量素子は、下部電極、無機絶縁膜、有機絶縁膜およ
び上部電極をこの順番に積層して構成されるので、無機
絶縁膜のピンホールを有機絶縁膜で覆うことができる。
したがって、上部電極と下部電極との絶縁性を確実に保
持することができ、優れた特性の補助容量素子を実現す
ることができて、アクティブマトリクス基板の良品率を
向上することができる。
【0037】また本発明によれば、アクティブマトリク
ス基板を構成する絶縁性基板上に、ゲートおよびソース
ラインによって形成される矩形領域毎に、スイッチング
素子および画素電極とともに設けられる補助容量素子
は、第1の絶縁層上に下部電極、無機絶縁膜、有機絶縁
膜および画素電極である上部電極をこの順番に積層して
構成される。したがって、無機絶縁膜のピンホールを有
機絶縁膜で覆うことができ、上部電極と下部電極との絶
縁性を確実に保持することができ、優れた特性の補助容
量素子を実現することができて、アクティブマトリクス
基板の良品率を向上することができる。
【0038】また本発明によれば、下層の無機絶縁膜の
端面が上層の有機絶縁膜で覆われるので、無機絶縁膜の
端面のピンホールをも有機絶縁膜で覆うことができ、上
部電極と下部電極との絶縁性をさらに確実に保持するこ
とができ、優れた特性の補助容量素子を実現することが
できて良品率をさらに向上することができる。
【0039】また本発明によれば、下層の無機絶縁膜の
端面が上層の有機絶縁膜で覆われ、さらに該有機絶縁膜
を挟んで無機絶縁膜の端面が上部電極で覆われるので、
さらに優れた特性の補助容量素子を実現することができ
る。
【0040】また本発明によれば、有機絶縁膜をイミド
基、アミド基またはアクリル基を有する高分子化合物で
構成することが、補助容量素子の負荷容量の低減のため
に下部および上部電極間の第2の絶縁層の膜厚を厚くす
る上で好ましい。
【0041】また本発明によれば、透明導電膜で下部電
極および画素電極である上部電極を実現することによっ
て、透過型のアクティブマトリクス基板を提供すること
ができる。
【0042】また本発明によれば、上述したようなアク
ティブマトリクス基板を用いることによって、優れた特
性の補助容量素子を有する液晶表示装置を実現すること
ができる。
【図面の簡単な説明】
【図1】本発明の実施の一形態であるアクティブマトリ
クス基板21の断面図である。
【図2】アクティブマトリクス基板21を用いた液晶表
示装置51の断面図である。
【図3】補助容量素子27の層間絶縁層29を拡大して
示す断面図である。
【図4】従来技術であるアクティブマトリクス基板1の
断面図である。
【符号の説明】
21 アクティブマトリクス基板 22,53 ガラス基板 23 TFT(薄膜トランジスタ)素子 24 層間絶縁層(第1の絶縁層) 25 コンタクトホール 26 画素電極(上部電極) 27 補助容量素子 28 下部電極 29 層間絶縁層(第2の絶縁層) 30 無機絶縁膜 30a 無機絶縁膜の端面 31 有機絶縁膜 51 液晶表示装置 52 対向基板 54 対向電極 55 液晶層
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 JA35 JA36 JA46 JB63 JB66 KA04 KA10 KA12 KA18 KB14 KB25 MA05 MA07 MA10 MA13 MA27 MA30 NA15 NA29 5C094 AA42 AA43 BA03 BA43 CA19 DA13 DA15 EA03 EA04 EA07 EA10 FA02 FB19

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 スイッチング素子と、 下部電極、絶縁層および上部電極をこの順番に積層して
    構成される補助容量素子と、を有するアクティブマトリ
    クス基板において、 前記絶縁層が無機絶縁膜上に有機絶縁膜を積層して構成
    されることを特徴とするアクティブマトリクス基板。
  2. 【請求項2】 絶縁性基板と、 絶縁性基板上に互いに平行に間隔をあけて設けられる複
    数のゲートラインと、ゲートラインとは直交しかつ絶縁
    性を保持し、互いに間隔をあけて設けられる複数のソー
    スラインと、 ゲートおよびソースラインが交差することによって形成
    される複数の矩形領域にそれぞれ設けらるスイッチング
    素子と、 コンタクトホールを有し、絶縁性基板上にゲートライ
    ン、ソースラインおよびスイッチング素子を覆って設け
    られる第1の絶縁層と、 第1の絶縁層上に前記矩形領域毎に設けられ、前記コン
    タクトホールを介してスイッチング素子と電気的に接続
    される画素電極と、 第1の絶縁層上に前記矩形領域毎に設けられる補助容量
    素子と、を備え、 前記補助容量素子は、第1の絶縁層上に下部電極、第2
    の絶縁層および前記画素電極である上部電極をこの順番
    に積層して構成されるアクティブマトリクス基板におい
    て、 前記第2の絶縁層が無機絶縁膜上に有機絶縁膜を積層し
    て構成されることを特徴とするアクティブマトリクス基
    板。
  3. 【請求項3】 前記有機絶縁膜によって無機絶縁膜の端
    面が覆われることを特徴とする請求項1または2記載の
    アクティブマトリクス基板。
  4. 【請求項4】 前記画素電極である上部電極によって有
    機絶縁膜を挟んで無機絶縁膜の端面が覆われることを特
    徴とする請求項3記載のアクティブマトリクス基板。
  5. 【請求項5】 前記有機絶縁膜がイミド基、アミド基ま
    たはアクリル基を有する高分子化合物から成ることを特
    徴とする請求項1または2記載のアクティブマトリクス
    基板。
  6. 【請求項6】 前記下部電極および画素電極である上部
    電極が透明導電膜から成ることを特徴とする請求項1ま
    たは2記載のアクティブマトリクス基板。
  7. 【請求項7】 請求項2〜6のうちのいずれかに記載の
    アクティブマトリクス基板と、 アクティブマトリクス基板の画素電極側に所定の間隔を
    あけて対向して配置される対向基板と、 アクティブマトリクス基板と対向基板との間に介在され
    る液晶層と、を備えることを特徴とする液晶表示装置。
JP33317299A 1999-11-24 1999-11-24 アクティブマトリクス基板およびそれを用いた液晶表示装置 Pending JP2001154220A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33317299A JP2001154220A (ja) 1999-11-24 1999-11-24 アクティブマトリクス基板およびそれを用いた液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33317299A JP2001154220A (ja) 1999-11-24 1999-11-24 アクティブマトリクス基板およびそれを用いた液晶表示装置

Publications (1)

Publication Number Publication Date
JP2001154220A true JP2001154220A (ja) 2001-06-08

Family

ID=18263114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33317299A Pending JP2001154220A (ja) 1999-11-24 1999-11-24 アクティブマトリクス基板およびそれを用いた液晶表示装置

Country Status (1)

Country Link
JP (1) JP2001154220A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100361015C (zh) * 2001-11-07 2008-01-09 皇家飞利浦电子股份有限公司 有源矩阵像素器件
US7639331B2 (en) 2005-10-27 2009-12-29 Hitachi Displays, Ltd. Liquid crystal display device
EP2790057A1 (en) * 2013-04-10 2014-10-15 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US20160190182A1 (en) * 2014-02-25 2016-06-30 Innolux Corporation Display Panel and Display Device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100361015C (zh) * 2001-11-07 2008-01-09 皇家飞利浦电子股份有限公司 有源矩阵像素器件
US7639331B2 (en) 2005-10-27 2009-12-29 Hitachi Displays, Ltd. Liquid crystal display device
EP2790057A1 (en) * 2013-04-10 2014-10-15 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR20140122623A (ko) * 2013-04-10 2014-10-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9472582B2 (en) 2013-04-10 2016-10-18 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR102071008B1 (ko) 2013-04-10 2020-01-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20160190182A1 (en) * 2014-02-25 2016-06-30 Innolux Corporation Display Panel and Display Device
US10177177B2 (en) * 2014-02-25 2019-01-08 Innolux Corporation Display panel and display device

Similar Documents

Publication Publication Date Title
US8068188B2 (en) Thin film transistor array panel and manufacturing method thereof
US7205570B2 (en) Thin film transistor array panel
JP3420135B2 (ja) アクティブマトリクス基板の製造方法
TWI249173B (en) Stacked storage capacitor structure for a thin film transistor liquid crystal display
US7566906B2 (en) Thin film transistor array panel and manufacturing method thereof
US7960732B2 (en) Thin film transistor array panel and manufacturing method thereof
TW562961B (en) Liquid crystal display device
US7425476B2 (en) Manufacturing method of a thin film transistor array panel
JP2001013520A (ja) アクティブマトリックス型液晶表示装置
JPH10239698A (ja) 液晶表示装置
KR101376973B1 (ko) 박막 트랜지스터 기판의 제조 방법
JP2001188252A (ja) Tftアレイ基板とその製造方法それを用いた液晶表示装置
JPH04257826A (ja) アクティブマトリクス基板の製造方法
JPH04335617A (ja) アクティブマトリクス基板
JP3306488B2 (ja) アクティブマトリクス基板
JPH08184853A (ja) アクティブマトリクス基板の製造方法およびアクティブマトリクス基板
JP2001154220A (ja) アクティブマトリクス基板およびそれを用いた液晶表示装置
JPS60261174A (ja) マトリツクスアレ−
JP4224203B2 (ja) 薄膜二端子素子及び液晶表示装置
JPH11326941A (ja) アクティブマトリクス表示装置
JP2677714B2 (ja) アクティブマトリクス基板およびその製造方法
KR100247271B1 (ko) 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법
JPH0618928A (ja) アクティブマトリクス基板
JPH04326330A (ja) 液晶表示装置およびその製造方法
JPH06275644A (ja) 薄膜トランジスタおよびその製造方法