JP2527032B2 - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JP2527032B2 JP2527032B2 JP13110589A JP13110589A JP2527032B2 JP 2527032 B2 JP2527032 B2 JP 2527032B2 JP 13110589 A JP13110589 A JP 13110589A JP 13110589 A JP13110589 A JP 13110589A JP 2527032 B2 JP2527032 B2 JP 2527032B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- lower layer
- display
- layer electrode
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶表示装置のアクティブマトリクス基板に
利用され、特にスイッチング素子としてMIM（金属−絶
縁物−金属）素子を用いたMIM型のアクティブマトリク
ス基板に関する。
利用され、特にスイッチング素子としてMIM（金属−絶
縁物−金属）素子を用いたMIM型のアクティブマトリク
ス基板に関する。
本発明は、スイッチング素子としてMIM素子を用いたM
IM型のアクティブマトリクス基板において、 前記MIM素子を、下層電極が信号電極に、上層電極が
表示電極にそれぞれ接続された第一のMIM素子と、下層
電極が表示電極に、上層電極が信号電極にそれぞれ接続
された第二のMIM素子とが並列に接続された構成とする
ことにより、 表示むらのない高画質の液晶表示装置が得られるよう
にしたものである。
IM型のアクティブマトリクス基板において、 前記MIM素子を、下層電極が信号電極に、上層電極が
表示電極にそれぞれ接続された第一のMIM素子と、下層
電極が表示電極に、上層電極が信号電極にそれぞれ接続
された第二のMIM素子とが並列に接続された構成とする
ことにより、 表示むらのない高画質の液晶表示装置が得られるよう
にしたものである。
従来のMIM型のアクティブマトリクス基板は、第３図
に示すように、表示電極２に接続された下層電極８と、
下層電極８と絶縁膜７を介して対向し信号電極１に接続
された上層電極９とからなっていた。
に示すように、表示電極２に接続された下層電極８と、
下層電極８と絶縁膜７を介して対向し信号電極１に接続
された上層電極９とからなっていた。
前述した従来のMIM型のアクティブマトリクス基板
は、下層電極８と絶縁膜７と上層電極９とからなるMIM
素子の電気的対称性や特性の均一性を保持するのが困難
である欠点があった。このため、従来のMIM型のアクテ
ィブマトリクス基板を用いて液晶表示装置を作成する
と、MIM素子の特性のばらつきにより表示にむらができ
画質が低下する欠点があった。
は、下層電極８と絶縁膜７と上層電極９とからなるMIM
素子の電気的対称性や特性の均一性を保持するのが困難
である欠点があった。このため、従来のMIM型のアクテ
ィブマトリクス基板を用いて液晶表示装置を作成する
と、MIM素子の特性のばらつきにより表示にむらができ
画質が低下する欠点があった。
本発明の目的は、前記の欠点を除去することにより、
表示むらのない高画質の液晶表示装置を作ることができ
るMIM型のアクティブマトリクス基板を提供することに
ある。
表示むらのない高画質の液晶表示装置を作ることができ
るMIM型のアクティブマトリクス基板を提供することに
ある。
本発明は、信号電極と、表示電極と、前記信号電極と
前記表示電極との間に設けられたMIM素子とを備えたア
クティブマトリクス基板において、前記MIM素子は、前
記信号電極に接続された第一下層電極と、前記表示電極
に接続された第二下層電極と、前記第一および第二下層
電極上に設けられた絶縁膜と、この絶縁膜上に前記第一
下層電極と対向して設けられ一端が前記表示電極に接続
され他端が前記第二下層電極に接続された第一上層配線
と、前記絶縁膜上に前記第二下層電極と対向して設けら
れ一端が前記信号電極に接続され他端が前記第一下層電
極に接続された第二上層配線とを含んで構成されたこと
を特徴とする。
前記表示電極との間に設けられたMIM素子とを備えたア
クティブマトリクス基板において、前記MIM素子は、前
記信号電極に接続された第一下層電極と、前記表示電極
に接続された第二下層電極と、前記第一および第二下層
電極上に設けられた絶縁膜と、この絶縁膜上に前記第一
下層電極と対向して設けられ一端が前記表示電極に接続
され他端が前記第二下層電極に接続された第一上層配線
と、前記絶縁膜上に前記第二下層電極と対向して設けら
れ一端が前記信号電極に接続され他端が前記第一下層電
極に接続された第二上層配線とを含んで構成されたこと
を特徴とする。
本発明におけるMIM素子は、下層電極が信号電極に、
上層電極が表示電極にそれぞれ接続された第一のMIM素
子と、下層電極が表示電極に、上層電極が信号電極にそ
れぞれ接続された第二のMIM素子とが並列に接続された
構成をなしている。
上層電極が表示電極にそれぞれ接続された第一のMIM素
子と、下層電極が表示電極に、上層電極が信号電極にそ
れぞれ接続された第二のMIM素子とが並列に接続された
構成をなしている。
従って、第一および第二のMIM素子が、下層電極と上
層電極との材料の違いや、製造法およびプロセス順序に
より特性が非対称になっても、全体の特性は一画素に対
しては完全に対称となり、表示むらのない高画質の液晶
表示装置を作ることが可能となる。
層電極との材料の違いや、製造法およびプロセス順序に
より特性が非対称になっても、全体の特性は一画素に対
しては完全に対称となり、表示むらのない高画質の液晶
表示装置を作ることが可能となる。
以下、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の第一実施例の要部を示す平面図であ
る。
る。
本第一実施例は、信号電極１と、表示電極２と、信号
電極１と表示電極２との間に設けられたMIM素子とを備
えたアクティブマトリクス基板において、 前記MIM素子は、本発明の特徴とするところの、信号
電極１に接続された第一下層電極３と、表示電極２に接
続された第二下層電極４と、第一および第二下層電極３
および４上に設けられた絶縁膜７と、この絶縁膜７上に
第一下層電極３と対向して設けられ表示電極２および第
二下層電極４にそれぞれ接続された第一上層配線５と、
絶縁膜７上に第二下層電極４と対向して設けられ信号電
極２および第一下層電極３にそれぞれ接続された第二上
層配線６とを含んで構成される。
電極１と表示電極２との間に設けられたMIM素子とを備
えたアクティブマトリクス基板において、 前記MIM素子は、本発明の特徴とするところの、信号
電極１に接続された第一下層電極３と、表示電極２に接
続された第二下層電極４と、第一および第二下層電極３
および４上に設けられた絶縁膜７と、この絶縁膜７上に
第一下層電極３と対向して設けられ表示電極２および第
二下層電極４にそれぞれ接続された第一上層配線５と、
絶縁膜７上に第二下層電極４と対向して設けられ信号電
極２および第一下層電極３にそれぞれ接続された第二上
層配線６とを含んで構成される。
本第一実施例は次のようにして製造されたものであ
る。
る。
まず始めに、信号電極１と、信号電極１に接続された
第一下層電極３と、表示電極２と、表示電極２に接続さ
れた第二下層電極４とを、ITO（酸化インジウムスズ）1
000Åをスパッタ法により形成した後パターニングす
る。次に、絶縁膜７として窒化シリコン膜1000Åをプラ
ズマCVD法により形成した後パターニングする。次い
で、第一下層電極３と絶縁膜７を介して対向させた第一
上層電極５を表示電極２と第二下層電極４とに接続さ
せ、第二下層電極４と絶縁膜７を介して対向させた第二
上層電極６を信号電極１と第一下層電極３と接続させる
ように、クロム膜1000Åをスパッタ法により形成した後
パターニングして、本第一実施例のMIM型のアクティブ
マトリクス基板が製造された。
第一下層電極３と、表示電極２と、表示電極２に接続さ
れた第二下層電極４とを、ITO（酸化インジウムスズ）1
000Åをスパッタ法により形成した後パターニングす
る。次に、絶縁膜７として窒化シリコン膜1000Åをプラ
ズマCVD法により形成した後パターニングする。次い
で、第一下層電極３と絶縁膜７を介して対向させた第一
上層電極５を表示電極２と第二下層電極４とに接続さ
せ、第二下層電極４と絶縁膜７を介して対向させた第二
上層電極６を信号電極１と第一下層電極３と接続させる
ように、クロム膜1000Åをスパッタ法により形成した後
パターニングして、本第一実施例のMIM型のアクティブ
マトリクス基板が製造された。
このように製造されたMIM素子は、下層電極と上層電
極の材質の違いや製造法およびプロセスの順序により特
性が非対称であるが、本発明では１表示画素に対して構
造が逆の２素子を並列に接続してるため、１表示画素に
対しては特性が完全に対称となる。このMIM型のアクテ
ィブマトリクス基板を用いて液晶ディスプレイを作成し
たところ、表示均一性の良い高画質の液晶表示装置が得
られた。
極の材質の違いや製造法およびプロセスの順序により特
性が非対称であるが、本発明では１表示画素に対して構
造が逆の２素子を並列に接続してるため、１表示画素に
対しては特性が完全に対称となる。このMIM型のアクテ
ィブマトリクス基板を用いて液晶ディスプレイを作成し
たところ、表示均一性の良い高画質の液晶表示装置が得
られた。
第２図は本発明の第二実施例の要部を示す平面図であ
る。
る。
本第二実施例は、構成は第一実施例と同じであるが、
製造方法が異なり、次のようにして製造されたものであ
る。
製造方法が異なり、次のようにして製造されたものであ
る。
まず始めに、信号電極１と、信号電極１に接続された
第一下層電極３と、第二下層電極４とを、クロム膜1000
Åをスパッタ法により形成した後パターニングする。次
に、絶縁膜７として窒化シリコン膜1000ÅをプラズマCV
D法により形成した後パターニングする。次いで、第二
下層電極４と接続された表示電極２と、表示電極２およ
び第二下層電極４とそれぞれ接続され第一の下層電極３
と絶縁膜７を介して対向する第一の上層電極５と、信号
電極１および第一下層電極３とそれぞれ接続され第二下
層電極４と絶縁膜７を介して対向する第二上層電極６と
を、ITO膜1000Åをスパッタ法により形成した後パター
ニングして、本第二実施例のMIM型のアクティブマトリ
クス基板が製造された。
第一下層電極３と、第二下層電極４とを、クロム膜1000
Åをスパッタ法により形成した後パターニングする。次
に、絶縁膜７として窒化シリコン膜1000ÅをプラズマCV
D法により形成した後パターニングする。次いで、第二
下層電極４と接続された表示電極２と、表示電極２およ
び第二下層電極４とそれぞれ接続され第一の下層電極３
と絶縁膜７を介して対向する第一の上層電極５と、信号
電極１および第一下層電極３とそれぞれ接続され第二下
層電極４と絶縁膜７を介して対向する第二上層電極６と
を、ITO膜1000Åをスパッタ法により形成した後パター
ニングして、本第二実施例のMIM型のアクティブマトリ
クス基板が製造された。
本第二実施例では、信号電極１と表示電極２とを別々
に形成しているため、信号電極１の配線抵抗を防ぐこと
ができる利点がある。本第二実施例も第一実施例と同じ
理由で、１表示画素に対するMIM特性が完全に対称とな
る。
に形成しているため、信号電極１の配線抵抗を防ぐこと
ができる利点がある。本第二実施例も第一実施例と同じ
理由で、１表示画素に対するMIM特性が完全に対称とな
る。
以上説明したように、本発明によれば、MIM素子が下
層電極と上層電極の材質の違いや製造法およびプロセス
の順序により特性が非対称になっても、１表示画素に対
しては構造が逆の２素子を並列に接続しているため、１
表示画素に対しては特性が完全に対象となり、製造工程
数を増やすことなく、表示むらのない高画質の液晶表示
装置を得ることができるMIM型のアクティブマトリクス
基板を提供することができ、その効果は大である。
層電極と上層電極の材質の違いや製造法およびプロセス
の順序により特性が非対称になっても、１表示画素に対
しては構造が逆の２素子を並列に接続しているため、１
表示画素に対しては特性が完全に対象となり、製造工程
数を増やすことなく、表示むらのない高画質の液晶表示
装置を得ることができるMIM型のアクティブマトリクス
基板を提供することができ、その効果は大である。
第１図は本発明の第一実施例の要部を示す平面図。 第２図は本発明の第二実施例の要部を示す平面図。 第３図は従来例の要部を示す平面図。 １……信号電極、２……表示電極、３……第一下層電
極、４……第二下層電極、５……第一上層電極、６……
第二上層電極、７……絶縁膜、８……下層電極、９……
上層電極。
極、４……第二下層電極、５……第一上層電極、６……
第二上層電極、７……絶縁膜、８……下層電極、９……
上層電極。
Claims (1)
- 【請求項１】信号電極（１）と、表示電極（２）と、前
記信号電極と前記表示電極との間に設けられたMIM素子
とを備えたアクティブマトリクス基板において、 前記MIM素子は、 前記信号電極に接続された第一下層電極（３）と、 前記表示電極に接続された第二下層電極（４）と、 前記第一および第二下層電極上に設けられた絶縁膜
（７）と、 この絶縁膜上に前記第一下層電極と対向して設けられ一
端が前記表示電極に接続され他端が前記第二下層電極に
接続された第一上層配線（５）と、 前記絶縁膜上に前記第二下層電極と対向して設けられ一
端が前記信号電極に接続され他端が前記第一下層電極に
接続された第二上層配線（６）と を含んで構成されたことを特徴とするアクティブマトリ
クス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13110589A JP2527032B2 (ja) | 1989-05-24 | 1989-05-24 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13110589A JP2527032B2 (ja) | 1989-05-24 | 1989-05-24 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02308227A JPH02308227A (ja) | 1990-12-21 |
| JP2527032B2 true JP2527032B2 (ja) | 1996-08-21 |
Family
ID=15050095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13110589A Expired - Lifetime JP2527032B2 (ja) | 1989-05-24 | 1989-05-24 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2527032B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07152049A (ja) * | 1993-11-29 | 1995-06-16 | Sharp Corp | 液晶表示装置およびその製造方法 |
| US5734452A (en) * | 1994-09-26 | 1998-03-31 | Sharp Kabushiki Kaisha | Two-terminal non-linear resistive device and a method for producing the same in which nickel or iron is an impurity in the zinc sulfide layer |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57211185A (en) * | 1981-06-23 | 1982-12-24 | Suwa Seikosha Kk | Liquid crystal display |
-
1989
- 1989-05-24 JP JP13110589A patent/JP2527032B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02308227A (ja) | 1990-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4364952B2 (ja) | 液晶表示装置の製造方法 | |
| JPH10301141A (ja) | 液晶表示素子及びその製造方法 | |
| JP2001201766A (ja) | 液晶表示装置の製造方法 | |
| US6330042B1 (en) | Liquid crystal display and the method of manufacturing the same | |
| JP2527032B2 (ja) | アクティブマトリクス基板 | |
| JPH01270027A (ja) | 液晶表示装置 | |
| JPH05203997A (ja) | 液晶表示装置 | |
| JPH0331823A (ja) | 液晶表示装置及び電極基板の製造方法 | |
| JPH05224218A (ja) | 液晶装置 | |
| JP2654661B2 (ja) | 電気光学表示装置 | |
| JP2646612B2 (ja) | 液晶ディスプレイ | |
| JPH0345930A (ja) | ２端子型非線形素子 | |
| JPH01200231A (ja) | 液晶ディスプレイ用アクティブマトリクス基板 | |
| JPH01283524A (ja) | 液晶表示装置 | |
| JPS63253332A (ja) | 液晶表示装置 | |
| JPH0720492A (ja) | 液晶表示装置及びその製造方法 | |
| JPH02232626A (ja) | アクティブマトリクス基板 | |
| JPH0396922A (ja) | マトリクス型表示装置 | |
| JP2527175B2 (ja) | 表示装置 | |
| JPS63124033A (ja) | 薄膜トランジスタ基板 | |
| JPH0315027A (ja) | カラー表示装置 | |
| JPH05297415A (ja) | 液晶表示装置およびその製造方法 | |
| JPS62232619A (ja) | マトリクス型表示装置 | |
| JPH01198723A (ja) | 液晶ディスプレイ用アクティブマトリクス基板とその製造方法 | |
| JPH06308538A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |