JPS63253332A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPS63253332A
JPS63253332A JP62086797A JP8679787A JPS63253332A JP S63253332 A JPS63253332 A JP S63253332A JP 62086797 A JP62086797 A JP 62086797A JP 8679787 A JP8679787 A JP 8679787A JP S63253332 A JPS63253332 A JP S63253332A
Authority
JP
Japan
Prior art keywords
insulating layer
liquid crystal
mim
layer
insulator layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62086797A
Other languages
English (en)
Other versions
JP2695635B2 (ja
Inventor
Hisato Hiraishi
平石 久人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP62086797A priority Critical patent/JP2695635B2/ja
Publication of JPS63253332A publication Critical patent/JPS63253332A/ja
Application granted granted Critical
Publication of JP2695635B2 publication Critical patent/JP2695635B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶表示装置に関し特に非線型スイッチング素
子の改良に関するものである。
〔従来の技術〕
液晶表示装置は当初のセグメント型の表示方式から発し
、次第に大容量化の途を辿ってきた。その第1段階とし
ては、近年所謂パッシブと呼ばれる様になった単純マト
リクス型マルチプレクス駆動での大容量化すなわち多画
素化が進んだ。この中に於いて、多重マトリクス型や位
相休止型等の工夫がなされたがその基本はあくまでもク
ロストークを含むパッシブ駆動に他ならないものであり
、走査線を増すとともに時分割に於けるデユーティ−の
低下、ひいてはコントラストの低下を引き起こさざるを
得なかった。
そこで、この点を改善すべく登場したのが所謂子を形成
したタイプの液晶パネルである。アクティブ方式として
はスイッチング素子としてTPT(Th1n piJm
 Transistor )を用いる方式が最も一般的
であるが、製造工程が複雑になる点等から歩留を含めて
コスト対応力に大きな難点がある。
そこで、より簡単なスイッチング素子として考えられた
のが、パックトウーバックダイオード、リングダイオー
ド、M I M (Me tag−Insulat□r
−Meta/)等の2端子型素子である。この中でも特
に工程的に簡単で有利とみられるのがMIM素子である
第5図に従来のMIM素子の断面図を示す。ガラス基板
21、金属配線電極22、絶縁体層26、金属電極24
、透明電極25とで液晶パネルの1画素が構成される。
このうちMIM素子は22.23.24の部分である。
本素子の具体的な形成方式は、ガラス基板21上にタン
タルをスパッタ法で約400OA成膜し、これをフォト
エツチングにより金属配線電極22の形にパターニング
する。金属配線電極22は液晶パネルのマトリクスを構
成する走査線、信号線の何れを選んでもよく、例えばこ
こで走査線側を選択した場合には液晶パネルのもう一方
の透明基板である対向型の基板に信号線のパターニング
を施すことになる。続いて、タンタル金属配線電極22
0表面を酸性浴中で陽極酸化し約60OAの酸化メンタ
ル膜の絶縁体層23を形成する。
更にI T O(Indium Tin 0xide 
)の透明電導膜をやはリスバッタ法により500A形成
し、これをフォトエツチングによりパターニングして透
明電極25を形成する。
最後にクロムをスパッタ法で80OA成膜し、これをフ
ォトエツチングにより金属電極24とするが、該金属電
極24は前記タンタルの金属配線電極22と前記ITO
透明電極25とを前記酸化タンタルの絶縁体層26を介
して電気的に接続する意味で設けられるものである。
〔発明が解決しようとする問題点〕
しかしながら、この様に形成されたMIM素子の場合、
その端子間、すなわち金属配線電極22と金属電極24
との間に印加する電圧に対し、この電極間に流れる電流
を測定すると既に第4図の曲線2で示した様な特性とな
り、そのスイッチング特性は必ずしも良好とは言えない
MIM素子は製造上のメリットは大なるものがあるが、
その一方で、スイッチング素子としての性能は必ずしも
十分とは言い難いものがある。これを表わしたのが第4
図であり横軸がスイッチング素子に印加した電圧、縦軸
がその時にスイッチング素子を流れた電流である。第4
図の曲線1は理想的なスイッチング特性を持つ素子の場
合で、しきい値■7を境に実質的に素子抵抗かのからO
に変化する。これに対して通常のMIM素子は第4図の
曲線2の如き非線型性を示すが、この様にしきい値の不
明瞭な特性のため、液晶パネルとして駆動した時に、画
素に書き込んだ情報である画素蓄積電荷が、次の書き込
み迄の間にMIM素子を通して一部リークしてしまい、
結果として画像品質の低下を招くことKなる。
その原因は、この電圧対電流の非線型性を主として支配
しているのが、前記酸化タンタルの絶縁体層であり、物
理的にはFrenkeJ−Poole−Emi 5si
onという絶縁体中の伝導機構に由来していて、これら
物性値で特性が決まるからである。
従って、MIM素子のスイッチング特性は、前記絶縁体
層の材質として酸化タンタルを選ぶ限りに於いては、大
幅な改善は望めないものである。
一方、液晶パネルとして1例えばテレビ用画像を考える
と10万画素程度以上の多くの画素数が画像品質上必要
であり、しかも画素欠陥は殆んど許されないことから、
実質的に1パネル当り10万個程度のMIM素子を無欠
陥で作成する必要がある。素子欠陥としては絶縁体層2
6に発生するピンホールが最も問題となるが、このピン
ホール発生を殆んど零に出来るという点で前記陽極酸化
法が優れ、かつ特性の良い陽極酸化膜を形成できるとい
う点で金属としてタンタルが最も好ましいという制限が
存在している。
本発明は、かかる素子作成上の制約と画像特性上との制
約の中で、より特性の良い液晶ノくネルを作成しうるM
IM素子構造を提供するものである。
〔問題点を解決するための手段〕
上記問題を解決するため本発明は、絶縁体層を挾んで形
成された導電体層よりなるスイッチング素子であるMI
M素子を前記絶縁体層が第1の絶縁体層と第2の絶縁体
層の2層より構成するものである。
〔作用〕
第1図に於ける第1、第2の絶縁体層31、62はそれ
ぞれが主として、ピンホールによるリーク発生の防止と
、電圧−電流特性の非線型性の向上による素子スイッチ
ング特性の改善の機能を別々に受は持つものである。
この場合、各機能の分担は第1の絶縁体層61と第2の
絶縁体層620間で互換性があるものとして何ら問題は
ない。
仮りに第1の絶縁体層61がリーク防止、第2の絶縁体
層32が非線型性を受は持つとして、この時に第1の絶
縁体層61の電流貫通能力は第2の絶縁体層62のそれ
よりも十分に太き(て、MIM素子としての非線型抵抗
性は第2の絶縁体層62によって支配される様に素子パ
ラメータの設定をする必要がある。この様にすることで
、第2の絶縁体層62に若しピンホールが存在したとし
ても、そのピンホール部分を貫通する電流は第1の絶縁
体層31によって規制されるのでMIM素子としては正
常に機能する訳である。
この結果、従来非線型抵抗性は秀れているがピンホール
の発生を防止できなかった絶縁材料の特性を生かすこと
ができる。
そしてこの様な材料の代表として窒化シリコンが挙げら
れる。この窒化シリコンは従来からFrenkel−P
ooJe−Emi ss ion  による伝導機構を
示す絶縁材料として知られており、この性質を利用した
M N OS (MetaJ−Ni tvide−Ox
ide−3emicmnductor)型不揮発性半導
体メモリは既に実用化されている。
ただし、この窒化シリコンは通常cVD(Chemic
al−Vapour−Deposition)法又はス
パッタ法による成膜工程を使わざるを得す、大面積に亘
ってピンホールフリーとすることは困難であった。
また、窒化シリコン以外にも、酸化アルミニウム、酸化
チタン、窒化タンタル等も使用できる。
〔実施例〕
第1図に示す構成のMIM素子を以下の工程にて作成し
た。まず、無アルカリガラス基板21の上に、スパッタ
法でタンタルを400OAの厚さに形成し、これをフォ
トエツチングによって走査電極のパターンになる様に金
属配線電極22とし−た。
次いで、クエン酸0.1%の酸性浴中で陽極酸化して2
50Aの厚さの酸化タンタル膜で第1の絶縁体層61を
形成した。続いて、プラズマCVD法により窒化シリコ
ンを30OAの厚さに成膜し、第2の絶縁体層32とし
た。
更に、スパッタ法で50OAの厚さのITO膜を形成し
て、これをフォトエツチングによるパターニングで透明
電極25とし、最後にクロムをやはリスバッタ法で80
OA形成した後バターテングして金属電極24とした。
この様にして作成したMIM素子の特性41を先に記述
した工程で作成した従来のM I M素子2と比較した
結果(内容は第4図の説明で述べた)を第2図に示した
。第2図から明らかな様に、MIM素子の非線型性の顕
著な改善が見られ、また、ピンホールによるとみもれる
ショートモードの素子欠陥は殆んど発生しなかった。
第3図は、第1図での金属電極24を省略した別の実施
例で、透明電極51が延びて、金属電極24の機能をも
代行しているが、本素子に於いても十分な特性の改善が
みられた。
〔発明の効果〕
本発明によれば、従来のMIM素子と比べて、僅かな工
程変更を加えるだけで顕著な素子特性の向上が得られる
この結果、安価で高品質の液晶パネルを作成することが
可能となる。
【図面の簡単な説明】
第1図及び第2図は本発明によるMIM素子の断面構造
図及び電気的特性図で、第3図は本発明によるMIM素
子の別の実施例の断面構造図、第4図及び第5図は従来
のMIM素子の電気的特性図及び断面構造図である。 21・・・・・・ガラス基板、 22・・・・・・金属配線電極、 26.31.62・・・・・・絶縁体層、24・・・・
・・金属電極、 25・・・・・・透明電極。 第2図 第3図 第4図

Claims (2)

    【特許請求の範囲】
  1. (1)絶縁体層を挾んで形成された導電体層より成るス
    イッチング素子を各画素毎に形成した基板を構成要素と
    する能動素子型液晶パネルに於いて、前記絶縁体層が、
    第1の絶縁体層と第2の絶縁体層の2層より成ることを
    特徴とする液晶表示装置。
  2. (2)第1の絶縁体層あるいは第2の絶縁体層の何れか
    一方が窒化シリコンであることを特徴とする特許請求の
    範囲第1項記載の液晶表示装置。
JP62086797A 1987-04-10 1987-04-10 液晶表示装置 Expired - Fee Related JP2695635B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62086797A JP2695635B2 (ja) 1987-04-10 1987-04-10 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62086797A JP2695635B2 (ja) 1987-04-10 1987-04-10 液晶表示装置

Publications (2)

Publication Number Publication Date
JPS63253332A true JPS63253332A (ja) 1988-10-20
JP2695635B2 JP2695635B2 (ja) 1998-01-14

Family

ID=13896780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62086797A Expired - Fee Related JP2695635B2 (ja) 1987-04-10 1987-04-10 液晶表示装置

Country Status (1)

Country Link
JP (1) JP2695635B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0395161A2 (en) * 1989-04-28 1990-10-31 Philips Electronics Uk Limited Mim devices, their method of fabrication and display devices incorporating such devices
US5086009A (en) * 1988-12-27 1992-02-04 Chambre De Commerce Et D'industrie De Paris Method for embodying an active matrix flat screen and a ram memory using mim components
JPH0588203A (ja) * 1990-06-04 1993-04-09 Philips Gloeilampenfab:Nv 金属−絶縁物−金属型装置配列を組み立てる方法とそのような配列を組み込んだ表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60227229A (ja) * 1984-04-25 1985-11-12 Sharp Corp 液晶表示素子
JPS61174509A (ja) * 1985-01-29 1986-08-06 Seiko Instr & Electronics Ltd 液晶表示装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60227229A (ja) * 1984-04-25 1985-11-12 Sharp Corp 液晶表示素子
JPS61174509A (ja) * 1985-01-29 1986-08-06 Seiko Instr & Electronics Ltd 液晶表示装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086009A (en) * 1988-12-27 1992-02-04 Chambre De Commerce Et D'industrie De Paris Method for embodying an active matrix flat screen and a ram memory using mim components
EP0395161A2 (en) * 1989-04-28 1990-10-31 Philips Electronics Uk Limited Mim devices, their method of fabrication and display devices incorporating such devices
JPH0588203A (ja) * 1990-06-04 1993-04-09 Philips Gloeilampenfab:Nv 金属−絶縁物−金属型装置配列を組み立てる方法とそのような配列を組み込んだ表示装置

Also Published As

Publication number Publication date
JP2695635B2 (ja) 1998-01-14

Similar Documents

Publication Publication Date Title
EP0430702B1 (en) Line material, electronic device using the line material and liquid crystal display
EP0464579A2 (en) Thin film field effect transistor array for use in active matrix liquid crystal display
JPH07128685A (ja) 液晶表示装置
JP2589820B2 (ja) アクティブマトリクス表示装置
JPH0451120A (ja) 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ
JPS63253332A (ja) 液晶表示装置
JPS60111225A (ja) カラ−液晶画像表示素子
JPH01277217A (ja) アクティブマトリックス型液晶表示素子アレイ
JP3085305B2 (ja) 液晶表示装置の製造方法
JPH10335671A (ja) ドライバーモノリシック駆動素子
JP3484363B2 (ja) 液晶表示装置
JP2533953B2 (ja) アクティブマトリクス基板
JP2585267B2 (ja) 液晶表示装置
JP2618034B2 (ja) マトリクス基板及びその製造方法
JPH0915646A (ja) アクティブマトリクス液晶表示素子
JPH05203997A (ja) 液晶表示装置
JP2527032B2 (ja) アクティブマトリクス基板
JP3384022B2 (ja) 液晶装置及び非線形抵抗素子
JPH11249177A (ja) アクティブマトリクス基板およびその製造方法ならびに液晶表示パネル
JPH06301064A (ja) Mim型非線形素子及びその製造方法
JP3006990B2 (ja) アクティブマトリクス基板およびその製造方法
JP2895698B2 (ja) アクティブマトリクス基板
JPH03283469A (ja) 液晶表示装置
JPH0335223A (ja) 表示装置
JP3003687B2 (ja) 液晶表示装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees