CN212112072U - 一种阵列基板、显示面板及显示装置 - Google Patents

Abstract

本实用新型提供一种阵列基板、显示面板及显示装置。阵列基板包括衬底基板，衬底基板上具有数据线、扫描线和存储电容组，数据线和扫描线纵横交错排布并限定出像素区域，存储电容组包括位于同一像素区域内的第一存储电容和第二存储电容，第一存储电容和第二存储电容纵横交错排布，并位于阵列基板的不同层。本实用新型的阵列基板不仅能够有助于显示异常的像素的暗点化修复，而且能够实现数据线或者扫描线的断线修复。

Description

一种阵列基板、显示面板及显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。

背景技术

随着显示技术的发展，液晶显示器等平面显示装置因具有体积薄、重量轻、画面质量优异、功耗低、寿命长、数字化和无辐射等优点在各种大、中、小的产品上得到广泛应用，几乎涵盖了当今信息社会的主要电子产品。

在显示面板比如液晶显示面板的阵列基板的制作过程中，在像素设计时，数据线和扫描线纵横交错排布并限定出像素区域，每个像素区域内均设有像素电极和位于像素电极之下的漏极，数据线通过半导体层与漏极连接。在阵列基板的生产过程中，由于生产工序复杂，容易受生产工艺或者生产条件比如厂房环境的影响，可能导致像素有异物等情况，这样会在显示画面中出现人眼比较容易识别出的显示缺陷，严重影响画面显示质量。现有的修复技术是对显示异常的像素做暗点化处理来实现简单修复。目前，存储电容线与扫描线为同层设计，存储电容线的信号为单向输入。在进行暗点化修复时，通常利用焊接工艺将存储电容线与像素电极短接，从而使得显示异常的像素永远呈现暗点状态，以尽可能的保证显示面板的显示效果。

然而，当存储电容线断线时，致使该像素区域的像素信号无法正常传输至像素电极，使得像素的暗点化修复将变得困难。

实用新型内容

本实用新型提供一种阵列基板、显示面板及显示装置，能够有助于显示异常的像素的暗点化修复。

第一方面，本实用新型提供一种阵列基板，包括衬底基板，所述衬底基板上具有数据线、扫描线和存储电容组，所述数据线和所述扫描线纵横交错排布并限定出像素区域，所述存储电容组包括位于同一所述像素区域内的第一存储电容和第二存储电容，所述第一存储电容和所述第二存储电容纵横交错排布，并位于所述阵列基板的不同层。

可选的，所述第一存储电容和所述第二存储电容中的一者与所述数据线同层排布，另一者与所述扫描线同层排布。

可选的，所述第一存储电容包括第一主线和至少一根第一副线，各所述第一副线与所述第一主线交叉连接，至少一根所述第一副线与所述数据线相邻或至少部分与所述数据线重叠。

可选的，所述第一主线与所述扫描线平行，所述第一副线与所述数据线平行。

可选的，所述第二存储电容包括第二主线和至少一根第二副线，各所述第二副线与所述第二主线交叉连接，至少一根所述第二副线与所述扫描线相邻。

可选的，所述第二主线与所述数据线平行，所述第二副线与所述扫描线平行。

可选的，所述第二主线与所述第一主线纵横交错排布，相邻的两个所述像素区域的所述第二主线连接，相邻的两个所述像素区域的所述第一主线连接。

可选的，所述第一存储电容和所述第二存储电容的部分位于配向暗纹内，所述配向暗纹为所述像素区域内液晶分子通电偏转时形成的不透光区域。

第二方面，本实用新型提供一种显示面板，包括彩膜基板、阵列基板和位于所述彩膜基板与所述阵列基板之间的液晶分子层，所述阵列基板为上述中任意一项所述的阵列基板。

第三方面，本实用新型提供一种显示装置，包括本体和设置在所述本体上的显示面板。

本实施例提供一种阵列基板、显示面板及显示装置，通过衬底基板上形成存储电容组，存储电容组包括位于同一像素区域内的第一存储电容和第二存储电容，第一存储电容和第二存储电容纵横交错排布，并位于阵列基板的不同层。这样当第一存储电容和第二存储电容中的其中一者出现断线时，可以直接通过与另一者熔接后，与像素电极短接，从而使得显示异常的像素永远呈现暗点状态，以尽可能的保证显示面板的显示效果。与此同时，由于第一存储电容和第二存储电容位于阵列基板的不同层，一方面可以实现数据线或者扫描线双向双侧存储电容信号的输入，另一方面可以在阵列基板的同层实现数据线或者扫描线的断线修复。因此，本实用新型的阵列基板，不仅能够有助于显示异常的像素的暗点化修复，而且能够实现数据线或者扫描线的断线修复。

附图说明

为了更清楚地说明本实用新型或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的一种阵列基板的结构示意图；

图2为本实用新型实施例提供的另一种阵列基板的结构示意图；

图3为本实用新型实施例提供的一种数据线断线时的阵列基板的结构示意图；

图4为本实用新型实施例提供的一种通过修补线连接数据线的阵列基板的结构示意图；

图5为本实用新型实施例提供的一种扫描线断线时的阵列基板的结构示意图；

图6为本实用新型实施例提供的一种通过修补线连接扫描线的阵列基板的结构示意图；

图7为本实用新型实施例提供的一种像素区域中配向暗纹的结构示意图。

附图标记：

100-阵列基板；10-存储电容组；11-第一存储电容；111-第一主线；112-第一副线；12-第二存储电容；121-第二主线；122-第二副线；13-交叉部；

14-像素区域；

15-配向暗纹；

20-数据线；

30-扫描线；

40-漏极；

50-半导体层；

60-像素电极；

70-断线处；

80-切断点；

90-修补线。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合本实用新型中的附图，对本实用新型中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

正如背景技术中所描述的，在阵列基板的生产过程中，由于生产工序复杂以及生产条件的影响，极易在显示面板的显示画面中出现人眼比较容易识别出的显示缺陷，严重影响画面显示质量。现有技术中在通过暗点化对像素区域内的显示缺陷进行修复时，通常需要将存储电容线通过焊接工艺与像素电极短接，从而实现显示缺陷的暗点化修正，以避免该显示缺陷对显示面板的显示效果造成影响。

在显示面板越来越高的解析度(即分辨率)的设计趋势下，对于显示面板而言，更高的解析度，意味着显示面板中具有更多根的金属主线(比如数据线、扫描线和存储电容线)。因此，阵列基板中金属主线的断线比率也是成倍的增加。

目前，阵列基板中存储电容线与扫描线为同层设计，存储电容线的信号为单向输入。当存储电容线断线时，致使所在的像素区域的像素信号无法正常传输至像素电极，使得像素的暗点化修复将变得困难。

为此，本实用新型提供一种阵列基板、显示面板及显示装置，能够有助于显示异常的像素的暗点化修复。

实施例一

图1为本实用新型实施例提供的一种阵列基板的结构示意图，图2为本实用新型实施例提供的另一种阵列基板的结构示意图，图3为本实用新型实施例提供的一种数据线断线时的阵列基板的结构示意图，图4为本实用新型实施例提供的一种通过修补线连接数据线的阵列基板的结构示意图，图5为本实用新型实施例提供的一种扫描线断线时的阵列基板的结构示意图，图6为本实用新型实施例提供的一种通过修补线连接扫描线的阵列基板的结构示意图。

如图1至图6中所示为阵列基板的局部示意图。图1至图6具体图示了阵列基板100的一个完整的像素区域14及该像素区域14周围的部分结构。在实际应用中，阵列基板100可以包括多个像素区域14，并且根据显示面板比如液晶显示面板的尺寸大小即性能需求，不同的显示面板可以包括不同数量的像素区域14。

参考图1和图2所示，本实用新型实施例提供一种阵列基板100，阵列基板100可以包括衬底基板，衬底基板上具有数据线20和扫描线30。其中，数据线20和扫描线30纵横交错排布并限定出像素区域14。

衬底基板上数据线20和扫描线30的数量均为多根。相邻两根数据线20之间相互平行且间隔固定距离设置。同样的，相邻两根扫描线30之间亦相互平行且间隔固定距离设置。数据线20与扫描线30之间相互垂直交错设置，每相邻两根数据线20和两根扫描线30之间限定出一个像素区域14，多条数据线20和多条扫描线30可以在衬底基板上限定出多个像素区域14，所有像素区域14构成包含有阵列基板100的显示面板的有效显示区域。

具体的，阵列基板100主要由衬底基板以及依次设置在衬底基板上的栅极绝缘层、源极绝缘层构成。衬底基板为阵列基板100的主要支撑结构，扫描线30分布在衬底基板上与沉积在衬底基板上的栅极电连接，栅极绝缘层覆盖扫描线30及栅极。数据线20以与扫描线30垂直的方向分布在栅极绝缘层上方。栅极绝缘层上具有半导体层50、源极以及漏极40，源极的一端以及漏极40的一端分别覆盖在半导体层50的两侧，源极的一端通过半导体层50与漏极40的一端电连接，源极的另一端与数据线20电连接。数据线20、半导体层50以及漏极40上覆盖有源极绝缘层。源极绝缘层的上方设置有像素电极60，源极绝缘层内对应漏极40的部位开设有过孔，像素电极60经由该过孔与漏极40的另一端电连接。

具体的，扫描线30用于提供开关信号，可控制半导体层50使得源极和漏极40导通，数据线20电信号流向像素电极60。数据线20用于将液晶显示器的图像驱动信号通过驱动芯片输入像素电极60。

具体的，衬底基板上还具有存储电容组10，存储电容组10可以包括位于同一像素区域14内的第一存储电容11和第二存储电容12，第一存储电容11和第二存储电容12纵横交错排布，并位于阵列基板100的不同层。

需要说明的是，显示面板比如液晶显示面板，其可以包括彩膜基板(color filter基板，简称：CF基板)、阵列基板100、以及位于CF基板与阵列基板100之间的液晶分子层，CF基板上设有公共电极。通常公共电极具有一定的电压，且该公共电极与阵列基板100每个像素区域14内的像素电极60形成电压差，通过该电压差用于驱动液晶分子层中的液晶分子发生偏转，从而进行显示，并且通过控制液晶分子的偏转角度来实现液晶显示面板的不同亮度的显示。

相较于现有技术中存储电容线与扫描线30同层设置，以及存储电容线单向信号的输入方式，本实用新型实施例由于第一存储电容11和第二存储电容12在同一像素区域14内纵横交错排布，并位于阵列基板100的不同层，可以实现数据线20或者扫描线30双向双侧存储电容信号的输入。这样当第一存储电容11和第二存储电容12中的其中一者出现断线时，可以在第一存储电容11和第二存储电容12的交叉部13直接通过与另一者通过镭射熔接后，与像素电极短接，使得像素电极60与存储电容组10处于同一电位。由于存储电容组10作为电荷保持的辅助容量，其与公共电极具有同样的电位，因此，当像素电极60与存储电容组10处于同一电位时，像素电极60与公共电极也处于同一电位。此时像素电极60与公共电极之间没有电压差，无法驱使液晶分子层中的液晶分子发生偏转，以致该像素区域常显示黑态，从而使得显示异常的像素永远呈现暗点状态，以实现显示异常的像素暗点化的修正，尽可能的保证显示面板的显示效果。

需要说明的是，当第一存储电容11和第二存储电容12中的一个出现断线时，第一存储电容11和第二存储电容12中另一个可以看作备用存储电容与像素电极60短接，从而实现显示异常的像素暗点化的修正。

应理解的是，当第一存储电容11和第二存储电容12均完好(即没有出现断线)时，在第一存储电容11和第二存储电容12上的任意位置均可以通过熔接与像素电极60短接，以实现显示异常的像素暗点化的修正。

需要说明的是，为了防止像素电极同时被给到两种信号，在将存储电容组10与像素电极60短接前，还需要将漏极40在如图2所示的切断点80处切断，以避免数据线20的电信号通过漏极40流向像素电极60，从而防止对像素电极60接收的信号造成干扰。

与此同时，由于第一存储电容11和第二存储电容12位于阵列基板100的不同层，本实施例的阵列基板100在有助于显示异常的像素暗点化修正的同时，还能够通过第一存储电容11和第二存储电容12在阵列基板100的同层上实现对数据线20或者扫描线30的断线修复，有助于简化数据线20和扫描线30的断线修复过程。

下文中本实施例将基于本实用新型的阵列基板100，针对数据线20或者扫描线30的断线修复进行进一步说明。

具体的，参考图1至图6所示，第一存储电容11和第二存储电容12中的一者可以与数据线20同层排布，另一者可以与扫描线30同层排布。由于数据线20和扫描线30位于阵列基板100上不同的两层，可以使得第一存储电容11和第二存储电容12中的一者与数据线20位于同一层，相应的，另一者可以与扫描线30位于同一层。这样在确保第一存储电容11和第二存储电容12位于阵列基板100的不同层的同时，能够便于通过第一存储电容11和第二存储电容12在阵列基板100的同层上实现对数据线20或者扫描线30的断线修复。

为了便于对第一存储电容11和第二存储电容12进行更好的区分，本实施例将与扫描线30同层排布的存储电容定义为第一存储电容11，与数据线20同层排布的存储电容定义为第二存储电容12。也就是说，第一存储电容11和扫描线30均位于衬底基板上，且被栅极绝缘层所覆盖，第二存储电容12和数据线20均位于衬底基板上，且被源极绝缘层所覆盖。

其中，参考图1和图2所示，第一存储电容11可以包括第一主线111和至少一根第一副线112，各第一副线112可以与第一主线111交叉连接，至少一根第一副线112可以与数据线20相邻或至少部分与数据线20重叠。由于第一存储电容11与数据线20位于不同的两层，可以尽量缩小第一副线112与数据线20之间的距离，使得第一副线112靠近数据线20设置或者至少部分与数据线20重叠。这样一方面可以通过第一副线112减少数据线20与漏极40的寄生电容，另一方面可以实现数据线20侧有效幅宽的细化(即降低数据线20侧的有效幅宽)，增加数据线20侧的遮光白边，有助于阵列基板100像素开口率的提高。

进一步的，第一主线111可以与扫描线30平行，第一副线112可以与数据线20平行。这样可以使得第一副线112与数据线20之间的距离较为一致，以便于数据线20侧有效幅宽较为统一，使得第一存储电容11和阵列基板100像素的结构更为规则。

示例性的，第一存储电容11中第一副线112的数量可以为2根。2根第一副线112可以与第一主线111交叉连接，并与同一像素区域14内的相邻的两根数据线20相邻设置。或者，2根第一副线112的至少部分也可以与同一像素区域14内的相邻的两根数据线20重叠。此时，第一存储电容11可以理解为形如图1中所示的该像素区域14内的“H形结构”。这样通过“H形结构”的第一存储电容11可以进一步的实现数据线20侧有效幅宽的细化，从而使得阵列基板100像素开口率的得到进一步提高。

相应的，参考图1所示，第二存储电容12可以包括第二主线121和至少一根第二副线122，各第二副线122可以与第二主线121交叉连接，至少一根第二副线122可以与扫描线30相邻。由于第二存储电容12与扫描线30位于不同的两层，同理的，可以尽量缩小第二副线122与扫描线30之间的距离，使得第二副线122靠近扫描线30设置。这样在确保第二副线122不会与扫描线30发生泄漏的同时，由于第二副线122的引入，一方面可以通过第二副线122减少扫描线30与漏极40的寄生电容，另一方面可以实现扫描线30侧有效幅宽的细化(即降低)，增加扫描线30侧的遮光白边，从而有助于阵列基板100像素开口率的进一步提高。

其中，第二主线121可以与数据线20平行，第二副线122与可以扫描线30平行。同样的，这样可以使得第二副线122与扫描线30之间的距离较为一致，以便于扫描线30侧有效幅宽较为统一，使得第二储电容12和阵列基板100像素的结构更为规则。

示例性的，第二存储电容12中第二副线122的数量可以为2根。2根第二副线122可以与第二主线121交叉连接，并与同一像素区域14内的相邻的两根扫描线30相邻设置。此时，第二存储电容12可以理解为形如图1中所示的该像素区域14内的“H形结构”。这样通过“H形结构”的第二存储电容12可以进一步的实现扫描线30侧有效幅宽的细化，从而使得阵列基板100像素开口率的得到进一步提高。

或者，本实施例中，根据第一副线112和第二副线122的数量以及排布方式的不同，第一存储电容11和第二存储电容12还可以为其他非“H形结构”，比如“T型结构”或者“十字形结构”等。在本实施例中，不再对第一存储电容11和第二存储电容12的结构做进一步限定，只要第一存储电容11和第二存储电容12的电性可以达到平衡即可。

具体的，第二主线121可以与第一主线111纵横交错排布，并位于相邻2根第一副线112之间。这样第一主线111和第二主线121的交错部分具有一个交叉部13。当第一存储电容11和第二存储电容12中的其中一者出现断线时，可以直接在该交叉部13通过镭射或者其他的方法与另一者熔接后，与像素电极60短接，从而进行显示异常的像素的暗点化修正，以避免显示异常的像素影响显示面板的显示效果。

其中，相邻的两个像素区域14的第二主线121连接，相邻的两个像素区域14的第一主线111连接。这样可以在阵列基板100中形成网状的存储电容组10。

下面将基于本实施例的阵列基板100，针对数据线20或者扫描线30的断线修复做进一步阐述。

如图3中所示的为数据线20断线时的阵列基板100的结构示意图。如图3所示，当数据线20发生断线时，在断线处70形成了两部分数据线20。

针对数据线20的断线修复，如图4中所示，由于第二存储电容12与数据线20同层设置，所以本实施例可以将第二存储电容12在位于数据线20断线处70两侧的切断点80位置进行切断，以形成第二存储电容12的浮动结构。然后利用修补线90将第二存储电容12的浮动结构与上述两部分数据线20电连接，从而实现跨越扫描线30的数据线20的断线修复，即实现数据线20的同层修复，以便于数据线20的修复。相应的，第二存储电容12的浮动结构和修补线90可以看作两部分数据线20之间的同层桥接结构。

如图5中所示的为扫描线30断线时的阵列基板100的结构示意图。如图5所示，当扫描线30发生断线时，在断线处70形成了两部分扫描线30。

针对扫描线30的断线修复，如图6中所示，由于第一存储电容11与扫描线30同层设置，所以本实施例可以将第一存储电容11在位于扫描线30断线处70两侧的切断点80位置进行切断，以形成第一存储电容11的浮动结构。然后利用修补线90将第一存储电容11的浮动结构与上述两部分扫描线30电连接，从而实现跨越数据线20的扫描线30的断线修复，即实现扫描线30的同层修复，以便于扫描线30的修复。此时，第一存储电容11的浮动结构和修补线90可以看作两部分扫描线30之间的同层桥接结构。

图7为本实用新型实施例提供的一种像素区域中配向暗纹的结构示意图。

参考图7所示，像素区域14内具有配向暗纹15。在一个像素区域14中，液晶配向膜会将像素区域14分成四部分，这四部分区域内的液晶分子通电偏转时分别朝不同的方向配向，在各部分区域的边界部位形成的不透光区域。不透光区域可以理解为如图6中所示像素区域14中的“十字形”部位，配向暗纹15可以为像素区域14内液晶分子通电偏转时形成的不透光区域。

进一步的，第一存储电容11和第二存储电容12的部分可以位于配向暗纹15内。也就是说，第一存储电容11和第二存储电容12的部分可以与配向暗纹15重叠。

由于存储电容组10不透光，若将存储电容组10设置在像素区域14的透光区域内会降低像素区域14的开口率和透光面积，因而本实施例通过使第一存储电容11和第二存储电容12的部位于配向暗纹15内，由于配向暗纹15不透光，位于配向暗纹15内的第一存储电容11和第二存储电容12不会对像素区域14的透光面积有较大的影响，这样可以有效的将由于存储电容组10的引入对像素区域14的开口率和透光率降到最低。

本实施例的阵列基板，通过同一像素区域内纵横交错排布并位于不同层的第一存储电容和第二存储电容，不仅能够有助于显示异常的像素的暗点化修复，而且能够实现数据线或者扫描线的断线修复。

实施例二

在上述实施例一的基础上，本实用新型实施例提供一种显示面板。显示面板可以包括彩膜基板、阵列基板100和位于彩膜基板与阵列基板100之间的液晶分子层，阵列基板100可以为上述实施例一种的阵列基板100。

这样通过在阵列基板100同一像素区域14内纵横交错排布并位于不同层的第一存储电容11和第二存储电容12，不仅能够有助于显示异常的像素的暗点化修复，以避免显示异常的像素影响显示面板的显示效果的同时，而且能够实现数据线20或者扫描线30的断线修复，从而提高显示面板的使用寿命。

与此同时，由于第一存储电容11的第一副线112可以与数据线20相邻或至少部分与数据线20重叠、以及第二存储电容12的第二副线122可以与扫描线30相邻的设置，可以实现数据线20侧和扫描线30侧有效幅宽的细化，以提高阵列基板100像素开口率，从而提高显示面板的有效显示面积。

其中，阵列基板100的具体结构以及功能均已在前述实施例一进行了详细说明，因而此处不再做进一步赘述。并且，该阵列基板100制作过程中金属主线断线时的修复方法可以参照实施例一中所描述的修复方法，这里不再做进一步赘述。

本实施例的显示面板，通过阵列基板中同一像素区域内纵横交错排布并位于不同层的第一存储电容和第二存储电容，在有助于显示异常的像素的暗点化修复以及数据线或者扫描线的断线的同时，还可以提高显示面板像素开口率和使用寿命。

实施例三

在上述实施例二的基础上，本实用新型实施例还提供一种显示装置。该显示装置可以包括本体和设置在本体上的显示面板。

示例性的，显示装置可以为柔性显示装置。其中，本实施例中，显示装置可以为电子纸、平板电脑、液晶显示器、液晶电视、数码相框、手机等任何具有显示功能的部件。

应理解的是，本体也可以理解为上述显示装置中设置显示面板的结构，比如手机的中框结构等。

本实施例的显示装置，通过显示面板中同一像素区域内纵横交错排布并位于不同层的第一存储电容和第二存储电容，在有助于显示装置上显示异常的像素的暗点化修复以及数据线或者扫描线的断线的同时，还可以提高显示装置的像素开口率和使用寿命。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括衬底基板，所述衬底基板上具有数据线、扫描线和存储电容组，所述数据线和所述扫描线纵横交错排布并限定出像素区域，所述存储电容组包括位于同一所述像素区域内的第一存储电容和第二存储电容，所述第一存储电容和所述第二存储电容纵横交错排布，并位于所述阵列基板的不同层。

2.根据权利要求1所述的阵列基板，其特征在于，所述第一存储电容和所述第二存储电容中的一者与所述数据线同层排布，另一者与所述扫描线同层排布。

3.根据权利要求2所述的阵列基板，其特征在于，所述第一存储电容包括第一主线和至少一根第一副线，各所述第一副线与所述第一主线交叉连接，至少一根所述第一副线与所述数据线相邻或至少部分与所述数据线重叠。

4.根据权利要求3所述的阵列基板，其特征在于，所述第一主线与所述扫描线平行，所述第一副线与所述数据线平行。

5.根据权利要求3所述的阵列基板，其特征在于，所述第二存储电容包括第二主线和至少一根第二副线，各所述第二副线与所述第二主线交叉连接，至少一根所述第二副线与所述扫描线相邻。

6.根据权利要求5所述的阵列基板，其特征在于，所述第二主线与所述数据线平行，所述第二副线与所述扫描线平行。

7.根据权利要求5所述的阵列基板，其特征在于，所述第二主线与所述第一主线纵横交错排布，相邻的两个所述像素区域的所述第二主线连接，相邻的两个所述像素区域的所述第一主线连接。

8.根据权利要求1-7中任意一项所述的阵列基板，其特征在于，所述第一存储电容和所述第二存储电容的部分位于配向暗纹内，所述配向暗纹为所述像素区域内液晶分子通电偏转时形成的不透光区域。

9.一种显示面板，其特征在于，包括彩膜基板、阵列基板和位于所述彩膜基板与所述阵列基板之间的液晶分子层，所述阵列基板为权利要求1-8中任意一项所述的阵列基板。

10.一种显示装置，其特征在于，包括本体和设置在所述本体上的如权利要求9所述的显示面板。

Images