JPH03182723A - 回路基板およびアクティブマトリックス基板 - Google Patents

回路基板およびアクティブマトリックス基板

Info

Publication number
JPH03182723A
JPH03182723A JP1321540A JP32154089A JPH03182723A JP H03182723 A JPH03182723 A JP H03182723A JP 1321540 A JP1321540 A JP 1321540A JP 32154089 A JP32154089 A JP 32154089A JP H03182723 A JPH03182723 A JP H03182723A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
active matrix
intersection
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1321540A
Other languages
English (en)
Other versions
JP2879157B2 (ja
Inventor
Genshirou Kawachi
玄士朗 河内
Yasuhiro Mochizuki
康弘 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32154089A priority Critical patent/JP2879157B2/ja
Publication of JPH03182723A publication Critical patent/JPH03182723A/ja
Application granted granted Critical
Publication of JP2879157B2 publication Critical patent/JP2879157B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、回路基板および表示装置に用いられるアクテ
ィブマトリックス基板ならびにそれらの修復方法に係り
、特に、配線の多層化によって冗長化を図り、信頼性を
向上させた回路基板およびアクティブマトリックス基板
ならびにそれらの修複方法に関するものである。
(従来の技術) ガラス等の絶縁基板上に薄膜トランジスタ(以下、TP
Tと略する)をマトリックス状に形成し、これをスイッ
チ素子として用いるアクティブマトリックス基板では、
画像の高精彩化、大型化と共に、信号配線および走査配
線の冗長化による高信頼化が重要な技術課題となってい
る。
各配線の冗長化に関しては種々の構造が提案されており
、例えば特開昭61−134785号公報には、信号配
線および走査配線の少なくとも一方を、絶縁膜を介して
上下2層構造とし、予定の間隔をもってこの上下の配線
層を接続し、一方の配線が断線しても、他方の配線によ
って信号を供給できるようにする構造が提案されている
第8図はこの従来技術における信号配線と走査配線との
交差部の断面図であり、各配線の交差部分では、上走査
配線82aと下走査配線82bとを絶縁膜84を介して
積層した一方の2層走査配線82が、他方の2層信号配
線81を構成する主信号配線81aと子信号配線81b
との間に、絶縁膜83.85を介して挾まれる構造とな
っている。
そして、配線82aと82bとは、コンタクトホール1
2において相互に接続され、同様に配線81aと81b
とも、図示しないコンタクトホールにおいて相互に接続
されている。
また、特開昭61−193185号公報には、信号配線
を絶縁膜を介して上下2層構造とし、予定の間隔をもっ
てこの上下の配線層を接続し、一方の配線層が断線して
も、他方の配線によって信号を供給できるようにする構
造が提案されている。
第7図(a)はこの従来技術の平面図、同図(b)はそ
のEF線断面図である。
同図において、ガラス基板1の主表面には、TPT70
の能動領域2を兼ねる多結晶シリコン薄膜配線71が形
成され、その表面には、TFT70のゲート電極77を
兼ねる多結晶シリコン走査配線73が、絶縁膜78を介
して前記多結晶シリコン薄膜配線71と交差するように
形成されている。
絶縁膜78上ないし走査配線73上には、絶縁膜79を
介して信号配線75が積層され、多結晶シリコン薄膜配
線71と信号配線75とは、コンタクトホール74a、
74bを介して相互に接続される。能動領域2の一端に
は、画素電極5がコンタクトホール76を介して接続さ
れている。
また、特開昭6>147285号公報には、第9図(a
)に示したように、行列配線を構成する信号配線91、
走査配線92の少なくとも一方(例えば配線91)を、
その交差部において平行な2本の配線91a、91bに
分割し、該配線91a、91bの一方の配線が断線して
も、他方の配線によって信号を供給できるようにする構
造が提案されている。
そして、このような構成において、例えば配線91bと
配線92とに短絡93が発生した場合には、配線91b
を、配線92との交差部分の両端においてレーザで切断
し、残りの1本の配線91aのみによる配線とする修復
方法が提案されている。
さらに、特開昭61−145584号公報には、第10
図に示したように、信号配線101、走査配線102の
少なくとも一方(例えば配線1o2)を梯子状に形成し
て冗長化を図る構造が提案されている。
(発明が解決しようとする課題) 上記した従来技術は、次のような問題点をHしていた。
前記特開昭61−134785号公報に記載された従来
技術(第8図)では、行列配線を構成する一方の2層配
線82が他方の2配線81a、8Ib間に形成されるた
めに、該交差部分において短絡が発生すると、その短絡
が、配線81aと配線82aとの間に発生した短絡86
aなのが、あるいは配線81bと配線82bとの間に発
生した短絡86bなのかが判別できない。
たとえば、短絡が86aであると確定できれば、後に説
明する本発明による修復方法を適用して配線82aのみ
を2カ所の矢印部分で切断することによって効率良く修
復できるが、この従来技術のように、短絡箇所か確定で
きないと、このような効率の良い修復方法を適用するこ
とができないという問題がある。
前記特開昭61−193185号公報に記載された従来
技術(第7図)では、前記同様、走査配線73が多結晶
シリコン薄膜配線71と信号配線75との間に形成され
るために、交差部分において短絡が発生すると、その短
絡が、配線71と配線73との間に発生したのか、ある
いは配線75と配線73との間に発生したのかが判別で
きない。
また、この従来技術では、多結晶シリコン走査配線73
、多結晶シリコン薄膜配線71、およびゲート電極77
の下部以外の能動領域2に不純物を導入して活性化をす
る必要がある。
この場合、ゲート電極77の下部以外の能動領域を活性
化するためにゲート電極77をマスクとしてイオン打込
み等の活性化処理を行おうとすると、走査配線73がゲ
ート電極77を兼ねるため、該活性化処理は走査配線7
3を形成した後に行わなければならないことになる。
ところが、このようにすると多結晶シリコン薄膜配線7
1のうち、走査配線73と交差する部分71aでは、走
査配線73がマスクとなって多結晶シリコン薄膜配線7
1が活性化されず、その部分が高抵抗のままとなってし
まう。
したがって、このような構成の従来技術では、交差部を
挾んだ2つのコンタクトホール74a、74b間におい
て信号配線75が断線すると導通不良が発生してしまう
さらに、特開昭61−147285号公報(第9図)、
あるいは特開昭61−145584号公報(第10図)
に記載された従来技術では、前記同様、短絡箇所の判別
が難しいという問題と共に、配線を一平面上で並列的に
配置することによって多重化されるため、開口率が低下
してしまうという問題があった。
本発明の目的は、以上に述べた問題点を解決し、開口率
を低下させることなく配線の冗長化によって信頼性を向
上させると共に、短絡が発生した場合には、その修復が
容易なアクティブマトリックス基板および回路基板なら
びにそれらの修復方法を提供することにある。
(課題を解決するための手段) 前記の問題点を解決するために、本発明では以下のよう
な手段を講じた点に特徴がある。
(1)互いに交差するように設けられた複数の配線を有
する回路基板において、互いに交差する配線の少なくと
も一方を、絶縁膜を介して積層されるとノ(に該絶縁膜
の2力所以上に設けられたコンタクトホールを介して相
互接続される多層配線構造とし、交差部においては、前
記一方の多層配線を他方の配線の一方の側のみに配置す
るようにした。
(2)また、アクティブマトリックス基板において、行
列配線の少なくとも一方を、絶縁膜を介して積層される
と共に該絶縁膜の2力所以上に設けられたコンタクトホ
ールを介して相互接続される多層配線構造とし、行列に
線の交差部においては、前記一方の多層配線を他方の配
線の一方の側のみに配置するようにした。
り3〉さらに、前記(1)の構成を有する回路基板、ま
たは前記(2)の構成を有するアクティブマトリックス
基板の修復に関して、交差部において一方の配線と他方
の配線とが短絡したときに、前記一方の配線の配線層の
うち前記他方の配線に近い側の配線層を、他方の配線と
交差する部分の両端で切断するようにした。
(作用) 上記(1)の構成によれば、回路基板において、その配
線を多重化することができるので、断線に対する冗長化
が達成されて信頼性が向上する。
上記(2)の構成によれば、開口率を低下させることな
く信号配線や走査配線等の行列配線を多重化することが
できるので、断線に対する冗長化が達成されて信頼性が
向上する。
上記(3〉の構成によれば、配線の交差部での短絡を容
易に修復できるようになるので、短絡に対する冗長化が
達成されて信頼性が向上する。
(実施例) 以下に、図面を参照して本発明の詳細な説明する。なお
、以下に説明する各実施例では、本発明をアクティブマ
トリックス基板に適用して説明するが、本発明はこれの
みに限定されるものではなく、絶縁基板表面上に、互い
に交差するように多数の配線が形成される回路基板にも
適用するこ、とができる。
第1図(a)は本発明の一実施例であるアクティブマト
リックス基板の平面図、同図(b)はそのAB線断面図
、同図(c)はCD線断面図である。
同図において、ガラス基板1の主表面には、多結晶シリ
コンで構成され、TPTの能動領域2を兼ねるドレイン
電極(以下、子信号配線という)20が形成され、能動
領域2の表面には、ゲート絶縁膜3を介してゲート電極
4が形成されている。
子信号配線20およびゲート電極4の表面には絶縁膜9
が形成され、子信号配線20上の前記絶縁膜9の表面に
は、AI配線(以下、主信号配線という)6が形成され
ている。
前記主信号配線6の表面には、層間絶縁膜10を介して
A1配線(以下、下走査配線という)7が、前記主信号
配線6と交差するよ゛うに形成され、該下走査配線7の
表面には、絶縁膜11を介してAI配線(以下、上走査
配線という)8が形成されている。
前記子信号配線20と主信号配線6とは、コンタクトホ
ール12aを介して接続され、前記下走査配線7と上走
査配線8とは、コンタクトホール12bを介して接続さ
れ、前記下走査配線7とゲート電極4とは、コンタクト
ホール12cを介して接続されている。能動領域2の一
端には、画素電極5がコンタクトホール12dを介して
接続されている。このように、本実施例では、各配線の
交差部ごとに、該交差部を挟んだ両端にコンタクトホー
ルが設けられる。
このような構成のアクティブマトリックス基板では、上
下信号配線6.20のいずれか一方、あるいは上下走査
配線8.7のいずれか一方が断線しても、各上下配線の
他方によって信号の供給が可能となるので、断線に対す
る冗長化が達成される。
また、本実施例によれば、交差部分における短絡は主信
号配線6と下走査配線7との間の短絡に限定されるため
、同図(b)に示したように、上部からレーザ光を、絶
縁膜11、層間絶縁膜10を介して主信号配線6に照射
し、該主信号配線6を交差部両端の2カ所で切断するか
、あるいは同図(C)に示したように、下部からレーザ
光を、ガラス基板1、絶縁膜9、層間絶縁膜10を介し
て下走査配線7に照射し、該下走査配線7を交差部両端
の2カ所で切断するかによって、効率良く修復すること
が可能になる。
その結果、配線の交差部における短絡に関しても冗長化
が達成されるので、従来技術にくらべて格段に信頼性が
向上する。
なお、このような修復方法を採用する場合には、下走査
配線7あるいは主信号配線6のいずれかがレーザビーム
19を吸収する特性を有する必要がある。換言すれば、
レーザビーム19に対して不透明でなければ成らない。
すなわち、走査配線を構成する多層の配線層の最下部層
、あるいは信号列配線を構成する多層の配線層の最上部
層が、レーザビームに対して不透明である必要がある。
さらに、本実施例によれば、ゲート電極4が下走査配線
7よりも先に形成されるので、ゲート電極4を形成した
後、主信号配線6を形成する前に活性化処理を行えば、
能動領域2と子信号配線20とを確実に活性化すること
ができ、前記第7図に関して説明した従来技術のような
問題は発生せず、しかも、各配線の多重化が、上下の多
層化によって達成されるために開口率が低下するといっ
た問題もない。
第2図(a)は本発明の第2実施例の平面図、同図(b
)はそのGH断面図であり、第1図と同一の符号は同一
または同等部分を表している。
本実施例では、ガラス基板1上に、多結晶シリコンから
成り能動領域2を兼ねる子信号配線21を、同図(b)
に示したように、後に形成される上下走査配線26.4
1と交差しない領域にのみ形成する。
次いで、能動領域2の表面にゲート絶縁膜3を形成した
後、白金シリサイドから成りゲート電極4を兼ねる下走
査配線41を形成し、さらに絶縁膜9を介して、A1か
ら成る主走査配線26を前記下走査配線41上に形成す
る。
前記白金シリサイド下走査配線41とAI上走査配線2
6とによって構成される走査配線は、同一行のTPTの
ゲート電極を全て接続するように配置される。
次いで、主走査配線26の表面に、層間絶縁膜10を介
して主信号配線27を形成する。主信号配線27と子信
号配線21とは、コンタクトホール12aを介して接続
される。
このような構成によれば、走査配線の全ての部分が多重
化されると共に、信号配線の大部分も子信号配線21と
主信号配線27とによって多重化されるために、断線に
対する信頼性が向上する。
また、信号配線に比べて低い抵抗値が要求される走査配
線が、不純物のドープされた多結晶シリコン電極に比べ
て抵抗値が2桁低い白金シリサイドとA1とによって構
成されるので、特性の優れたアクティブマトリックス基
板が得られる。
さらに、本実施例では、交差部分における短絡は主信号
配線26と主信号配線27との間に限定されるため、前
記第1図(a)に関して説明した場合と同様に、上部か
らレーザ光19を照射して、主走査配線26を主信号配
線27との交差部の両端で切断すれば、効率の良い修復
が可能になって短絡に対する冗長化が達成される。
第3図(a)は、本発明の第3実施例の平面図、同図(
b)はそのIJ断面図であり、第1図または第2図と同
一の符号は同一または同等部分を表している。
本実施例では、ガラス基板1上に、多結晶シリコンから
成る下走査配線31を形成し、この表面に絶縁膜9を介
して前記下走査配線31と略同−形状の主走査配線36
を形成する。配線31と36とは、コンタクトホール1
2bを介して接続される。
次いて、SiNxから成るゲート絶縁膜32を形成し、
その表面に能動層として機能するアモルファスSi膜(
以下、a−5i膜)33を形成する。さらにa−5i膜
33の表面に、n”−a−3i膜から成るソース・ドレ
イン電極34a、34bを形成して逆スタガ構造のTF
Tを完成する。
次いで、ソース・ドレイン電極34aの引き出し電極を
兼ねるAI下倍信号配線37よびソース・ドレイン電極
34bの引き出しA1電極35を形成する。次いで、絶
縁膜11を形成した後、その表面にAI上信号配線38
を形成する。配線37と38とは、コンタクトホール1
2aを介して接続される。
明らかなように、本実施例においても、信号配線および
走査配線が多層化されるので、断線に対する信頼性が向
上する。しかも、交差部での短絡は主走査配線36と子
信号配線37との間にしか発生しないので、前記したレ
ーザ照射による効率の良い修復が可能になって短絡に対
する冗長化が達成される。
第4図(a)は、本発明の第4実施例の平面図、同図(
b)はそのMN断面図、同図(c)はそのKL断面図で
あり、第1図ないし第3図と同一のn号は同一または同
等部分を表している。
同図において、ガラス基板1上にはTPTのソース・ド
レイン領域および能動領域として機能する多結晶シリコ
ン薄膜40が形成され、そのうち能動領域2の表面には
、シリサイドから成る下走査配線41と一体に形成され
たゲート電極77がゲート絶縁膜3を介して形成される
前記下走査配線41上には、絶縁膜9を介して主走査配
線46が形成され、該下走査配線41と主走査配線46
とは、コンタクトホール42Cを介して相互に接続され
た2層走査配線を構成する。
また、前記主走査配線46上には層間絶縁膜10を介し
て子信号配線47が形成されている。
該子信号配線47上には、絶縁膜11を介して上信号配
線48が形成され、該子信号配線47と上信号配線48
とは、コンタクトホール42aを介して相互に接続され
た2層信号配線を構成する。
前記多結晶シリコン薄膜40と子信号配線47とは、コ
ンタクトホール42bを介して相互に接続される。
明らかなように、本実施例においても、信号配線および
走査配線が多層化されるので、断線に対する信頼性が向
上する。しかも、交差部での短絡は主走査配線46と子
信号配線47との間にしか発生しないので、前記したレ
ーザ照射による効率の良い修復が可能になって短絡に対
する冗長化も達成される。
第5図は本発明の第5実施例を説明するための断面図で
あり、ここでは、特に多層構造の信号配線と多層構造の
走査配線との交差部の構造を示しており、前記第8図と
同一の符号は同一または同等部分を表している。
これまでに説明した各実施例では、交差部における各配
線は、一方の多層配線がすべて他方の多層配線の上部(
下部)に配置されていたが、本実施例では、i70記第
8図に関して説明した従来技術のように、一方の多層配
線82がすべて他方の多層配線88間に挟まれるように
構成されている。
ただし、本実施例では従来技術と異なり、配線82の上
に形成される上絶縁膜89の膜厚が下に形成される下絶
縁膜85よりも厚くなっている点に特徴がある。
このような構成によれば、該交差部において短絡が発生
した場合、その短絡の発生場所は、配線81aと82a
との間である確率よりも配線81bと82bとの間であ
る確率の方が非常に高い。
したがって、該交差部において短絡が発生した場合には
、配線81bないしは配線82bを前記のように交差部
の両端で切断すれば、非常に高い確率で修復することが
可能になる。
また、本実施例のように、特に上絶縁膜89を絶縁膜8
7.83との多層構造とすれば、上絶縁膜89を単層構
造とした場合に比較してピンホール等の短絡発生要因を
少なくすることができる。
なお、本実施例のような構成を採用すると共に、短絡発
生時には上記した手法によって修復を行なうようになれ
ば、上下絶縁膜の両方を前記上絶縁膜89と同様の多層
構造とすると共に、短絡発生時には任意の一方の短絡と
推定して修復を行う場合に比べて、同等ないしは同等以
上の最終歩留を達成することができる。
そして、本実施例では下絶縁膜が単層構造であるために
、上下絶縁膜を共に多層構造とする場合に比べて製造工
程を簡素化できるので、上下絶縁膜を共に多層構造とす
る場合と同等以上の歩留を、簡素化された製造工程によ
って達成することができる。なお、このような構成は、
配線82が単層構造であっても達成することができる。
第6図は、上記した各構成のアクティブマトリックス基
板を利用したカラー岐晶パネルの構成を示した斜視図で
ある。
同図において、ガラス基板1上には、前記した構成の多
層走査配線301、多層信号配線302、画素電極30
4、およびTFT303がマトリックス状に構成され、
アクティブマトリックス基板60を構成している。
アクティブマトリックス基板60の表面には、液晶層3
06を介して対向電極307が形成され、対向電極30
7上にはカラーフィルタ308が形成され、カラーフィ
ルタ308上には絶縁基板309が形成されている。
前記ガラス基板1および絶縁基板309の外部に露出し
た主表面には偏光板310が形成されている。
このような構成のアクティブマトリックス基板では、光
源からの光を画素電極304への電圧印加によって調整
することによってカラー表示が可能になる。
なお、上記した各実施例では、信号配線あるいは走査配
線といった画像表示部分の配線の多層化についてのみ説
明したが、このような配線構造は、ガラス基板1上に前
記信号配線等と共に形成され信号配線や走査配線に電圧
を印加する駆動回路を構成する配線、および該駆動回路
からの出力信号を前記信号配線あるいは走査配線に供給
するための電圧供給ライン等にも適用することができる
このようにすれば、駆動回路および電圧供給ラインの信
頼性も向上するため、表示装置全体の信頼性を向上させ
ることができる。
また、上記した各実施例では、信号配線および走査配線
のいずれをも多層化するものとして説明したが、いずれ
か一方のみを多層化するようにしても良い。
(発明の効果) 以上の説明から明らかなように、本発明によれば、信号
配線や走査配線等の配線が、開口率を低下させることな
く多重化されるので、断線に対する冗長化が達成されて
信頼性を向上させることができる。
しかも、交差部での短絡場所を容易に判断できるので、
レーザ照射による修復確率が向上して短絡に対する冗長
化が達成される。
【図面の簡単な説明】
第1図は本発明の一実施例であるアクティブマトリック
ス基板の構成を示した図、第2図は本発明の第2実施例
の構成を示した図、第3図は本発明の第3実施例の構成
を示した図、第4図は本発明の第4実施例の構成を示し
た図、第5図は本発明の第5実施例の構成を示した図、
第6図は本発明を適用した液晶パネルの部分断面図、第
7.8.9.10図は従来技術の構成を示した図である
。 】・・・ガラス基板、2・・・能動領域、3.32・・
・ゲート絶縁膜、4・・・ゲート電極、5・・・画素電
極、6.27.38.48.81a・・・上信号配線、
7.31.41.82b・・・下走査配線、8.26.
36.82a・・・上走査配線、9.11.83.84
.85.78.79・・・絶縁膜、10・・・層間絶縁
膜、12・・・コンタクトホール、20.37.47.
81b・・・子信号配線、70・・・PT

Claims (14)

    【特許請求の範囲】
  1. (1)絶縁性基板の主表面に、互いに絶縁して交差する
    ように設けられた複数の配線を有する回路基板であって
    、 互いに交差する配線の少なくとも一方は、絶縁膜を介し
    て積層されると共に該絶縁膜の2カ所以上に設けられた
    コンタクトホールを介して相互接続される多層配線構造
    であり、交差部においては、前記一方の配線は他方の配
    線の一方の側のみに配置されることを特徴とする回路基
    板。
  2. (2)一方の配線を構成する配線層のうち少なくとも前
    記他方の配線に近い側の配線層、および他方の配線を構
    成する配線層のうち少なくとも前記一方の配線に近い側
    の配線層の、少なくとも前記一方の配線の配線層は、レ
    ーザビームを吸収する特性を有することを特徴とする特
    許請求の範囲第1項記載の回路基板。
  3. (3)絶縁性基板の主表面に、互いに絶縁して交差する
    ように設けられた複数の配線を有する回路基板であって
    、 互いに交差する配線の少なくとも一方は、絶縁膜を介し
    て積層されると共に該絶縁膜の2カ所以上に設けられた
    コンタクトホールを介して相互接続される多層配線構造
    であり、交差部においては、他方の配線が一方の配線を
    構成する多層の配線層間に上絶縁膜および下絶縁膜を介
    して形成され、該上絶縁膜および下絶縁膜の一方の膜厚
    は、他方の膜厚よりも厚いことを特徴とする回路基板。
  4. (4)前記厚い方の絶縁膜は、多層構造の絶縁膜である
    ことを特徴とする特許請求の範囲第3項記載の回路基板
  5. (5)前記コンタクトホールは、各配線の交差部ごとに
    、該交差部を挟んでその両端に設けられたことを特徴と
    する特許請求の範囲第1項ないし第4項のいずれかに記
    載の回路基板。
  6. (6)絶縁性透明基板の主表面に、互いに絶縁して交差
    するように設けられた複数の行列配線と、その交差部に
    設けられた薄膜トランジスタ素子と、該薄膜トランジス
    タ素子によって駆動される画素電極とから成るアクティ
    ブマトリックス基板であって、 行列配線の少なくとも一方は、絶縁膜を介して積層され
    ると共に該絶縁膜の2カ所以上に設けられたコンタクト
    ホールを介して相互接続される多層配線構造であり、行
    列配線の交差部においては、前記一方の多層配線は他方
    の配線の一方の側のみに配置されることを特徴とするア
    クティブマトリックス基板。
  7. (7)一方の配線を構成する配線層のうち少なくとも前
    記他方の配線に近い側の配線層、および他方の配線を構
    成する配線層のうち少なくとも前記一方の配線に近い側
    の配線層の、少なくとも前記一方の配線の配線層は、レ
    ーザビームを吸収する特性を有することを特徴とする特
    許請求の範囲第6項記載のアクティブマトリックス基板
  8. (8)絶縁性透明基板の主表面に、互いに絶縁して交差
    するように設けられた複数の行列配線と、その交差部に
    設けられた薄膜トランジスタ素子と、該薄膜トランジス
    タ素子によって駆動される画素電極とから成るアクティ
    ブマトリックス基板であって、 行列配線のうち少なくとも一方は、絶縁膜を介して積層
    されると共に該絶縁膜の2カ所以上に設けられたコンタ
    クトホールを介して相互接続される多層配線構造であり
    、行列配線の交差部においては、他方の配線が一方の配
    線を構成する多層の配線層間に上絶縁膜および下絶縁膜
    を介して形成され、該上絶縁膜および下絶縁膜の一方の
    膜厚は、他方の膜厚よりも厚いことを特徴とするアクテ
    ィブマトリックス基板。
  9. (9)前記厚い方の絶縁膜は、多層構造の絶縁膜である
    ことを特徴とする特許請求の範囲第8項記載のアクティ
    ブマトリックス基板。
  10. (10)前記コンタクトホールは、行列配線の交差部ご
    とに、該交差部を挟んでその両端に設けられたことを特
    徴とする特許請求の範囲第6項ないし第9項のいずれか
    に記載のアクティブマトリックス基板。
  11. (11)前記行列配線に電圧を印加するための駆動回路
    、および該駆動回路と行列配線とを結ぶ電圧供給ライン
    を前記絶縁性透明基板の主表面にさらに有し、該駆動回
    路を構成する配線および前記電圧供給ラインの少なくと
    も一方は、絶縁膜を介して積層されると共に該絶縁膜の
    2カ所以上に設けられたコンタクトホールを介して相互
    接続される多層配線構造であることを特徴とする特許請
    求の範囲第6項ないし第10項のいずれかに記載のアク
    ティブマトリックス基板。
  12. (12)特許請求の範囲第1項または第2項記載の回路
    基板、あるいは第6項または第7項記載のアクティブマ
    トリックス基板の修復方法であって、行列配線線の交差
    部において、前記一方の配線の配線層のうち前記他方の
    配線に近い側の配線層、または前記他方の配線の配線層
    のうち前記一方の配線に近い側の配線層を、前記交差部
    の両端で切断することを特徴とする回路基板およびアク
    ティブマトリックス基板の修復方法。
  13. (13)前記一方の配線の配線層の切断は、前記絶縁性
    透明基板の主表面側からのレーザビーム照射によって行
    われ、前記他方の配線の配線層の切断は、前記絶縁性透
    明基板の裏面側からのレーザビーム照射によって行われ
    ることを特徴とする特許請求の範囲第12項記載の回路
    基板およびアクティブマトリックス基板の修復方法。
  14. (14)特許請求の範囲第3項または第4項記載の回路
    基板、あるいは第8項または第9項記載のアクティブマ
    トリックス基板の修復方法であって、行列配線の交差部
    において、一方の配線および他方の配線のうち多層配線
    構造を有する配線の、前記厚くない方の絶縁膜に近い配
    線層を、交差部の両端で切断することを特徴とする回路
    基板およびアクティブマトリックス基板の修復方法。
JP32154089A 1989-12-13 1989-12-13 回路基板およびアクティブマトリックス基板 Expired - Lifetime JP2879157B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32154089A JP2879157B2 (ja) 1989-12-13 1989-12-13 回路基板およびアクティブマトリックス基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32154089A JP2879157B2 (ja) 1989-12-13 1989-12-13 回路基板およびアクティブマトリックス基板

Publications (2)

Publication Number Publication Date
JPH03182723A true JPH03182723A (ja) 1991-08-08
JP2879157B2 JP2879157B2 (ja) 1999-04-05

Family

ID=18133699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32154089A Expired - Lifetime JP2879157B2 (ja) 1989-12-13 1989-12-13 回路基板およびアクティブマトリックス基板

Country Status (1)

Country Link
JP (1) JP2879157B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08106108A (ja) * 1994-10-05 1996-04-23 Fujitsu Ltd 薄膜トランジスタマトリクス及びその製造方法
US6462802B1 (en) 1998-01-19 2002-10-08 Hitachi, Ltd. Liquid crystal display device having wiring layer made of nitride of Nb or nitride alloy containing Nb as a main component
JP2007183529A (ja) * 2005-12-30 2007-07-19 Lg Phillips Lcd Co Ltd 平板表示装置及びその製造方法
JP2009116335A (ja) * 2008-11-12 2009-05-28 Semiconductor Energy Lab Co Ltd 表示装置
JP2009301058A (ja) * 2000-02-03 2009-12-24 Semiconductor Energy Lab Co Ltd 発光装置
JP2010152376A (ja) * 2010-02-02 2010-07-08 Semiconductor Energy Lab Co Ltd 表示装置
JP2011158923A (ja) * 2011-05-11 2011-08-18 Semiconductor Energy Lab Co Ltd 表示装置
US8168975B2 (en) 1996-12-30 2012-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013047808A (ja) * 2000-01-17 2013-03-07 Semiconductor Energy Lab Co Ltd 半導体装置
WO2014002463A1 (ja) * 2012-06-25 2014-01-03 パナソニック株式会社 表示装置および表示装置の製造方法
JP2014186341A (ja) * 2014-05-19 2014-10-02 Semiconductor Energy Lab Co Ltd 表示装置
US11681187B2 (en) 2020-07-28 2023-06-20 Seiko Epson Corporation Electro-optical device and electronic device

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08106108A (ja) * 1994-10-05 1996-04-23 Fujitsu Ltd 薄膜トランジスタマトリクス及びその製造方法
US8497508B2 (en) 1996-12-30 2013-07-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8168975B2 (en) 1996-12-30 2012-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
USRE43782E1 (en) 1996-12-30 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device having wiring layers which are connected over multiple contact parts
US6462802B1 (en) 1998-01-19 2002-10-08 Hitachi, Ltd. Liquid crystal display device having wiring layer made of nitride of Nb or nitride alloy containing Nb as a main component
US10522076B2 (en) 2000-01-17 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Display system and electrical appliance
US10467961B2 (en) 2000-01-17 2019-11-05 Semiconductor Energy Laboratory Co., Ltd. Display system and electrical appliance
US9368089B2 (en) 2000-01-17 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display system and electrical appliance
US9087476B2 (en) 2000-01-17 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Display system and electrical appliance
JP2013047808A (ja) * 2000-01-17 2013-03-07 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013110124A (ja) * 2000-02-03 2013-06-06 Semiconductor Energy Lab Co Ltd 発光装置
JP2009301058A (ja) * 2000-02-03 2009-12-24 Semiconductor Energy Lab Co Ltd 発光装置
US9419066B2 (en) 2000-02-03 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of manufacturing the same
JP2017083897A (ja) * 2000-02-03 2017-05-18 株式会社半導体エネルギー研究所 電気器具
JP2007183529A (ja) * 2005-12-30 2007-07-19 Lg Phillips Lcd Co Ltd 平板表示装置及びその製造方法
JP2009116335A (ja) * 2008-11-12 2009-05-28 Semiconductor Energy Lab Co Ltd 表示装置
JP2010152376A (ja) * 2010-02-02 2010-07-08 Semiconductor Energy Lab Co Ltd 表示装置
JP2011158923A (ja) * 2011-05-11 2011-08-18 Semiconductor Energy Lab Co Ltd 表示装置
WO2014002463A1 (ja) * 2012-06-25 2014-01-03 パナソニック株式会社 表示装置および表示装置の製造方法
US9443878B2 (en) 2012-06-25 2016-09-13 Joled Inc. Display device and method of manufacturing display device
JP2014186341A (ja) * 2014-05-19 2014-10-02 Semiconductor Energy Lab Co Ltd 表示装置
US11681187B2 (en) 2020-07-28 2023-06-20 Seiko Epson Corporation Electro-optical device and electronic device

Also Published As

Publication number Publication date
JP2879157B2 (ja) 1999-04-05

Similar Documents

Publication Publication Date Title
JP3376379B2 (ja) 液晶表示パネル、液晶表示装置及びその製造方法
US6639634B1 (en) Repairable LCD and its manufacture
JP2000310796A (ja) 液晶表示装置用薄膜トランジスタ基板
JP2004054069A (ja) 表示装置及び表示装置の断線修復方法
JPH03182723A (ja) 回路基板およびアクティブマトリックス基板
JP3272625B2 (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JPH10123563A (ja) 液晶表示装置およびその欠陥修正方法
JPH1039333A (ja) アクティブマトリクス型表示装置およびその欠陥修正方法
JPH112835A (ja) アクティブマトリクス基板
JP4372413B2 (ja) 欠陥修正方法
JP3491079B2 (ja) 液晶表示装置の修復方法
JP2803792B2 (ja) アクティブマトリクス型液晶表示装置
JPH10319438A (ja) アクティブマトリクス基板、その製造方法およびその欠陥修正方法
JPH10123545A (ja) 液晶表示装置の表示パネル
US6577357B2 (en) Display device and defect repairing method of the same with low stacked conductor regions to facilitate laser cutting
JP4566308B2 (ja) 表示装置
JPH03171034A (ja) 液晶表示装置及びその製造方法
JP2001166701A (ja) 電気光学装置の製造方法並びに半導体基板及び電気光学装置
JPH05341312A (ja) アクティブマトリクス型液晶表示素子
JPH02135320A (ja) 液晶表示パネル
KR930003266B1 (ko) 액티브매트릭스 표시장치
JP4954395B2 (ja) 表示装置の断線修復方法
JPH0324524A (ja) アクティブマトリクス表示装置
JP2004264726A (ja) 表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法
JP2001345452A (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080129

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 11

EXPY Cancellation because of completion of term