JP2007183529A - 平板表示装置及びその製造方法 - Google Patents
平板表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007183529A JP2007183529A JP2006124982A JP2006124982A JP2007183529A JP 2007183529 A JP2007183529 A JP 2007183529A JP 2006124982 A JP2006124982 A JP 2006124982A JP 2006124982 A JP2006124982 A JP 2006124982A JP 2007183529 A JP2007183529 A JP 2007183529A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- electrode
- thin film
- film transistor
- separated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】本発明に係る平板表示装置は、互いに交差して画素領域を定義するゲートライン及びデータライン;前記画素領域に形成された画素電極;及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え;前記ゲートラインは前記データラインとの交差部に該当する一部分から少なくとも二つ以上に分離される。
【選択図】図7
Description
6、106、107、109:薄膜トランジスタ
22、122a、122b、122c、122:ソース電極
24、124:ドレイン電極
26、126:ゲート電極
4、104:データライン
Claims (42)
- 互いに交差して画素領域を定義するゲートライン及びデータライン;前記画素領域に形成された画素電極;及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え;前記ゲートラインは前記データラインとの交差部に該当する一部分から少なくとも二つ以上に分離されることを特徴とする平板表示装置。
- 前記ゲートライン及び前記ゲート電極はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項1に記載の平板表示装置。
- 前記二つ以上に分離されたゲートラインのうち、前記データラインとショートされたラインは断線されることを特徴とする請求項1に記載の平板表示装置。
- 互いに交差して画素領域を定義するゲートライン及びデータライン;前記画素領域に形成された画素電極;及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え;前記薄膜トランジスタのソース電極は前記チャンネル部と離隔された部分から少なくとも二つ以上に分離されることを特徴とする平板表示装置。
- 前記ゲートライン及び前記ゲート電極はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項4に記載の平板表示装置。
- 前記少なくとも二つ以上に分離されたソース電極が前記チャンネル部上で前記ゲート電極と重畳されることを特徴とする請求項4に記載の平板表示装置。
- 前記二つ以上に分離されたソース電極のうち、前記ゲート電極とショートされた電極は断線されることを特徴とする請求項4に記載の平板表示装置。
- 互いに交差して画素領域を定義するゲートライン及びデータライン;前記画素領域に形成された画素電極;及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え;前記ゲートラインは前記データラインとの交差部から少なくとも二つ以上に分離され、前記薄膜トランジスタのソース電極は前記チャンネル部と離隔された部分から少なくとも二つ以上に分離されることを特徴とする平板表示装置。
- 前記ゲートライン及び前記ゲート電極はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項8に記載の平板表示装置。
- 前記二つ以上に分離されたゲートラインのうち、前記データラインとショートされたラインは断線されることを特徴とする請求項8に記載の平板表示装置。
- 前記少なくとも二つ以上に分離されたソース電極が前記チャンネル部上で前記ゲート電極と重畳されることを特徴とする請求項8に記載の平板表示装置。
- 前記二つ以上に分離されたソース電極のうち、前記ゲート電極とショートされた電極は断線されることを特徴とする請求項8に記載の平板表示装置。
- 互いに交差して画素領域を定義するゲートライン及びデータライン;前記画素領域に形成された画素電極;及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え;前記データラインは前記ゲートラインとの交差部に該当する一部分から少なくとも二つ以上に分離されることを特徴とする平板表示装置。
- 前記ゲートライン及び前記ゲート電極はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項13に記載の平板表示装置。
- 前記二つ以上に分離されたデータラインのうち、前記ゲートラインとショートされたラインは断線されることを特徴とする請求項13に記載の平板表示装置。
- 互いに交差して画素領域を定義するゲートライン及びデータライン;前記画素領域に形成された画素電極;及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え;前記薄膜トランジスタのドレイン電極は前記チャンネル部上で少なくとも二つ以上に分離されることを特徴とする平板表示装置。
- 前記ゲートライン及び前記ゲート電極はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項16に記載の平板表示装置。
- 前記二つ以上に分離されたドレイン電極のうち、前記ゲート電極とショートされた電極は断線されることを特徴とする請求項16に記載の平板表示装置。
- 前記薄膜トランジスタのソース電極は前記少なくとも二つ以上に分離されたドレイン電極と交互に配置されるように、少なくとも二つ以上に分離されることを特徴とする請求項16に記載の平板表示装置。
- 前記薄膜トランジスタのソース電極は前記チャンネル部上で少なくとも二つ以上に分離され、前記分離されたドレイン電極は前記分離された二つのソース電極間で前記チャンネル部上に配置されることを特徴とする請求項16に記載の平板表示装置。
- 一部分から少なくとも二つ以上に分離されたゲートラインと前記ゲートラインに連結された薄膜トランジスタのゲート電極とを含んだ第1の導電パターン群を基板上に形成する段階;前記第1の導電パターン群を覆うようにゲート絶縁膜を形成する段階;前記二つ以上に分離されたゲートラインの一部と交差されるデータライン、前記データラインに連結された前記薄膜トランジスタのソース電極、前記薄膜トランジスタのドレイン電極を含む第2の導電パターン群及び前記薄膜トランジスタの半導体チャンネル部を形成する段階;前記ゲート絶縁膜及び前記薄膜トランジスタを覆い、前記ドレイン電極を露出させる第1接触ホールを含む保護膜を形成する段階;及び前記第1接触ホールを通じて前記ドレイン電極と接続される画素電極を形成する段階を含むことを特徴とする平板表示装置の製造方法。
- 前記第1の導電パターン群はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項21に記載の平板表示装置の製造方法。
- 前記二つ以上に分離されたゲートラインと前記データライン間のショート可否を判定するためのショート検査を実施する段階を更に含むことを特徴とする請求項21に記載の平板表示装置の製造方法。
- 前記二つ以上に分離されたゲートラインのうち、前記データラインとショートされたゲートラインの一部にレーザーを照射し、前記ショートされたゲートラインの一部を断線させる段階を更に含むことを特徴とする請求項23に記載の平板表示装置の製造方法。
- 前記ショートされたゲートラインの一部を断線させる段階は前記データラインとショートされたゲートライン上の両支店に前記レーザーを照射する段階を更に含むことを特徴とする請求項24に記載の平板表示装置の製造方法。
- ゲートラインと前記ゲートラインに連結された薄膜トランジスタのゲート電極とを含んだ第1の導電パターン群を基板上に形成する段階;前記第1の導電パターン群を覆うようにゲート絶縁膜を形成する段階;前記薄膜トランジスタの半導体チャンネル部を形成し、前記ゲートラインと交差されるデータライン、前記データラインに連結される前記薄膜トランジスタのソース電極、前記ソース電極から少なくとも二つ以上に分離され、前記半導体チャンネル部の方に伸張される分離されたソース電極部、及び前記薄膜トランジスタのドレイン電極を含む第2の導電パターン群を形成する段階;前記ゲート絶縁膜及び前記薄膜トランジスタを覆い、前記ドレイン電極を露出させる第1接触ホールを含む保護膜を形成する段階;及び前記第1接触ホールを通じて前記ドレイン電極と接続される画素電極を形成する段階を含むことを特徴とする平板表示装置の製造方法。
- 前記第1の導電パターン群はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項26に記載の平板表示装置の製造方法。
- 前記二つ以上に分離されたソース電極部と前記ゲートライン間のショート可否を判定するためのショート検査を実施する段階を含むことを特徴とする請求項26に記載の平板表示装置の製造方法。
- 前記二つ以上に分離されたソース電極部のうち、前記ゲート電極とショートされたソース電極部にレーザーを照射し、前記ショートされたソース電極部を断線させる段階を更に含むことを特徴とする請求項28に記載の平板表示装置の製造方法。
- 前記ショートされたソース電極部を断線させる段階は前記ゲート電極とショートされたソース電極部上の両支店に前記レーザーを照射する段階を更に含むことを特徴とする請求項28に記載の平板表示装置の製造方法。
- 一部分から少なくとも二つ以上に分離されたゲートラインと前記ゲートラインに連結された薄膜トランジスタのゲート電極とを含んだ第1の導電パターン群を基板上に形成する段階;前記第1の導電パターン群を覆うようにゲート絶縁膜を形成する段階;前記薄膜トランジスタの半導体チャンネル部を形成し、前記ゲートラインの分離された一部分と交差されるデータライン、前記データラインに連結される前記薄膜トランジスタのソース電極、前記ソース電極から少なくとも二つ以上に分離され、前記半導体チャンネル部の方に伸張される分離されたソース電極部、及び前記分離されたソース電極部の間に配置される前記薄膜トランジスタのドレイン電極を含む第2の導電パターン群を形成する段階;前記ゲート絶縁膜及び前記薄膜トランジスタを覆い、前記ドレイン電極を露出させる第1接触ホールを含む保護膜を形成する段階;及び前記第1接触ホールを通じて前記ドレイン電極と接続される画素電極を形成する段階を含むことを特徴とする平板表示装置の製造方法。
- 前記第1の導電パターン群はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項31に記載の平板表示装置の製造方法。
- 前記二つ以上に分離されたゲートライン及び前記データライン間のショート可否と、前記二つ以上に分離されたソース電極部及び前記ゲート電極間のショート可否とを判定するためのショート検査を実施する段階を更に含むことを特徴とする請求項32に記載の平板表示装置の製造方法。
- 前記二つ以上に分離されたソース電極部のうち、前記ゲート電極とショートされたソース電極部にレーザーを照射し、前記ショートされたソース電極部を断線させる段階を更に含むことを特徴とする請求項33に記載の平板表示装置の製造方法。
- ゲートラインと前記ゲートラインに連結された薄膜トランジスタのゲート電極とを含んだ第1の導電パターン群を基板上に形成する段階;前記第1の導電パターン群を覆うようにゲート絶縁膜を形成する段階;前記薄膜トランジスタの半導体チャンネル部を形成し、前記ゲートラインと交差される一部分から少なくとも二つ以上に分離されたデータライン、前記データラインに連結される前記薄膜トランジスタのソース電極、及び前記薄膜トランジスタのドレイン電極を含む第2の導電パターン群を形成する段階;前記ゲート絶縁膜及び前記薄膜トランジスタを覆い、前記ドレイン電極を露出させる第1接触ホールを含む保護膜を形成する段階;及び前記第1接触ホールを通じて前記ドレイン電極と接続される画素電極を形成する段階を含むことを特徴とする平板表示装置の製造方法。
- 前記第1の導電パターン群はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項35に記載の平板表示装置の製造方法。
- 前記交差部から二つ以上に分離されたデータラインと前記ゲートライン間のショート可否を判定するためのショート検査を実施する段階を更に含むことを特徴とする請求項35に記載の平板表示装置の製造方法。
- 前記交差部から二つ以上に分離されたデータラインのうち、前記ゲートラインとショートされたラインにレーザーを照射し、前記ショートされたラインを断線させる段階を更に含むことを特徴とする請求項37に記載の平板表示装置の製造方法。
- ゲートラインと前記ゲートラインに連結された薄膜トランジスタのゲート電極とを含んだ第1の導電パターン群を基板上に形成する段階;前記第1の導電パターン群を覆うようにゲート絶縁膜を形成する段階;前記薄膜トランジスタの半導体チャンネル部を形成し、前記ゲートラインと交差されるデータライン、前記データラインに連結される前記薄膜トランジスタのソース電極、及び少なくとも二つ以上に分離された前記薄膜トランジスタのドレイン電極を含む第2の導電パターン群を形成する段階;前記ゲート絶縁膜及び前記薄膜トランジスタを覆い、前記ドレイン電極を露出させる第1接触ホールを含む保護膜を形成する段階;及び前記第1接触ホールを通じて前記ドレイン電極と接続される画素電極を形成する段階を含むことを特徴とする平板表示装置の製造方法。
- 前記第1の導電パターン群はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項39に記載の平板表示装置の製造方法。
- 前記二つ以上に分離されたドレイン電極と前記ゲート電極間のショート可否を判定するためのショート検査を実施する段階を更に含むことを特徴とする請求項39に記載の平板表示装置の製造方法。
- 前記二つ以上に分離されたドレイン電極のうち、前記ゲート電極とショートされたドレイン電極にレーザーを照射し、前記ショートされたドレイン電極を断線させる段階を更に含むことを特徴とする請求項41に記載の平板表示装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20050135046 | 2005-12-30 | ||
KR1020060028550A KR101252087B1 (ko) | 2005-12-30 | 2006-03-29 | 평판표시장치 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007183529A true JP2007183529A (ja) | 2007-07-19 |
Family
ID=38339677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006124982A Pending JP2007183529A (ja) | 2005-12-30 | 2006-04-28 | 平板表示装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007183529A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023013033A1 (ja) * | 2021-08-06 | 2023-02-09 | 堺ディスプレイプロダクト株式会社 | 表示パネルおよび表示装置の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03182723A (ja) * | 1989-12-13 | 1991-08-08 | Hitachi Ltd | 回路基板およびアクティブマトリックス基板 |
JPH06208130A (ja) * | 1993-01-11 | 1994-07-26 | Hitachi Ltd | 液晶表示装置 |
JPH08271930A (ja) * | 1996-04-26 | 1996-10-18 | Asahi Glass Co Ltd | 薄膜トランジスタの製造方法 |
JPH0990403A (ja) * | 1995-09-27 | 1997-04-04 | Advanced Display:Kk | 薄膜トランジスタアレイおよびその製法 |
JP2005175109A (ja) * | 2003-12-10 | 2005-06-30 | Fujitsu Display Technologies Corp | 薄膜トランジスタ及びそれを備えた表示装置用基板及びそれを用いた液晶表示装置並びに欠陥修正方法 |
-
2006
- 2006-04-28 JP JP2006124982A patent/JP2007183529A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03182723A (ja) * | 1989-12-13 | 1991-08-08 | Hitachi Ltd | 回路基板およびアクティブマトリックス基板 |
JPH06208130A (ja) * | 1993-01-11 | 1994-07-26 | Hitachi Ltd | 液晶表示装置 |
JPH0990403A (ja) * | 1995-09-27 | 1997-04-04 | Advanced Display:Kk | 薄膜トランジスタアレイおよびその製法 |
JPH08271930A (ja) * | 1996-04-26 | 1996-10-18 | Asahi Glass Co Ltd | 薄膜トランジスタの製造方法 |
JP2005175109A (ja) * | 2003-12-10 | 2005-06-30 | Fujitsu Display Technologies Corp | 薄膜トランジスタ及びそれを備えた表示装置用基板及びそれを用いた液晶表示装置並びに欠陥修正方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023013033A1 (ja) * | 2021-08-06 | 2023-02-09 | 堺ディスプレイプロダクト株式会社 | 表示パネルおよび表示装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101252087B1 (ko) | 평판표시장치 및 그 제조방법 | |
TWI388912B (zh) | 製造陣列基板之方法 | |
KR101248005B1 (ko) | 어레이 기판 및 그의 제조방법 | |
JP4565573B2 (ja) | 液晶表示パネルの製造方法 | |
US8013947B2 (en) | Display device and manufacturing method of the same | |
JP2007011328A (ja) | 液晶表示装置及びその製造方法 | |
US7253851B2 (en) | Pixel and method for pixel repair | |
CN109061914B (zh) | 显示基板的制造方法、显示基板、显示装置 | |
US20080174713A1 (en) | Liquid crystal display panel with line defect repairing mechanism and repairing method thereof | |
CN1854841A (zh) | 制造液晶显示装置的方法 | |
US7133113B2 (en) | Method of manufacturing a LCD using a photoresist with varying thickness | |
JP2005215455A (ja) | 液晶表示装置とその製造方法 | |
JP2007183529A (ja) | 平板表示装置及びその製造方法 | |
KR20070036915A (ko) | 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법 | |
JPH08271930A (ja) | 薄膜トランジスタの製造方法 | |
KR20110012370A (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
KR20080082145A (ko) | 액정표시장치 및 리페어 방법 | |
KR20160090971A (ko) | 표시장치용 표시패널 및 표시패널 검사 방법 | |
KR101187718B1 (ko) | 액정표시장치용 어레이 기판의 제조 방법 | |
JP6795657B2 (ja) | 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法 | |
KR20070072204A (ko) | 액정표시소자 및 제조방법 | |
JP2009251353A (ja) | アクティブマトリクス型表示装置 | |
KR20070061976A (ko) | 액정표시장치 및 그 제조방법 | |
KR20080036298A (ko) | 박막 트랜지스터 기판 및 이의 제조방법 | |
KR20070011661A (ko) | 박막트랜지스터 기판 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090901 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101126 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101203 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20101224 |