WO2023013033A1

WO2023013033A1 - 表示パネルおよび表示装置の製造方法

Info

Publication number: WO2023013033A1
Application number: PCT/JP2021/029309
Authority: WO
Inventors: 克彦岸本; 徹増野
Original assignee: 堺ディスプレイプロダクト株式会社
Priority date: 2021-08-06
Filing date: 2021-08-06
Publication date: 2023-02-09

Abstract

表示パネル（１００Ａ）は、基板（１０）と、基板に支持された複数の画素電極（３２）と、複数の画素電極のそれぞれに１つずつ接続された複数のスイッチング用ＴＦＴ（Ｔｓ）と、複数のスイッチング用ＴＦＴのそれぞれがいずれか１つに接続されている複数の走査線（２２）と、複数のスイッチング用ＴＦＴのそれぞれがいずれか１つに接続されている複数の信号線（２６）と、複数の画素毎に、走査線主線（２２Ｍ）と基板との間に形成された第１半導体島（２０Ａ１Ｌ）および第２半導体島（２０Ａ１Ｒ）および／または信号線主線（２６Ｍ）と基板との間に形成された第３半導体島（２０Ｂ１Ｕ）および第４半導体島（２０Ｂ１Ｄ）とを有し、第１、第２半導体島は、基板の法線方向からみたとき、走査線主線の幅方向にはみ出した部分を有し、第３、第４半導体島は、基板の法線方向からみたとき、信号線主線の幅方向にはみ出した部分を有する。

Description

表示パネルおよび表示装置の製造方法

　本発明は表示パネルおよび表示装置の製造方法に関し、特に、アクティブマトリクス型表示パネルにおける欠陥を効率的に修復することができる表示パネルおよびそのような表示パネルを用いた表示装置の製造方法に関する。

　現在、液晶表示パネルおよび有機ＥＬ表示パネルなどの、画素毎にＴＦＴ（スイッチング用ＴＦＴ）を有するアクティブマトリクス型表示パネル（以下、単に「表示パネル」という。）が広く用いられている。ＴＦＴの半導体層は、例えば、ポリシリコン、アモルファスシリコン、あるいは酸化物半導体から形成されている。表示パネルの小型高精細化が進むにつれて、配線のパターニング不良による歩留りの低下が問題になっている。特に、モバイル用途の有機ＥＬ表示パネルは、例えば、画素毎に、１つのスイッチング用ＴＦＴを含む合計６つ以上のＴＦＴを有している（例えば、特許文献１～３）。特許文献１～３の開示内容のすべてを参照により本明細書に援用する。

　そこで、表示パネルの製造歩留りを向上させるために、欠陥を修復する方法が種々検討されている。例えば、特許文献４には、輝点欠陥となった画素の有機層の所定の層にレーザビームを照射し、多光子吸収を生じさせて欠損部で構成された非発光部を形成する方法が開示されている。

特開２００７－２７９６５５号公報特開２０１０－０２６４８８号公報特開２０１９－７４７２９号公報特開２００８－２３５１７８号公報

　特許文献４に記載の方法によると、輝点欠陥を黒点欠陥にするので、点欠陥を視認しにくくできる。しかし、欠陥箇所を正常状態に回復させるわけではないので、輝点欠陥を修復した箇所数だけ黒点欠陥が増えてしまい、少なからず表示品位は低下した状態になる。

　また、ＴＦＴ配線のパターニング不良の結果として短絡が発生し、そのことにより輝点欠陥が生じている場合、理論的には、発生している短絡箇所そのものを切断することにより、輝点欠陥を正常化することができる。

　画素に電流または電圧を供給する経路を遮断する方法として、レーザビームを照射することによって配線を切断する方法が知られている。しかしながら、本発明者の検討によると、この方法は、アルミニウム配線およびアルミニウム合金配線に対しては有効であるが、高融点金属（例えば、融点が２０００℃を超えるＷ、Ｍｏ、Ｔａ等）を含む金属材料で形成された配線は、レーザビームの照射によって切断するのは容易ではない。また、有機ＥＬ表示パネルでは、信頼性を向上させるために、（個々の画素を構成する）有機ＥＬ素子を覆う封止構造が設けられることが多く、そのような場合には、レーザビームの一部が封止構造で吸収または反射されるために、比較的融点が低いアルミニウム配線およびアルミニウム合金配線であっても切断が困難となることがある。封止構造側からではなく、基板側からレーザビームを照射したとしても、基板による吸収または反射があるので、同様の問題がある。液晶表示パネルは液晶層を介して対向する一対の基板を有するので、基板による吸収等によって、配線の切断が困難になるという問題がある。

　さらに、そもそも配線のパターニング不良によって短絡が発生する箇所はまちまちであり、レーザビームが照射しにくい場所で短絡が生じる場合も多々存在し、その場合は短絡箇所自体を切断するのは困難である。

　そこで、本発明の１つの目的は、高融点金属を含む金属材料で形成された配線であっても、封止構造または基板を介してレーザビームを照射する場合であっても、あるいは、レーザビームが照射しにくい箇所で短絡が発生している場合であっても、レーザビーム照射によって所望の配線部分を容易に切断することができる表示パネルおよびそのような表示パネルを用いた表示装置の製造方法を提供することにある。本発明の他の目的は、輝点欠陥を黒点欠陥にするのではなく、短絡箇所を孤立させることにより、正常な画素に修復する工程を包含する、表示装置の製造方法を提供することにある。

　本発明の実施形態によると、以下の項目に記載の解決手段が提供される。

［項目１］
　基板と、前記基板に支持された複数の画素電極と、前記複数の画素電極のそれぞれに１つずつ接続された複数のスイッチング用ＴＦＴとを有し、複数の画素毎に、前記画素電極と前記スイッチング用ＴＦＴとを有する表示パネルであって、前記表示パネルはさらに、
　それぞれが走査線主線および走査線分岐線を有する複数の走査線であって、前記複数のスイッチング用ＴＦＴのそれぞれが、前記複数の走査線のいずれか１つに前記走査線分岐線を介して接続されている、複数の走査線と、
　それぞれが信号線主線および信号線分岐線を有する複数の信号線であって、前記複数のスイッチング用ＴＦＴのそれぞれが、前記複数の信号線のいずれか１つに前記信号線分岐線を介して接続されている、複数の信号線と、
　前記複数の走査線の一方の端部に接続された第１ゲート駆動回路および前記複数の走査線の他方の端部に接続された第２ゲート駆動回路と、
　前記複数の信号線の一方の端部に接続された第１ソース駆動回路および前記複数の信号線の他方の端部に接続された第２ソース駆動回路と、
　前記複数の画素毎に、
　　前記走査線分岐線の分岐部の前記第１ゲート駆動回路側の前記走査線主線と前記基板との間に形成された第１半導体島および前記走査線分岐線の分岐部の前記第２ゲート駆動回路側の前記走査線主線と前記基板との間に形成された第２半導体島、および／または、
　　前記信号線分岐線の分岐部の前記第１ソース駆動回路側の前記信号線主線と前記基板との間に形成された第３半導体島および前記信号線分岐線の分岐部の前記第２ソース駆動回路側の前記信号線主線と前記基板との間に形成された第４半導体島とを有し、
　前記第１半導体島および第２半導体島は、前記基板の法線方向からみたとき、前記走査線主線の幅方向にはみ出した部分を有し、前記第３半導体島および第４半導体島は、前記基板の法線方向からみたとき、前記信号線主線の幅方向にはみ出した部分を有する、表示パネル。

［項目２］
　基板と、前記基板に支持された複数の画素電極と、前記複数の画素電極のそれぞれに１つずつ接続された複数のスイッチング用ＴＦＴおよび複数の駆動用ＴＦＴとを有し、複数の画素毎に、前記画素電極と前記スイッチング用ＴＦＴおよび前記駆動用ＴＦＴとを有する自発光型の発光素子を備えた表示パネルであって、前記表示パネルはさらに、
　それぞれが走査線主線および走査線分岐線を有する複数の走査線であって、前記複数のスイッチング用ＴＦＴのそれぞれが、前記複数の走査線のいずれか１つに前記走査線分岐線を介して接続されている、複数の走査線と、
　それぞれが信号線主線および信号線分岐線を有する複数の信号線であって、前記複数の駆動用ＴＦＴのそれぞれが、前記複数の信号線のいずれか１つに前記信号線分岐線を介して接続されている、複数の信号線と、
　前記複数の走査線の一方の端部に接続された第１ゲート駆動回路および前記複数の走査線の他方の端部に接続された第２ゲート駆動回路と、
　前記複数の信号線の一方の端部に接続された第１ソース駆動回路および前記複数の信号線の他方の端部に接続された第２ソース駆動回路と、
　前記複数の画素毎に、
　　前記走査線分岐線の分岐部の前記第１ゲート駆動回路側の前記走査線主線と前記基板との間に形成された第１半導体島および前記走査線分岐線の分岐部の前記第２ゲート駆動回路側の前記走査線主線と前記基板との間に形成された第２半導体島、および／または、
　　前記信号線分岐線の分岐部の前記第１ソース駆動回路側の前記信号線主線と前記基板との間に形成された第３半導体島および前記信号線分岐線の分岐部の前記第２ソース駆動回路側の前記信号線主線と前記基板との間に形成された第４半導体島とを有し、
　前記第１半導体島および第２半導体島は、前記基板の法線方向からみたとき、前記走査線主線の幅方向にはみ出した部分を有し、前記第３半導体島および第４半導体島は、前記基板の法線方向からみたとき、前記信号線主線の幅方向にはみ出した部分を有する、表示パネル。

　例えば、前記複数の駆動用ＴＦＴのそれぞれは、項目１に記載のスイッチング用ＴＦＴを介して、前記信号線分岐線に接続されており、さらに、前記信号線分岐線を介して前記複数の信号線のいずれか１つに接続されている。

［項目３］
　前記複数の走査線および／または前記複数の信号線は高融点金属を含む金属材料で形成されている、項目１または２に記載の表示パネル。

［項目４］
　前記第１半導体島および前記第２半導体島の厚さ、および／または、前記第３半導体島および前記第４半導体島の厚さは、それぞれ独立に、１０ｎｍ以上５００ｎｍ以下である、項目１から３のいずれかに記載の表示パネル。

［項目５］
　前記第１半導体島および前記第２半導体島の厚さ、または、前記第３半導体島および前記第４半導体島の厚さをそれぞれ独立にＴｓｉとし、前記第１半導体島および前記第２半導体島上の前記走査線主線の厚さ、または前記第３半導体島および前記第４半導体島上の前記信号線主線の厚さをそれぞれ独立にＴｒｍとするとき、０．０５≦Ｔｓｉ／Ｔｒｍ≦１．０の関係を満足する、項目１から４のいずれかに記載の表示パネル。

［項目６］
　前記第１半導体島および前記第２半導体島、および／または、前記第３半導体島および前記第４半導体島は、ポリシリコンで形成されている、項目１から５のいずれかに記載の表示パネル。

［項目７］
　前記第１半導体島および前記第２半導体島、および／または、前記第３半導体島および前記第４半導体島は、アモルファスシリコンで形成されている、項目１から５のいずれかに記載の表示パネル。

［項目８］
　前記第１半導体島および前記第２半導体島、および／または、前記第３半導体島および前記第４半導体島は、酸化物半導体で形成されている、項目１から５のいずれかに記載の表示パネル。

［項目９］
　前記はみ出した部分は、鋭角を有している、項目１から８のいずれかに記載の表示パネル。

［項目１０］
　前記はみ出した部分の長さは、０．５μｍ以上１μｍ以下である、項目１から９のいずれかに記載の表示パネル。

［項目１１］
　前記第１半導体島および前記第２半導体島、および／または、前記第３半導体島および前記第４半導体島の前記幅方向に直交する長さは、１μｍ以上２μｍ以下である、項目１から１０のいずれかに記載の表示パネル。

［項目１２］
　基板と、前記基板に支持された複数の画素電極と、前記複数の画素電極のそれぞれに１つずつ接続された複数のスイッチング用ＴＦＴとを有し、複数の画素毎に、前記画素電極と前記スイッチング用ＴＦＴとを有する表示パネルであって、前記表示パネルはさらに、
　それぞれが走査線主線および走査線分岐線を有する複数の走査線であって、前記複数のスイッチング用ＴＦＴのそれぞれが、前記複数の走査線のいずれか１つに前記走査線分岐線を介して接続されている、複数の走査線と、
　それぞれが信号線主線および信号線分岐線を有する複数の信号線であって、前記複数のスイッチング用ＴＦＴのそれぞれが、前記複数の信号線のいずれか１つに前記信号線分岐線を介して接続されている、複数の信号線と、
　前記複数の走査線の一方の端部に接続された第１ゲート駆動回路および前記複数の走査線の他方の端部に接続された第２ゲート駆動回路と、
　前記複数の信号線の一方の端部に接続された第１ソース駆動回路および前記複数の信号線の他方の端部に接続された第２ソース駆動回路と、
を有する表示パネルを用意する工程Ａと、
　前記複数の走査線の前記走査線主線または前記複数の信号線の前記信号線主線において短絡が発生している箇所を特定する工程Ｂと、
　前記短絡が発生している箇所に最も近い２つの前記走査線分岐線の分岐部の前記走査線主線の、前記短絡が発生している箇所に近い側を切断する、または、前記短絡が発生している箇所に最も近い２つの前記信号線分岐線の分岐部の前記信号線主線の、前記短絡が発生している箇所に近い側を切断する、工程Ｃと
を包含する、表示装置の製造方法。

［項目１３］
　基板と、前記基板に支持された複数の画素電極と、前記複数の画素電極のそれぞれに１つずつ接続された複数のスイッチング用ＴＦＴおよび複数の駆動用ＴＦＴとを有し、複数の画素毎に、前記画素電極と前記スイッチング用ＴＦＴおよび前記駆動用ＴＦＴとを有する自発光型の発光素子を備えた表示パネルであって、前記表示パネルはさらに、
　それぞれが走査線主線および走査線分岐線を有する複数の走査線であって、前記複数のスイッチング用ＴＦＴのそれぞれが、前記複数の走査線のいずれか１つに前記走査線分岐線を介して接続されている、複数の走査線と、
　それぞれが信号線主線および信号線分岐線を有する複数の信号線であって、前記複数の駆動用ＴＦＴのそれぞれが、前記複数の信号線のいずれか１つに前記信号線分岐線を介して接続されている、複数の信号線と、
　前記複数の走査線の一方の端部に接続された第１ゲート駆動回路および前記複数の走査線の他方の端部に接続された第２ゲート駆動回路と、
　前記複数の信号線の一方の端部に接続された第１ソース駆動回路および前記複数の信号線の他方の端部に接続された第２ソース駆動回路と、
を有する表示パネルを用意する工程Ａと、
　前記複数の走査線の前記走査線主線または前記複数の信号線の前記信号線主線において短絡が発生している箇所を特定する工程Ｂと、
　前記短絡が発生している箇所に最も近い２つの前記走査線分岐線の分岐部の前記走査線主線の、前記短絡が発生している箇所に近い側を切断する、または、前記短絡が発生している箇所に最も近い２つの前記信号線分岐線の分岐部の前記信号線主線の、前記短絡が発生している箇所に近い側を切断する、工程Ｃと
を包含する、表示装置の製造方法。

［項目１４］
　前記表示パネルは、前記複数の画素毎に、
　前記走査線分岐線の分岐部の前記第１ゲート駆動回路側の前記走査線主線と前記基板との間に形成された第１半導体島および前記走査線分岐線の分岐部の前記第２ゲート駆動回路側の前記走査線主線と前記基板との間に形成された第２半導体島、および／または、
　前記信号線分岐線の分岐部の前記第１ソース駆動回路側の前記信号線主線と前記基板との間に形成された第３半導体島および前記信号線分岐線の分岐部の前記第２ソース駆動回路側の前記信号線主線と前記基板との間に形成された第４半導体島とを有し、
　前記第１半導体島および第２半導体島は、前記基板の法線方向からみたとき、前記走査線主線の幅方向にはみ出した部分を有し、前記第３半導体島および第４半導体島は、前記基板の法線方向からみたとき、前記信号線主線の幅方向にはみ出した部分を有し、
　前記工程Ｃは、前記短絡が発生している箇所に最も近い２つの前記走査線分岐線の分岐部の間にある前記第１半導体島および前記第２半導体島の少なくとも前記はみ出した部分にレーザビームを照射し、前記第１半導体島および前記第２半導体島を溶融させることによって前記走査線主線を切断する、または、前記短絡が発生している箇所に最も近い２つの前記信号線分岐線の分岐部の間にある前記第３半導体島および前記第４半導体島の少なくとも前記はみ出した部分にレーザビームを照射し、前記第３半導体島および前記第４半導体島を溶融させることによって前記信号線主線を切断する工程である、項目１２または１３に記載の表示装置の製造方法。

［項目１５］
　前記第１半導体島、前記第２半導体島、前記第３半導体島および前記第４半導体島の少なくとも１つがＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体で形成されており、前記レーザビームは、波長が３８０ｎｍ以下の紫外線である、項目１２から１４のいずれかに記載の表示装置の製造方法。

［項目１６］
　前記工程Ｂにおいて、同一の走査線主線または同一の信号線主線において、短絡が発生している箇所を２か所以上特定した場合、前記工程Ｃは、画素を黒点化する工程をさらに包含する、項目１２から１５のいずれかに記載の表示装置の製造方法。

［項目１７］
　　前記工程Ｂにおいて、同一の走査線主線または同一の信号線主線において、短絡が発生している箇所を２か所以上特定した場合、
　前記工程Ｃは、
　　１か所目の前記短絡が発生している箇所に最も近い２つの前記走査線分岐線の分岐部の間にある前記第１半導体島および前記第２半導体島の少なくとも前記はみ出した部分にレーザビームを照射し、前記第１半導体島および前記第２半導体島を溶融させることによって前記走査線主線を切断する、または、１か所目の前記短絡が発生している箇所に最も近い２つの前記信号線分岐線の分岐部の間にある前記第３半導体島および前記第４半導体島の少なくとも前記はみ出した部分にレーザビームを照射し、前記第３半導体島および前記第４半導体島を溶融させることによって前記信号線主線を切断する工程と、
　　２カ所目以降の短絡に相当する画素のそれぞれを黒点化する工程と
を包含する、項目１４から１６のいずれかに記載の表示装置の製造方法。

［項目１８］
　前記工程Ｃにおいて、前記レーザビームは前記基板を介して、前記第１半導体島および第２半導体島または前記第３半導体島および第４半導体島に照射される、項目１２から１７のいずれかに記載の表示装置の製造方法。

［項目１９］
　前記工程Ａは、前記表示パネルとして、トップエミッション型の有機ＥＬ表示パネルを用意する工程である、項目１２から１８のいずれかに記載の表示装置の製造方法。

［項目２０］
　前記工程Ａは、前記表示パネルとして、配列された無機のＬＥＤを有するマイクロＬＥＤ表示パネルを用意する工程である、項目１２から１８のいずれかに記載の表示装置の製造方法。

　本発明の実施形態によると、高融点金属を含む金属材料で形成された配線であっても、封止構造または基板を介してレーザビームを照射する場合であっても、あるいは、レーザビームが照射しにくい箇所で短絡が発生している場合であっても、レーザビーム照射によって容易に所望の配線部分を切断することができる表示パネルおよびそのような表示パネルを用いた表示装置の製造方法が提供される。本発明の実施形態による表示パネルは、もちろん、高融点金属以外の金属（例えば、アルミニウム、銅およびこれらの合金）で形成された配線であっても、容易に切断され得る。また、本発明の他の実施形態によると、輝点欠陥を黒点欠陥にするのではなく、短絡箇所を孤立させることにより、正常な画素に修復する工程を包含する、表示装置の製造方法が提供される。

本発明の実施形態によるＯＬＥＤ表示パネル１００Ａの１つの画素の模式的な平面図である。本発明の実施形態によるＯＬＥＤ表示パネル１００Ｂの１つの画素の模式的な平面図である。本発明の実施形態によるＯＬＥＤ表示パネルの模式的な部分断面図である。本発明の実施形態によるＯＬＥＤ表示パネル１００Ａの模式的な部分断面図である。本発明の実施形態によるＯＬＥＤ表示パネル１００Ｂの模式的な部分断面図である。半導体島の形状の例を示す図である。半導体島の形状の他の例を示す図である。半導体島の形状のさらに他の例を示す図である。半導体島の形状のさらに他の例を示す図である。特許文献２の図２に対応する図である。特許文献３の図５に対応する図である。

　以下、図面を参照して、本発明の実施形態による表示パネルおよびそのような表示パネルを用いた表示装置の製造方法を説明する。ここでは、有機ＥＬ表示パネル（以下で、ＯＬＥＤ（Organic Light Emitting Diode）表示パネルということがある。）を例に説明するが、本発明による実施形態は、ＯＬＥＤ表示パネルに限られず、液晶表示パネルや配列された無機のＬＥＤ（Light Emitting Diode）を有するマイクロＬＥＤ表示パネルなど、画素毎に薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）を有する表示パネルに広く適用でき、特にＯＬＥＤやマイクロＬＥＤのような画素毎に自発光型の発光素子を有する表示パネルに好適に適用できる。このような画素毎にＴＦＴを有する表示パネルは、アクティブマトリクス型表示パネルまたはＴＦＴ型表示パネルと呼ばれるが、ここでは、簡単のために単に表示パネルということがある。

　ＴＦＴ型表示パネルの量産では、いわゆる「多面取り」が採用されている。すなわち、マザー基板を用いて作製された複数の表示パネルを含む多面取り表示パネル（「マザー表示パネル」ということがある。）を分断することによって、個々の表示パネルが製造される。個々の表示パネルに、例えば、電源回路、制御回路などの外部回路を実装し、表示装置が製造される。配線の短絡箇所の切断などの欠陥修復は、マザー表示パネルの状態、または、個々の表示パネルに分断した後で行われる。本明細書では、分かりやすさのために、表示パネルの欠陥を修復する工程は、表示装置を製造するプロセスに含まれるとして説明するが、表示パネルの製造方法が欠陥を修復する工程を含んでもよい。

　図１は、本発明の実施形態によるＯＬＥＤ表示パネル１００Ａの４つの画素の模式的な平面図である。ＯＬＥＤ表示パネル１００Ａは、マトリクス状に配列された複数の画素を有している。画素は、本明細書において、以下のように定義する。

　ＯＬＥＤ表示パネルは、複数の画素を有し、複数の画素はそれぞれ画素電極とスイッチング用ＴＦＴおよび駆動用ＴＦＴとを有している。表示パネルがカラー表示を行えるカラー表示パネルのとき、複数の画素の内の３以上の画素が１つのカラー表示画素を構成する。カラー表示画素は、例えば、Ｒ、Ｇ、Ｂの３つの画素（ストライプ配列）、または、例えば、Ｒ、Ｇ、Ｇ、Ｂの４つの画素（ペンタイル配列、ダイヤモンドペンタイル配列）で構成される。本明細書における「画素」をサブ画素とし、「カラー表示画素」を画素とする定義も知られている。なお、自発光型の発光素子を有するマイクロＬＥＤ表示パネルも、複数の画素を有し、各画素はそれぞれスイッチング用ＴＦＴと駆動用ＴＦＴとを有する。マイクロＬＥＤは画素電極を備えている。

　ストライプ配列の場合、例えば１つのカラー表示画素を構成する３つの画素は共通の走査線に接続されたスイッチング用ＴＦＴによって選択され、互いに異なる信号線から表示信号（データ信号）が駆動用ＴＦＴのゲートに印加され、その信号に応じた大きさの電流が駆動用ＴＦＴを介して電源線から供給される。信号線は、典型的には色列に対応して設けられる。すなわち、ある信号線は例えばＲ画素だけが接続される。一方、ダイヤモンドペンタイル配列の場合、例えば１つのカラー表示画素を構成する４つの画素が有する４つのスイッチング用ＴＦＴは、２以上の走査線に接続される。また、１本の信号線に異なる色を表示する画素が接続される。このように、画素配列（カラー配列）によって、画素を選択するスイッチング用ＴＦＴと走査線および信号線との接続関係が異なり得る。

　また、液晶表示パネルは、典型的には信号線（データ線）と、走査線と、各画素に１つのスイッチング用ＴＦＴのみを有するのに対し、ＯＬＥＤ表示パネルは、最低でも、画素毎に１つのスイッチング用ＴＦＴに加えて１つの駆動用ＴＦＴが必要であり、通常は、画素毎に１つのスイッチング用ＴＦＴを含む合計６つ以上のＴＦＴを有している（特許文献１～３）。

　以下では、簡単のために、スイッチング用ＴＦＴと、駆動用ＴＦＴと、スイッチング用ＴＦＴに接続された走査線と、駆動用ＴＦＴに接続された信号線（信号線主線および信号線分岐線を含む）と電源線との関係だけを説明することにする。また、駆動用ＴＦＴ（ドレイン）に直接接続された電極を画素電極ということにする。ＯＬＥＤ表示パネルまたはマイクロＬＥＤ表示パネルにおいて、画素電極は、陰極または陽極であり得る。ＯＬＥＤ表示パネルにおいて、有機層（発光層を含む）を介して画素電極に対向する電極（陽極または陰極）および、液晶表示パネルにおいて、液晶層を介して画素電極に対向する電極（共通電極）、さらには画素毎に設けられた容量部分の説明は省略する。以下で説明する、画素毎に設けられた１つのスイッチング用ＴＦＴ、１つの駆動用ＴＦＴ、駆動用ＴＦＴに接続された信号線、電源線および画素電極以外の構造は、例示するＯＬＥＤ表示パネルに限定されず、マイクロＬＥＤ表示パネルやその他の公知の表示パネルの構造を広く適用することができる。

　図１に示す様に、ＯＬＥＤ表示パネル１００Ａの画素Ｐｘは、走査線（ＳＣ）２２と、信号線（ＤＡ）２６と、電源線（ＥＬＶＤＤ）２８と、１つのスイッチング用ＴＦＴ　Ｔｓと、１つの駆動用ＴＦＴ　Ｔｅとを有している。走査線２２は、行方向に延びる走査線主線２２Ｍと走査線主線２２Ｍから分岐した走査線分岐線２２Ｂとを有しており、信号線２６は、列方向に延びる信号線主線２６Ｍと信号線主線２６Ｍから分岐した信号線分岐線２６Ｂとを有している。走査線分岐線２２Ｂの延長部分が、ＴＦＴ　Ｔｓのゲート電極ＴｓＧを構成しており、信号線分岐線２６Ｂの延長部分がＴＦＴ　Ｔｓのソース電極ＴｓＳを構成しており、ドレイン電極ＴｓＤは、信号線２６と同じ導電層で形成されている。ＴＦＴ　Ｔｓのドレイン電極ＴｓＤは、ＴＦＴ　Ｔｅのゲート電極ＴｅＧと例えばコンタクトホールＣｈを介して接続するように形成されている。

　ＴＦＴ　Ｔｅのソース電極ＴｅＳは、電源線２８の一部で構成されており、ドレイン電極ＴｅＤは電源線２８と同じ導電層で形成されている。駆動用ＴＦＴ　Ｔｅのゲート電極ＴｅＧは、走査線２２と同じ導電層で形成されており、高融点金属を含む金属材料で形成されることがある。ＴＦＴ　Ｔｅのドレイン電極ＴｅＤは画素電極３２に接続されている（図３Ａ参照）。ＴＦＴ　Ｔｅが有する半導体層２０ａおよびＴＦＴ　Ｔｓが有する半導体層２０ｂは、同じ半導体層から形成されている。なお、本明細書において、ゲート電極、ソース電極およびドレイン電極は、それぞれを構成する導電層のうち、半導体層と重なる部分を指すことがある。

　ＯＬＥＤ表示パネルの高精細化が進むと、配線が有する抵抗等による走査信号および表示信号の遅延やひずみを抑制するために、走査線の両側にゲート駆動回路（以下、「ゲートドライバ」という。）を、信号線の両側にソース駆動回路（以下、「ソースドライバ」という。）を配置し、それぞれの信号を両側から供給する構成（以下、「両側入力構造」と呼ぶことがある。）が採用されることがある。ゲートドライバおよび／またはソースドライバは、それぞれ複数のドライバＩＣで構成されてもよいし、表示パネルの基板上に、モノリシックに形成されてもよい。

　本発明の実施形態による表示パネルは、図１に示すＯＬＥＤ表示パネル１００Ａのように、走査線２２の一方の端部（例えば左端）に接続された第１ゲートドライバＧＤ１Ｌおよび走査線２２の他方の端部（例えば右端）に接続された第２ゲートドライバＧＤ１Ｒを有し、信号線２６の一方の端部（上端）に接続された第１ソースドライバＳＤ１Ｕおよび信号線２６の他方の端部（例えば下端）に接続された第２ソースドライバＳＤ１Ｄを有している。ＯＬＥＤ表示パネル１００Ａでは、走査信号（スキャン信号）および表示信号（データ信号）がそれぞれ、両側に配置されたドライバからスイッチング用ＴＦＴ　Ｔｓと駆動用ＴＦＴ　Ｔｅとに供給される。

　駆動用ＴＦＴ　Ｔｅは、例えば、図６に示す特許文献２の図２におけるＴＦＴ　Ｔ３および図７に示す特許文献３の図５におけるＴＦＴ　Ｍ１に相当する。また、図１中のスイッチング用ＴＦＴ　Ｔｓは、図６に示す特許文献２の図２におけるＴＦＴ　Ｔ４および図７に示す特許文献３の図５におけるＴＦＴ　Ｍ３に相当する。

　まず、輝点欠陥の修復について説明する。短絡が発生している箇所の特定は、ＯＬＥＤ表示パネル１００ＡをＲ、Ｇ、およびＢを各単色点灯させたり、その他の中間色を点灯させたりすることで、輝点欠陥が発生している画素を特定すると共に、あらかじめ登録した正常なＴＦＴ配線パターンと、当該ＯＬＥＤ表示パネル１００ＡのＴＦＴ配線パターンとを比較するパターン認識により行うことができる。また、電気的特性を評価することにより短絡箇所を特定してもよく、これと前述のパターン認識と併用してもよい。

　図１に示したＯＬＥＤ表示パネル１００Ａは、両側入力構造を有している。ＯＬＥＤ表示パネル１００Ａにおいて、図１中に示した短絡箇所ＤＦ１において、画素Ｐｘ（ｍ、ｎ）内のＴＦＴ　Ｔｓのドレイン電極ＴｓＤと走査線２２とが短絡し、走査線２２に接続されている画素Ｐｘ（ｍ、ｎ）が輝点欠陥となっているとする。

　ＯＬＥＤ表示パネル１００Ａは、走査線分岐線２２Ｂの分岐部の第１ゲートドライバＧＤ１Ｌ側の走査線主線２２Ｍと基板との間に形成された第１半導体島２０Ａ１Ｌおよび走査線分岐線２２Ｂの分岐部の第２ゲートドライバＧＤ１Ｒ側の走査線主線２２Ｍと基板との間に形成された第２半導体島２０Ａ１Ｒを有している。

　ここで、画素Ｐｘが対応するデータ信号に応じて輝度を変化させず、黒を表示できない状態を輝点欠陥状態であるといい、そのような状態にある画素を輝点欠陥ということにする。本発明の実施形態では、短絡が発生している箇所そのものを切断するのではなく、短絡が発生している箇所に最も近い２つの走査線分岐線２２Ｂの分岐部の走査線主線２２Ｍの、短絡が発生している箇所に近い側を切断する。ここでは、短絡箇所ＤＦ１がある画素Ｐｘ（ｍ、ｎ）の第２半導体島２０Ａ１Ｒと、画素Ｐｘ（ｍ、ｎ）に隣接する画素Ｐｘ（ｍ、ｎ＋１）の第１半導体島２０Ａ１Ｌとを溶融することによって、短絡箇所ＤＦ１を含む走査線主線２２Ｍ部分の両端を切断し、正常な走査線主線２２Mから分離、孤立させる。このことにより、レーザビームを照射しにくい箇所で短絡が発生している場合も、所望の配線部分を容易に切断することができるようになる。なお、図１等において、黒く塗りつぶした半導体島は、溶融される半導体島を表している。

　このようにして短絡箇所の配線部分を孤立させると、画素Ｐｘ（ｍ、ｎ）のスイッチング用ＴＦＴ　Ｔｓのゲート電極ＴｓＧには、第１ゲートドライバＧＤ１Ｌから走査信号が供給され、画素Ｐｘ（ｍ、ｎ＋１）のスイッチング用ＴＦＴ　Ｔｓのゲート電極ＴｓＧには、第２ゲートドライバＧＤ１Ｒから走査信号が供給されるので、画素Ｐｘ（ｍ、ｎ）は正常に動作することができる。したがって、輝点欠陥を正常画素に修復することができる。なお、同一の走査線主線２２Ｍにおいて、短絡が発生している箇所が２か所以上存在する場合には、１か所目については、上記のように修復し、２か所目以降については、輝点欠陥となった画素を黒点化すればよい。もちろん、短絡発生個所が２か所以上であっても、それぞれが異なる走査線主線２２Ｍにおいて発生している場合は、それぞれについて上記のように修復すればよい。同一の走査線主線２２Ｍにおいて複数の短絡が発生している場合の2か所目以降の黒点化については、ＯＬＥＤ表示パネルに限られず、マイクロＬＥＤ表示パネルや液晶表示パネルであっても、例えば、輝点欠陥となっている画素と接続されている走査線分岐線の分岐部とスイッチング用ＴＦＴ　Ｔｓのゲート電極ＴｓＧとの間を切断することにより非発光化させてもよく、また、特にＯＬＥＤ表示パネルの場合は、画素電極３２上に形成された有機材料層に対してレーザ照射を行い、有機材料層を局所的に１００℃程度に加熱して非発光化させることによって行ってもよい。

　図２に、本発明の実施形態による他のＯＬＥＤ表示パネル１００Ｂの４つの画素の模式的な平面図を示す。ＯＬＥＤ表示パネル１００Ｂは、信号線分岐線２６Ｂの分岐部の第１ソースドライバＳＤ１Ｕ側の信号線主線２６Ｍと基板との間に形成された第３半導体島２０Ｂ１Ｕおよび信号線分岐線２６Ｂの分岐部の第２ソースドライバＳＤ１Ｄ側の信号線主線２６Ｍと基板との間に形成された第４半導体島２０Ｂ１Ｄを有している。

　ここでは、例えば、図２中に示した短絡箇所ＤＦ２で電源線２８（ｎ－１列）と信号線２６（ｎ列）とが短絡しているとする。この場合、ソースドライバＳＤ１から信号線２６を介して、各画素に対応して変化する表示信号（データ信号）が供給されても、電源線２８から、最高階調に対応する表示信号よりも高い電圧が供給されるので、短絡が発生した信号線２６（ｎ列）に接続されている一列の画素Ｐｘのすべてが、最高階調またはそれ以上の階調に対応する輝度となり、表示する画像に拘わらず輝線として認識されることになる。なお、輝線欠陥の原因となる短絡箇所の特定も、ＯＬＥＤ表示パネル１００ＡをＲ、Ｇ、およびＢを各単色点灯させたり、その他の中間色を点灯させたりすることで、輝線欠陥が発生している画素列を特定すると共に、あらかじめ登録した正常なＴＦＴ配線パターンと、当該ＯＬＥＤ表示パネル１００ＡのＴＦＴ配線パターンとを比較するパターン認識により行うことができる。また、電気的特性を評価することにより短絡箇所を特定してもよく、これとパターン認識と併用してもよい。

　このような輝線欠陥を生じているＯＬＥＤ表示パネル１００Ｂを正常化できる欠陥修復方法を説明する。ＯＬＥＤ表示パネル１００Ｂにおいて、信号線２６に接続されているｎ列の画素Ｐｘが輝線欠陥となっているとする。輝線欠陥を生じさせている原因（短絡箇所）は、画素Ｐｘ（ｍ、ｎ）内の信号線２６と隣接する画素Ｐｘ（ｍ、ｎ－１）の電源線２８である。

　ここで、短絡が発生している箇所に最も近い２つの信号線分岐線２６Ｂの分岐部の信号線主線２６Ｍの、短絡が発生している箇所に近い側を切断する。ここでは、短絡箇所ＤＦ２がある画素Ｐｘ（ｍ、ｎ）の第４半導体島２０Ｂ１Ｄと、画素Ｐｘ（ｍ、ｎ）に隣接する画素Ｐｘ（ｍ＋１、ｎ）の第３半導体島２０Ｂ１Ｕとを溶融することによって、短絡箇所ＤＦ２を含む信号線主線２６Ｍ部分の両端を切断し、正常な信号線主線２６Mから分離、孤立させる。このことにより、レーザビームを照射しにくい箇所で短絡が発生している場合も、所望の配線部分を容易に切断することができるようになる。

　そうすると、画素Ｐｘ（ｍ、ｎ）のスイッチング用ＴＦＴ　Ｔｓのソース電極ＴｓＳには、第１ソースドライバＳＤ１Ｕから表示信号が供給され、画素Ｐｘ（ｍ＋１、ｎ）のスイッチング用ＴＦＴ　Ｔｓのソース電極ＴｓＳには、第２ソースドライバＳＤ１Ｄから表示信号が供給されるので、画素Ｐｘ（ｍ、ｎ）は正常に動作することができる。このように信号線主線２６Ｍを適切な位置で切断・分離し、孤立化させることにより、ｎ列の画素Ｐｘの輝線欠陥がすべて正常画素に修復される。輝線欠陥の正常画素への修復は、特許文献４等に記載されている輝点欠陥を黒点化する方法では実現できない。

　なお、同一の信号線主線２６Ｍにおいて、短絡が発生している箇所が２か所以上存在する場合には、１か所目については、上記のように修復し、２か所目以降については、輝点欠陥となった画素を黒点化すればよい。もちろん、短絡発生個所が２か所以上であっても、それぞれが異なる信号線主線２６Ｍにおいて発生している場合は、それぞれについて上記のように修復すればよい。同一の信号線主線２６Ｍにおいて複数の短絡が発生している場合の2か所目以降の黒点化については、ＯＬＥＤ表示パネルに限られず、マイクロＬＥＤ表示パネルや液晶表示パネルであっても、例えば、輝点欠陥となっている画素と接続されている走査線分岐線の分岐部とスイッチング用ＴＦＴ　Ｔｓのソース電極ＴｓＳとの間を切断することにより非発光化させてもよく、また、特にＯＬＥＤ表示パネルの場合は、画素電極３２上に形成された有機材料層に対してレーザ照射を行い、有機材料層を局所的に１００℃程度に加熱して非発光化させることによって行ってもよい。

　上述した表示パネル１００Ａと表示パネル１００Ｂとを組み合わせ、走査線主線２２Ｍおよび信号線主線２６Ｍのいずれに短絡が発生した場合にも修復できるようにすることが好ましい。

　第１半導体島２０Ａ１Ｌ、第２半導体島２０Ａ１Ｒ、第３半導体島２０Ｂ１Ｕおよび第４半導体島２０Ｂ１Ｄは、ポリシリコン、アモルファスシリコン、または酸化物半導体（例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）系酸化物半導体）で形成される。ポリシリコン、アモルファスシリコン、または酸化物半導体は、金属よりも光を吸収し易く、光を吸収することによって発熱する。例えば、ポリシリコンまたはアモルファスシリコンは、波長９００ｎｍ以下の近赤外光、およびそれよりも波長が短い可視光、紫外線をよく吸収し、発熱する。また、ＩＧＺＯ系酸化物半導体は、バンドギャップエネルギーが、３．２ｅＶ程度であるため、波長３８０ｎｍ以下の紫外線をよく吸収し発熱する。その熱によって、ポリシリコン、アモルファスシリコン、または酸化物半導体が融解することによって、第１半導体島２０Ａ１Ｌおよび第２半導体島２０Ａ１Ｒに形成されている走査線主線２２Ｍおよび／または第３半導体島２０Ｂ１Ｕおよび第４半導体島２０Ｂ１Ｄ上に形成されている信号線主線２６Ｍが切断される。走査線２２および／または信号線２６が高融点金属を含む金属材料で形成されている場合、これらの配線に直接レーザビームを照射することによって切断することは困難であるが、第１半導体島２０Ａ１Ｌ、第２半導体島２０Ａ１Ｒ、第３半導体島２０Ｂ１Ｕおよび第４半導体島２０Ｂ１Ｄを利用することによって、効率的かつ確実にこれらの配線を切断することが可能になる。

　第１半導体島２０Ａ１Ｌ、第２半導体島２０Ａ１Ｒ、第３半導体島２０Ｂ１Ｕおよび第４半導体島２０Ｂ１Ｄは、例えば、駆動用ＴＦＴ　Ｔｅの半導体層２０ａおよび／またはスイッチング用ＴＦＴ　Ｔｓの半導体層２０ｂを形成する際に、同じ半導体膜から同時に形成され得る。例えば、駆動用ＴＦＴ　Ｔｅおよび／またはスイッチング用ＴＦＴ　Ｔｓの半導体層をポリシリコンで形成する場合、第１半導体島２０Ａ１Ｌ、第２半導体島２０Ａ１Ｒ、第３半導体島２０Ｂ１Ｕ、および第４半導体島２０Ｂ１Ｄもポリシリコンで形成してもよいし、結晶化せず、アモルファスシリコンで形成してもよい。また、駆動用ＴＦＴ　Ｔｅおよび／またはスイッチング用ＴＦＴ　Ｔｓの半導体層をＩＧＺＯ系酸化物半導体などの酸化物半導体で形成する場合は、第１半導体島２０Ａ１Ｌ、第２半導体島２０Ａ１Ｒ、第３半導体島２０Ｂ１Ｕ、および第４半導体島２０Ｂ１Ｄも酸化物半導体で形成してもよい。照射するレーザビームの波長は、半導体島を形成する材料に応じて適宜選択すればよいが、上述したように、半導体島としてＩＧＺＯ系酸化物半導体を用いる場合は、紫外域のレーザビームを用いることが好ましい。このとき、レーザビーム光源としては、エキシマ等の気体レーザ光源の他、ＹＡＧやＹＶＯ₄を用いた固体レーザ光源の第３高調波や紫外半導体レーザ光源を用いることができる。

　第１半導体島２０Ａ１Ｌおよび第２半導体島２０Ａ１Ｒは、基板の法線方向からみたとき、走査線主線２２Ｍの幅方向にはみ出した部分を有し、第３半導体島２０Ｂ１Ｕおよび第４半導体島２０Ｂ１Ｄは、基板の法線方向からみたとき、信号線主線２６Ｍの幅方向にはみ出した部分を有する。第１半導体島２０Ａ１Ｌ、第２半導体島２０Ａ１Ｒ、第３半導体島２０Ｂ１Ｕおよび第４半導体島２０Ｂ１Ｄがそれぞれ関連付けられている配線からはみ出した部分を有すると、基板の上方からレーザビームを照射しても、はみ出した部分がレーザビームを吸収するので、これらの配線を切断することができる。

　また、はみ出した部分が、鋭角を有していると、レーザビームを照射する際のアライメントが容易になるという利点が得られる。はみ出した部分の長さは、例えば、０．５μｍ以上１μｍ以下である。０．５μｍ未満だと、レーザビームを照射する装置に併設された可視光を用いた光学カメラにおいて半導体島の識別が困難になる場合がある。また、第１半導体島２０Ａ１Ｌ、第２半導体島２０Ａ１Ｒ、第３半導体島２０Ｂ１Ｕおよび／または第４半導体島２０Ｂ１Ｄの幅方向に直交する長さは、例えば、１μｍ以上２μｍ以下である。第１半導体島２０Ａ１Ｌ、第２半導体島２０Ａ１Ｒ、第３半導体島２０Ｂ１Ｕおよび第４半導体島２０Ｂ１Ｄの大きさや形状については、図４Ａ、図４Ｂ、図５Ａ、図５Ｂを参照して後述する。

　第１半導体島２０Ａ１Ｌおよび第２半導体島２０Ａ１Ｒの厚さ、および／または、第３半導体島２０Ｂ１Ｕおよび第４半導体島２０Ｂ１Ｄの厚さは、それぞれ独立に、例えば１０ｎｍ以上５００ｎｍ以下である。また、駆動用ＴＦＴ　Ｔｅの半導体層２０ａと同時に形成する場合には、第１半導体島２０Ａ１Ｌおよび第２半導体島２０Ａ１Ｒの厚さ、および／または、第３半導体島２０Ｂ１Ｕおよび第４半導体島２０Ｂ１Ｄの厚さは、それぞれ独立に、例えば１０ｎｍ以上５０ｎｍ以下である。第１半導体島２０Ａ１Ｌおよび第２半導体島２０Ａ１Ｒの厚さ、または、第３半導体島２０Ｂ１Ｕおよび第４半導体島２０Ｂ１Ｄの厚さをそれぞれ独立にＴｓｉとし、第１半導体島２０Ａ１Ｌおよび第２半導体島２０Ａ１Ｒ上の走査線主線２２Ｍの厚さ、または第３半導体島２０Ｂ１Ｕおよび第４半導体島２０Ｂ１Ｄ上の信号線主線２６Ｍの厚さをそれぞれ独立にＴｒｍとするとき、０．０５≦Ｔｓｉ／Ｔｒｍ≦１．０の関係を満足することが好ましい。この関係を満足すると、効率的にこれらの配線を切断することができる。

　図１または図２に例示したＯＬＥＤ表示パネル１００Ａ、１００Ｂは、例えば、図３Ａ、図３Ｂおよび図３Ｃに示すような断面構造を有している。図３Ａは駆動用ＴＦＴ　Ｔｅを含む部分の模式的な断面図であり、図３Ｂは走査線２２の下に設けられた半導体島２０Ａ（第１半導体島２０Ａ１Ｌおよび第２半導体島２０Ａ１Ｒ）を含む部分の模式的な断面図であり、図３Ｃは信号線２６の下に設けられた半導体島２０Ｂ（第３半導体島２０Ｂ１Ｕおよび第４半導体島２０Ｂ１Ｄ）を含む部分の模式的な断面図である。なお、スイッチング用ＴＦＴ　Ｔｓは、図３Ａに示した駆動用ＴＦＴ　Ｔｅの断面構造におけるソース電極ＴｅＳおよびドレイン電極ＴｅＤ（電源線２８と同じ導電層で形成されている）の代わりに、信号線２６と同じ導電層を用いて、ソース電極ＴｓＳおよびドレイン電極ＴｓＤを形成すればよい。

　ここでは、走査線２２が信号線２６よりも先（基板１０に近い側）に形成されているので、走査線２２だけが高融点金属を含む金属材料で形成されてもよい。また、この例とは逆に、信号線２６が走査線２２よりも先（基板１０に近い側）に形成される場合には、信号線２６だけが高融点金属を含む金属材料で形成されてもよい。このような場合には、先（基板１０に近い側）に形成される配線の下にだけ半導体島を設けてもよい。先に形成される配線は、後続する工程で熱履歴を受けるので、耐熱性の高い高融点金属を含む金属材料で形成されることが多い。もちろん、これに限られず、走査線２２および信号線２６の両方を、高融点金属を含む金属材料で形成してもよい。

　基板１０は、例えば、無機絶縁層１５／ポリイミド膜１４／無機絶縁層１３／ポリイミド膜１２の積層構造を有している。ポリイミド膜１２、１４の厚さは、例えば約６μｍ、無機絶縁層１３、１５の厚さはそれぞれ例えば、０．５μｍおよび２μｍである。

　図３Ａに示す様に、ＯＬＥＤ表示パネルは、下部電極（画素電極）３２と、下部電極３２上に形成された有機層３４と、有機層３４上に形成された上部電極３６とを含む。ここでは、下部電極３２および上部電極３６は、例えば、それぞれ陽極および陰極を構成する。上部電極３６は、表示領域の複数の画素全体にわたって形成されている共通の電極である。一方、下部電極（画素電極）３２は画素ごとに形成されている。ＯＬＥＤ表示パネルの各画素は、ＯＬＥＤ素子を有している。

　ＯＬＥＤ素子の下部電極３２は、平坦化層２７上に形成されており、平坦化層２７に形成されたスルーホール内で、ドレイン電極ＴｅＤに接続されている。

　バンク層３３は、下部電極３２と有機層３４との間に、下部電極３２の周辺部分を覆う様に形成されている。下部電極３２と有機層３４との間にバンク層３３が存在すると、下部電極３２から有機層３４に正孔が注入されない。従って、バンク層３３が存在する領域は画素として機能しないので、バンク層３３が画素の外縁を規定する。

　駆動用ＴＦＴ　Ｔｅは、基板１０上に形成された半導体層２０ａと、半導体層２０ａ上に形成されたゲート絶縁層２１と、ゲート絶縁層２１上に形成されたゲート電極ＴｅＧと、ゲート電極ＴｅＧ上に形成された層間絶縁層２３、２５と、層間絶縁層２５上に形成されたソース電極ＴｅＳおよびドレイン電極ＴｅＤとを有している。ソース電極ＴｅＳおよびドレイン電極ＴｅＤは、層間絶縁層２５、２３およびゲート絶縁層２１に形成されたコンタクトホール内で、半導体層２０ａのソース領域およびドレイン領域にそれぞれ接続されている。

　ゲート電極ＴｅＧは走査線２２等と同じメタル層に含まれ、ソース電極ＴｅＳおよびドレイン電極ＴｅＤは信号線２６と同じメタル層に含まれる。走査線２２（スイッチング用ＴＦＴ　Ｔｓのゲート電極ＴｓＧ）を含むメタル層を第１メタル層とし、信号線２６を含むメタル層を第２メタル層、電源線２８を含むメタル層を第３メタル層とすると、ＯＬＥＤ表示パネルは、これらのメタル層に加えて、第４メタル層を有し得る。第４メタル層は、例えば、層間絶縁層２３と層間絶縁層２５との間に形成され得る。例えば、図３Ｃにおいて、信号線２６に代えて、第４メタル層を用いて形成された配線（信号線２６に電気的に接続されている）を少なくとも部分的に用いてもよい。すなわち、半導体島２０Ｂと重なるように配置される信号線２６の部分を第４メタル層で形成すると、第４メタル層の方が第２メタル層よりも半導体島２０Ｂに近いので、半導体島２０Ｂを溶融することによって、より確実に切断することが可能になる。

　レーザビームは基板を介して、第１半導体島２０Ａ１Ｌ、第２半導体島２０Ａ１Ｒ、第３半導体島２０Ｂ１Ｕおよび第４半導体島２０Ｂ１Ｄに照射されてもよい。例えば、基板がガラスであり、かつ、半導体島がポリシリコンまたはアモルファスシリコンで形成されている場合、レーザビームは近赤外光（例えば、９００ｎｍ）以下の波長を有することが好ましく、半導体島がＩＧＺＯ系酸化物半導体から形成されている場合は紫外線の波長を有することが好ましい。ただし、基板が着色したポリイミドフィルムを含むときは、基板での吸収を勘案すると、レーザビームは５００ｎｍ以上の波長を有することが好ましい。例えば、ＹＡＧを用いた固体レーザ光源の第２高調波である５３２ｎｍを用いることができる。

　また、基板が透明なポリイミドフィルム（ＰＩ）を含むとき、基板を介してレーザビームを照射する際の波長は、３００ｎｍ以上５００ｎｍ未満、さらに好ましくは４００ｎｍ以上、５００ｎｍ未満であることが好ましい。

　ＹＡＧレーザの基本波（１０６４ｎｍ）でも、ポリシリコンやアモルファスシリコンを破壊することができるが、レーザビームの吸収・発熱による溶融ではなくレーザビーム照射による物理的破壊現象が主となる。また、可視光域のレーザビームの場合、出力を弱めたレーザ光を照射した位置合わせができる（照射されている箇所を視認できる）のに対し、赤外線の場合は、同様のことを行うためには赤外線センサを使用しなければならない。この場合、例えば、可視光域だけでなく近赤外にも感度がある、ＣＣＤセンサまたはＣＭＯＳセンサを好適に用いることができる（ただし、確認画面は白黒画像となる）。

　半導体島がポリシリコンまたはアモルファスシリコンから形成されており、かつ、着色しているポリイミド（すなわち、透明でないポリイミド、典型的には茶色を呈する。）を介してレーザ光を照射する場合は、波長は５００ｎｍ以上で、上限はＹＡＧレーザの発振波長程度まで使用できる。透明ＰＩであれば、波長４００ｎｍ程度の青紫色レーザや４５０ｎｍ程度の青色レーザも使用できる。しかし、ＰＩなどの樹脂で形成された基板（樹脂基板）の紫外線の透過率は低いので、基板を介してのレーザ照射には、紫外線レーザは適さない。ただし、基板を介さないレーザ照射には、紫外線レーザの方がエネルギーが高いので好ましい。また、半導体島をＩＧＺＯ系酸化物半導体で形成する場合も、波長が３８０ｎｍ以下の紫外線レーザの方が吸収率が高いので好ましい。さらに、波長が短いほど、高精細な加工に好適である。

　図４Ａ、図４Ｂ、図５Ａ、図５Ｂを参照して、第１半導体島２０Ａ１Ｌ、第２半導体島２０Ａ１Ｒ、第３半導体島２０Ｂ１Ｕおよび第４半導体島２０Ｂ１Ｄなどとして用いられる半導体島の大きさや形状について説明する。図４Ａ、図４Ｂ、図５Ａ、図５Ｂは、半導体島と、半導体島上に形成された配線２２、２６とを示す平面図であり、半導体島の外形が分かりやすいように、半導体島側（基板側）から見た図を示す。

　図４Ａに示す半導体島２０Ｅおよび図４Ｂに示す半導体島２０Ｆは、基板の法線方向からみたとき、配線２２、２６の幅方向にはみ出した部分Ｓｃ、Ｓｄを有する。はみ出した部分を有すると、基板の上方からレーザビームを照射しても、はみ出した部分がレーザビームを吸収するので、配線を切断することができる。また、はみ出した部分が、鋭角を有していると、レーザビームを照射する際のアライメントが容易になるという利点が得られる。はみ出した部分の長さＬｘ、Ｌｙは、例えば、０．５μｍ以上１μｍ以下である。０．５μｍ未満だと、レーザビームを照射する装置に併設された可視光を用いた光学カメラにおいて半導体島の識別が困難になる場合がある。また、半導体島２０Ｅの幅方向に直交する長さは、１μｍ以上２μｍ以下である。

　画素を黒点化する場合、図５Ａおよび図５Ｂに示す様に、例えば、走査線主線２２Ｍからゲート電極ＴｓＧに向かって分岐している分岐線２２Ｂ（図１参照）を半導体島２０Ｇまたは２０Ｈで切断するようにしてもよい。分岐構造に対応して、半導体島２０Ｇまたは２０Ｈを配置すれば、信号の入力方向に拘わらず、１か所（分岐構造）を切断するだけで、ゲート電極ＴｓＧへ走査信号が供給されないように出来る。配線からはみ出している部分（３ケ所）は、鋭角を有していることが好ましく、はみ出した部分の長さＬｘ、Ｌｙは、例えば、０．５μｍ以上１μｍ以下である。同様に、信号線主線２６Ｍからソース電極ＴｓＳに向かって分岐している信号線分岐線２６Ｂを半導体島２０Ｇまたは２０Ｈで切断するようにしてもよい。ただし、この方法を用いて同一の走査線または同一の信号線で2か所以上の半導体島２０Ｇまたは２０Ｈを切断すると、切断した2か所の間の走査線または信号線に接続された画素には走査線または信号線のデータが供給されなくなるため、非点灯となってしまうことに留意が必要である。

　ここでは、ＯＬＥＤ表示パネルを例に本発明による実施形態を説明したが、本発明はこれに限らず、例えば、無機ＬＥＤ表示パネル、多数の無機ＬＥＤ装置を配列したマイクロＬＥＤ表示パネルにも適用できる。これらの表示パネルは、ＯＬＥＤ表示パネルと同様に自発光型の発光素子を有するために、走査線、信号線に加えて電源線を有するので、ＯＬＥＤ表示パネルと同様に輝線欠陥を生じ得るが、本発明による実施形態を適用することによって、輝線欠陥を修復することができる。

　なお、液晶表示パネルは、ＯＬＥＤ表示パネルやマイクロＬＥＤ表示パネルのように電源線および駆動用ＴＦＴを有さず、スイッチング用ＴＦＴのドレイン電極が直接、画素電極に接続されている。液晶表示パネルにおいても、信号線に短絡不良（例えば共通電極との間）が発生した場合、輝点欠陥および／または輝線欠陥を生じ得る。このような場合でも、本発明を適用することによって、輝点欠陥および／または輝線欠陥を修復することができる。

　本発明は、アクティブマトリクス型表示パネルおよびそのような表示パネルを用いた表示装置の製造方法に用いることができる。

　　１０　　　：基板
　　１２　　　：ポリイミド膜
　　１３　　　：無機絶縁層
　　１４　　　：ポリイミド膜
　　１５　　　：無機絶縁層
　　２０Ａ１Ｌ　：第１半導体島
　　２０Ａ１Ｒ　：第２半導体島
　　２０Ｂ１Ｕ　：第３半導体島
　　２０Ｂ１Ｄ　：第４半導体島
　　２０ａ、２０ｂ　　：半導体層
　　２１　　　：ゲート絶縁層
　　２２　　　：走査線
　　２３、２５　　　：層間絶縁層
　　２６　　　：信号線
　　２８　　　：電源線
　　３２　　　：画素電極（下部電極）
　　３３　　　：バンク層
　　３４　　　：有機層
　　３６　　　：上部電極
　　１００Ａ、１００Ｂ　：ＯＬＥＤ表示パネル
　　ＤＦ１　　：短絡箇所
　　ＤＦ２　　：短絡箇所
　　ＧＤ１Ｕ、ＧＤ１Ｄ　　：ゲートドライバ
　　ＳＤ１Ｕ、ＳＤ１Ｄ　　：ソースドライバ
　　Ｔｓ　　：スイッチング用ＴＦＴ
　　Ｔｅ　　：駆動用ＴＦＴ

Claims

　基板と、前記基板に支持された複数の画素電極と、前記複数の画素電極のそれぞれに１つずつ接続された複数のスイッチング用ＴＦＴとを有し、複数の画素毎に、前記画素電極と前記スイッチング用ＴＦＴとを有する表示パネルであって、前記表示パネルはさらに、
　それぞれが走査線主線および走査線分岐線を有する複数の走査線であって、前記複数のスイッチング用ＴＦＴのそれぞれが、前記複数の走査線のいずれか１つに前記走査線分岐線を介して接続されている、複数の走査線と、
　それぞれが信号線主線および信号線分岐線を有する複数の信号線であって、前記複数のスイッチング用ＴＦＴのそれぞれが、前記複数の信号線のいずれか１つに前記信号線分岐線を介して接続されている、複数の信号線と、
　前記複数の走査線の一方の端部に接続された第１ゲート駆動回路および前記複数の走査線の他方の端部に接続された第２ゲート駆動回路と、
　前記複数の信号線の一方の端部に接続された第１ソース駆動回路および前記複数の信号線の他方の端部に接続された第２ソース駆動回路と、
　前記複数の画素毎に、
　　前記走査線分岐線の分岐部の前記第１ゲート駆動回路側の前記走査線主線と前記基板との間に形成された第１半導体島および前記走査線分岐線の分岐部の前記第２ゲート駆動回路側の前記走査線主線と前記基板との間に形成された第２半導体島、および／または、
　　前記信号線分岐線の分岐部の前記第１ソース駆動回路側の前記信号線主線と前記基板との間に形成された第３半導体島および前記信号線分岐線の分岐部の前記第２ソース駆動回路側の前記信号線主線と前記基板との間に形成された第４半導体島とを有し、
　前記第１半導体島および第２半導体島は、前記基板の法線方向からみたとき、前記走査線主線の幅方向にはみ出した部分を有し、前記第３半導体島および第４半導体島は、前記基板の法線方向からみたとき、前記信号線主線の幅方向にはみ出した部分を有する、表示パネル。
　基板と、前記基板に支持された複数の画素電極と、前記複数の画素電極のそれぞれに１つずつ接続された複数のスイッチング用ＴＦＴおよび複数の駆動用ＴＦＴとを有し、複数の画素毎に、前記画素電極と前記スイッチング用ＴＦＴおよび前記駆動用ＴＦＴとを有する自発光型の発光素子を備えた表示パネルであって、前記表示パネルはさらに、
　それぞれが走査線主線および走査線分岐線を有する複数の走査線であって、前記複数のスイッチング用ＴＦＴのそれぞれが、前記複数の走査線のいずれか１つに前記走査線分岐線を介して接続されている、複数の走査線と、
　それぞれが信号線主線および信号線分岐線を有する複数の信号線であって、前記複数の駆動用ＴＦＴのそれぞれが、前記複数の信号線のいずれか１つに前記信号線分岐線を介して接続されている、複数の信号線と、
　前記複数の走査線の一方の端部に接続された第１ゲート駆動回路および前記複数の走査線の他方の端部に接続された第２ゲート駆動回路と、
　前記複数の信号線の一方の端部に接続された第１ソース駆動回路および前記複数の信号線の他方の端部に接続された第２ソース駆動回路と、
　前記複数の画素毎に、
　　前記走査線分岐線の分岐部の前記第１ゲート駆動回路側の前記走査線主線と前記基板との間に形成された第１半導体島および前記走査線分岐線の分岐部の前記第２ゲート駆動回路側の前記走査線主線と前記基板との間に形成された第２半導体島、および／または、
　　前記信号線分岐線の分岐部の前記第１ソース駆動回路側の前記信号線主線と前記基板との間に形成された第３半導体島および前記信号線分岐線の分岐部の前記第２ソース駆動回路側の前記信号線主線と前記基板との間に形成された第４半導体島とを有し、
　前記第１半導体島および第２半導体島は、前記基板の法線方向からみたとき、前記走査線主線の幅方向にはみ出した部分を有し、前記第３半導体島および第４半導体島は、前記基板の法線方向からみたとき、前記信号線主線の幅方向にはみ出した部分を有する、表示パネル。
　前記複数の走査線および／または前記複数の信号線は高融点金属を含む金属材料で形成されている、請求項１または２に記載の表示パネル。
　前記第１半導体島および前記第２半導体島の厚さ、および／または、前記第３半導体島および前記第４半導体島の厚さは、それぞれ独立に、１０ｎｍ以上５００ｎｍ以下である、請求項１から３のいずれか１項に記載の表示パネル。
　前記第１半導体島および前記第２半導体島の厚さ、または、前記第３半導体島および前記第４半導体島の厚さをそれぞれ独立にＴｓｉとし、前記第１半導体島および前記第２半導体島上の前記走査線主線の厚さ、または前記第３半導体島および前記第４半導体島上の前記信号線主線の厚さをそれぞれ独立にＴｒｍとするとき、０．０５≦Ｔｓｉ／Ｔｒｍ≦１．０の関係を満足する、請求項１から４のいずれか１項に記載の表示パネル。
　前記第１半導体島および前記第２半導体島、および／または、前記第３半導体島および前記第４半導体島は、ポリシリコンで形成されている、請求項１から５のいずれか１項に記載の表示パネル。
　前記第１半導体島および前記第２半導体島、および／または、前記第３半導体島および前記第４半導体島は、アモルファスシリコンで形成されている、請求項１から５のいずれか１項に記載の表示パネル。
　前記第１半導体島および前記第２半導体島、および／または、前記第３半導体島および前記第４半導体島は、酸化物半導体で形成されている、請求項１から５のいずれか１項に記載の表示パネル。
　前記はみ出した部分は、鋭角を有している、請求項１から８のいずれか１項に記載の表示パネル。
　前記はみ出した部分の長さは、０．５μｍ以上１μｍ以下である、請求項１から９のいずれか１項に記載の表示パネル。
　前記第１半導体島および前記第２半導体島、および／または、前記第３半導体島および前記第４半導体島の前記幅方向に直交する長さは、１μｍ以上２μｍ以下である、請求項１から１０のいずれか１項に記載の表示パネル。
　基板と、前記基板に支持された複数の画素電極と、前記複数の画素電極のそれぞれに１つずつ接続された複数のスイッチング用ＴＦＴとを有し、複数の画素毎に、前記画素電極と前記スイッチング用ＴＦＴとを有する表示パネルであって、前記表示パネルはさらに、
　それぞれが走査線主線および走査線分岐線を有する複数の走査線であって、前記複数のスイッチング用ＴＦＴのそれぞれが、前記複数の走査線のいずれか１つに前記走査線分岐線を介して接続されている、複数の走査線と、
　それぞれが信号線主線および信号線分岐線を有する複数の信号線であって、前記複数のスイッチング用ＴＦＴのそれぞれが、前記複数の信号線のいずれか１つに前記信号線分岐線を介して接続されている、複数の信号線と、
　前記複数の走査線の一方の端部に接続された第１ゲート駆動回路および前記複数の走査線の他方の端部に接続された第２ゲート駆動回路と、
　前記複数の信号線の一方の端部に接続された第１ソース駆動回路および前記複数の信号線の他方の端部に接続された第２ソース駆動回路と、
を有する表示パネルを用意する工程Ａと、
　前記複数の走査線の前記走査線主線または前記複数の信号線の前記信号線主線において短絡が発生している箇所を特定する工程Ｂと、
　前記短絡が発生している箇所に最も近い２つの前記走査線分岐線の分岐部の前記走査線主線の、前記短絡が発生している箇所に近い側を切断する、または、前記短絡が発生している箇所に最も近い２つの前記信号線分岐線の分岐部の前記信号線主線の、前記短絡が発生している箇所に近い側を切断する、工程Ｃと
を包含する、表示装置の製造方法。
　基板と、前記基板に支持された複数の画素電極と、前記複数の画素電極のそれぞれに１つずつ接続された複数のスイッチング用ＴＦＴおよび複数の駆動用ＴＦＴとを有し、複数の画素毎に、前記画素電極と前記スイッチング用ＴＦＴおよび前記駆動用ＴＦＴとを有する自発光型の発光素子を備えた表示パネルであって、前記表示パネルはさらに、
　それぞれが走査線主線および走査線分岐線を有する複数の走査線であって、前記複数のスイッチング用ＴＦＴのそれぞれが、前記複数の走査線のいずれか１つに前記走査線分岐線を介して接続されている、複数の走査線と、
　それぞれが信号線主線および信号線分岐線を有する複数の信号線であって、前記複数の駆動用ＴＦＴのそれぞれが、前記複数の信号線のいずれか１つに前記信号線分岐線を介して接続されている、複数の信号線と、
　前記複数の走査線の一方の端部に接続された第１ゲート駆動回路および前記複数の走査線の他方の端部に接続された第２ゲート駆動回路と、
　前記複数の信号線の一方の端部に接続された第１ソース駆動回路および前記複数の信号線の他方の端部に接続された第２ソース駆動回路と、
を有する表示パネルを用意する工程Ａと、
　前記複数の走査線の前記走査線主線または前記複数の信号線の前記信号線主線において短絡が発生している箇所を特定する工程Ｂと、
　前記短絡が発生している箇所に最も近い２つの前記走査線分岐線の分岐部の前記走査線主線の、前記短絡が発生している箇所に近い側を切断する、または、前記短絡が発生している箇所に最も近い２つの前記信号線分岐線の分岐部の前記信号線主線の、前記短絡が発生している箇所に近い側を切断する、工程Ｃと
を包含する、表示装置の製造方法。
　前記表示パネルは、前記複数の画素毎に、
　前記走査線分岐線の分岐部の前記第１ゲート駆動回路側の前記走査線主線と前記基板との間に形成された第１半導体島および前記走査線分岐線の分岐部の前記第２ゲート駆動回路側の前記走査線主線と前記基板との間に形成された第２半導体島、および／または、
　前記信号線分岐線の分岐部の前記第１ソース駆動回路側の前記信号線主線と前記基板との間に形成された第３半導体島および前記信号線分岐線の分岐部の前記第２ソース駆動回路側の前記信号線主線と前記基板との間に形成された第４半導体島とを有し、
　前記第１半導体島および第２半導体島は、前記基板の法線方向からみたとき、前記走査線主線の幅方向にはみ出した部分を有し、前記第３半導体島および第４半導体島は、前記基板の法線方向からみたとき、前記信号線主線の幅方向にはみ出した部分を有し、
　前記工程Ｃは、前記短絡が発生している箇所に最も近い２つの前記走査線分岐線の分岐部の間にある前記第１半導体島および前記第２半導体島の少なくとも前記はみ出した部分にレーザビームを照射し、前記第１半導体島および前記第２半導体島を溶融させることによって前記走査線主線を切断する、または、前記短絡が発生している箇所に最も近い２つの前記信号線分岐線の分岐部の間にある前記第３半導体島および前記第４半導体島の少なくとも前記はみ出した部分にレーザビームを照射し、前記第３半導体島および前記第４半導体島を溶融させることによって前記信号線主線を切断する工程である、請求項１２または１３に記載の表示装置の製造方法。
　前記第１半導体島、前記第２半導体島、前記第３半導体島および前記第４半導体島の少なくとも１つがＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体で形成されており、前記レーザビームは、波長が３８０ｎｍ以下の紫外線である、請求項１２から１４のいずれか１項に記載の表示装置の製造方法。
　前記工程Ｂにおいて、同一の走査線主線または同一の信号線主線において、短絡が発生している箇所を２か所以上特定した場合、前記工程Ｃは、画素を黒点化する工程をさらに包含する、請求項１２から１５のいずれか１項に記載の表示装置の製造方法。
　前記工程Ｂにおいて、同一の走査線主線または同一の信号線主線において、短絡が発生している箇所を２か所以上特定した場合、
　前記工程Ｃは、
　　１か所目の前記短絡が発生している箇所に最も近い２つの前記走査線分岐線の分岐部の間にある前記第１半導体島および前記第２半導体島の少なくとも前記はみ出した部分にレーザビームを照射し、前記第１半導体島および前記第２半導体島を溶融させることによって前記走査線主線を切断する、または、１か所目の前記短絡が発生している箇所に最も近い２つの前記信号線分岐線の分岐部の間にある前記第３半導体島および前記第４半導体島の少なくとも前記はみ出した部分にレーザビームを照射し、前記第３半導体島および前記第４半導体島を溶融させることによって前記信号線主線を切断する工程と、
　　２カ所目以降の短絡に相当する画素のそれぞれを黒点化する工程と
を包含する、請求項１４から１６のいずれか１項に記載の表示装置の製造方法。
　前記工程Ｃにおいて、前記レーザビームは前記基板を介して、前記第１半導体島および第２半導体島または前記第３半導体島および第４半導体島に照射される、請求項１２から１７のいずれか１項に記載の表示装置の製造方法。
　前記工程Ａは、前記表示パネルとして、トップエミッション型の有機ＥＬ表示パネルを用意する工程である、請求項１２から１８のいずれか１項に記載の表示装置の製造方法。
　前記工程Ａは、前記表示パネルとして、配列された無機のＬＥＤを有するマイクロＬＥＤ表示パネルを用意する工程である、請求項１２から１８のいずれか１項に記載の表示装置の製造方法。