JP2005175109A - 薄膜トランジスタ及びそれを備えた表示装置用基板及びそれを用いた液晶表示装置並びに欠陥修正方法 - Google Patents

Abstract

【課題】本発明は、薄膜トランジスタ及びそれを備えた表示装置用基板及びそれを用いた液晶表示装置並びに欠陥修正方法に関し、駆動能力の低下が抑制でき、画素の開口率を大きくできる薄膜トランジスタ及びそれを備えた表示装置用基板及びそれを用いた液晶表示装置並びに欠陥修正方法を提供することを目的とする。
【解決手段】薄膜トランジスタ（ＴＦＴ）１は、不図示の透明絶縁基板上に形成されたゲート電極２’を有している。ゲート電極２’上には、ゲート絶縁膜２２を介してゲート電極２’に沿って所定の間隙で対向する対向辺をそれぞれ有するドレイン電極８及びソース電極１０が形成されている。ソース電極１０には、透明絶縁基板面の法線方向に見て、ドレイン電極８に対向するソース電極１０の対向辺からゲート電極２’に重ならない領域まで延びるスリット１８が形成されている。
【選択図】図１

Description

本発明は、薄膜トランジスタ及びそれを備えた表示装置用基板及びそれを用いた液晶表示装置並びに欠陥修正方法に関する。

アクティブマトリクス型の液晶表示装置は、複数のゲートバスラインと、複数のゲートバスラインに絶縁膜を介して交差する複数のドレインバスラインとを有している。ゲートバスラインとドレインバスラインとの各交差部には、スイッチング素子として例えば薄膜トランジスタ（以下、ＴＦＴと略記する）が形成されている。ＴＦＴのドレイン電極はドレインバスラインに接続され、ＴＦＴのソース電極は画素に形成された画素電極に接続されている。ドレイン電極及びソース電極は所定の間隙を有して対向配置されている。

ＴＦＴは、ゲートバスラインに所定の電圧が印加されたときのみオン状態になり、ドレインバスラインを介して所定の階調電圧を画素電極に印加する。ＴＦＴがオフ状態になると当該階調電圧が画素電極に保持される。これにより、画素電極及び対向電極とその間に封止された液晶層とで形成される液晶容量により液晶分子が所定の傾斜状態に保持され、この傾斜状態に基づく所望の光透過率を維持して画像表示が行われる。

一般に、ソース電極とドレイン電極との間隙は３〜１０μｍ程度と狭いので、液晶表示装置の製造工程において、導電性異物がソース／ドレイン電極間に付着して短絡が発生することがある。ソース電極とドレイン電極との短絡が生じた画素は輝点や暗点の点欠陥画素になってしまう。

ソース電極とドレイン電極との短絡が原因となって生じる点欠陥を防止するために、１つの画素に２個のＴＦＴを形成した冗長構造を有する画素が知られている（特許文献１乃至３参照）。図８は、２個のＴＦＴ１００、１００’を有する画素の部分拡大図である。図８に示すように、ガラス基板等の透明絶縁基板１０３上には、図中左右方向に延びる複数のゲートバスライン１０２（図８では１本のみ図示している）が形成されている。また、透明絶縁基板１０３及びゲートバスライン１０２上には絶縁膜（不図示）が形成され、当該絶縁膜を介してゲートバスライン１０２に交差して図中上下方向に延びる複数のドレインバスライン１０４（図８では１本のみ図示している）が形成されている。ゲートバスライン１０２とドレインバスライン１０４との交差部には、ＴＦＴ１００、１００’が形成されている。ＴＦＴ１００とＴＦＴ１００’とは、ドレインバスライン１０４と画素電極１０６との間で電気的に並列に接続されている。

ＴＦＴ１００、１００’の形成領域のゲートバスライン１０２は各ＴＦＴ１００、１００’のゲート電極として機能するようになっている。また、ゲート電極上の絶縁膜はゲート絶縁膜として機能するようになっている。ゲート絶縁膜上には動作半導体層(不図示)とチャネル保護膜１１６がこの順に形成されている。動作半導体層上のチャネル保護膜１１６の両側には、チャネル保護膜１１６に乗り上げて所定の間隙で対向する対向辺を有し、下層に不純物半導体層（不図示）が形成されたドレイン電極１０８及びソース電極１１０が形成されている。ドレイン電極１０８はドレインバスライン１０４に接続されている。ドレイン／ソース電極１０８、１１０上及びドレイン／ソース電極１０８、１１０の間隙に露出したチャネル保護膜１１６上には、保護膜（不図示）が形成されている。ソース電極１１０上の保護膜にコンタクトホール１１２が形成され、保護膜上に形成された画素電極１０６がコンタクトホール１１２を介してソース電極１１０に接続されている。また、仮想切断線１１４に沿ってドレイン電極１０８又はソース電極１１０のいずれかを切断することで、ドレイン電極１０８とソース電極１１０との間に流れる電流の電流経路を遮断できるようになっている。

ＴＦＴ１００’はＴＦＴ１００と同様の構成を有している。ドレイン電極１０８’はドレインバスライン１０４に接続され、ソース電極１１０’はコンタクトホール１１２’を介して画素電極１０６に接続されている。また、仮想切断線１１４’に沿ってドレイン電極１０８’又はソース電極１１０’のいずれかを切断することで、ドレイン電極１０８’とソース電極１１０’との間に流れる電流の電流経路を遮断できるようになっている。

次に、画素の欠陥修正方法について図９を用いて説明する。図９は、ＴＦＴ１００、１００’近傍の拡大図であって、ＴＦＴ１００’上に異物１１８が付着した際の欠陥修正方法を示している。図９に示すように、ＴＦＴ１００’のドレイン電極１０８’とソース電極１１０’との間に異物１１８が付着して両電極１０８’、１１０’が短絡した場合には、ソース電極１１０’の仮想切断線１１４’に沿ってレーザ光を照射してソース電極１１０’を切断して切断部１２０を形成する。切断部１２０でソース電極１１０’の電流経路は遮断されるので、電流はソース電極１１０’に流れなくなる。これにより、ＴＦＴ１００’は画素電極１０６から電気的に切り離される。ドレインバスライン１０４に印加された階調電圧は正常に動作するＴＦＴ１００を介して画素電極１０６に印加されるので、液晶表示装置は所望の画像を表示することができる。ＴＦＴ１００’を画素電極１０６から切り離すために、ドレイン電極１０８’の仮想切断線１１４’でドレイン電極１０８’を切断してもよい。また、ＴＦＴ１００に異物が付着した場合には、ＴＦＴ１００の仮想切断線１１４でドレイン電極１０８又はソース電極１１０を切断し、ＴＦＴ１００を画素電極１０６から電気的に切り離す。これにより、正常に動作するＴＦＴ１００’が画素電極１０６に階調電圧を印加する。

ＴＦＴ１００’を画素電極１０６から電気的に切り離してもＴＦＴ１００単体で画素電極１０６を駆動できるように、ＴＦＴ１００の大きさは冗長構造を有していないＴＦＴと同程度の大きさに形成する必要がある。同様の理由で、ＴＦＴ１００’もＴＦＴ１００と同じ大きさに形成する必要がある。また、コンタクトホール１１２、１１２’ 同士が繋がらないようにプロセスマージンをとる必要がある。このため、コンタクトホール１１２、１１２’間は所定距離だけ離す必要があり、ＴＦＴ１００、１００’は当該距離の制約を受け、近接して形成することが困難である。このため、画素内でのＴＦＴ１００、１００’の占める面積の割合が大きくなり、画素の開口率の低下をもたらす。また、画素電極１０６上に２つのコンタクトホール１１２、１１２’を形成しなければならないので、さらに開口率の低下をもたらす。

画素の開口率が小さいと、液晶表示装置の画面を明るくするために、バックライトの輝度を上げなければならない。このため、液晶表示装置の消費電力が増加して、液晶表示装置の性能低下の一因となる。

特開平５−３４１３１６号公報 特開平１−１６９４３０号公報 特開平７−１０４３１１号公報

本発明の目的は、駆動能力の低下を抑制でき、画素の開口率を大きくできる薄膜トランジスタ及びそれを備えた表示装置用基板及びそれを用いた液晶表示装置並びに欠陥修正方法を提供することにある。

上記目的は、基板上に形成されたゲート電極と、絶縁膜を介して前記ゲート電極上に形成され、前記ゲート電極に沿って所定の間隙で対向する対向辺をそれぞれ有するドレイン電極及びソース電極と、前記ドレイン電極又は前記ソース電極に形成され、前記基板面の法線方向に見て、前記対向辺の少なくとも一方から前記ゲート電極に重ならない領域まで延びるスリットとを有することを特徴とする薄膜トランジスタによって達成される。

本発明によれば、駆動能力の低下を抑制でき、画素の開口率を大きくできる薄膜トランジスタ及びそれを備えた表示装置用基板及びそれを用いた液晶表示装置並びに欠陥修正方法が実現できる。

本発明の一実施の形態による薄膜トランジスタ及びそれを備えた表示装置用基板及びそれを用いた液晶表示装置並びに欠陥修正方法について図１乃至図７を用いて説明する。まず、本実施の形態による薄膜トランジスタ（ＴＦＴ）１及びそれを備えたアレイ基板（表示装置用基板）３並びにそれを用いた液晶表示装置の概略の構成を図１及び図２を用いて説明する。図１は、アレイ基板３のＴＦＴ１近傍を画像表示面から見た拡大図を示している。図２は、アレイ基板３を用いた液晶表示装置をＴＦＴ１近傍で切断した液晶表示装置の端面形状を示し、図２（ａ）は図１のＡ−Ａ線で切断した端面を示し、図２（ｂ）は図１のＢ−Ｂ線で切断した端面を示している。

図２に示すように、液晶表示装置は後程説明するＴＦＴ１、画素電極６等が形成されたアレイ基板３を有している。さらに、液晶表示装置はアレイ基板３に対向配置された対向基板５を有している。アレイ基板３と対向基板５との間には液晶が封止され、液晶層７が形成されている。

図１及び図２に示すように、アレイ基板３は、ガラス基板等の透明絶縁基板２０上に形成されて図１中左右方向に延びる複数のゲートバスライン２（図１では１本のみ図示している）を有している。また、透明絶縁基板２０及びゲートバスライン２上には、例えばＳｉＮｘ（窒化シリコン）からなる絶縁膜２２が形成され、絶縁膜２２を介してゲートバスライン２に交差して図１中上下方向に延びる複数のドレインバスライン４（図１では１本のみ図示している）が形成されている。ゲートバスライン２とドレインバスライン４との交差部には、ＴＦＴ１が形成されている。

ＴＦＴ１の形成領域のゲートバスライン２はＴＦＴ１のゲート電極２’として機能するようになっている。また、ゲート電極２’上の絶縁膜２２はゲート絶縁膜２２’として機能するようになっている。ゲート電極２’上には例えばアモルファスシリコンで形成された動作半導体層２４とＳｉＮｘで形成されたチャネル保護膜１６がこの順に形成されている。動作半導体層２４上のチャネル保護膜１６の両側には、チャネル保護膜１６に乗り上げて所定の間隙で対向する対向辺を有し、下層に不純物半導体層（不図示）が形成されたドレイン電極８及びソース電極１０が形成されている。ドレイン電極８はドレインバスライン４に接続されている。ドレイン／ソース電極８、１０上及びドレイン／ソース電極８、１０の間隙に露出したチャネル保護膜１６上には、保護膜２６が形成されている。ソース電極１０上の保護膜２６にコンタクトホール１２が形成され、保護膜２６上に形成された画素電極６がコンタクトホール１２を介してソース電極１０に接続されている。

ソース電極１０は、透明絶縁基板２０表面の法線方向に見て、ドレイン電極８に対向する対向辺からゲート電極２’に重ならない領域まで延びるスリット１８を有している。スリット１８はドレイン／ソース電極８、１０間に導電性異物が付着して短絡した際にソース電極１０の一部を切断するために用いられる。スリット１８はソース電極１０及び動作半導体層２４を除去して形成されているので（図２（ｂ）参照）、スリット１８底部にはチャネル保護膜１６と絶縁膜２２とが露出している。スリット１８により、ソース電極１０はソース電極領域１０ａ、１０ｂ、１０ｃの３つの電極領域に分かれている。

ところで、２つのコンタクトホール１１２、１１２’を設けている従来のＴＦＴ１００、１００’（図８参照）と異なり、ＴＦＴ１のコンタクトホール１２は１つなので、スリット１８のゲート電極２’に沿う方向の長さ（幅）はコンタクトホール１２を形成する際の制約を受けることはない。このため、スリット１８の幅は製造装置のプロセスマージンのみに制約され、可能な限り狭くすることができる。例えば、スリット１８の幅は１〜３μｍ程度に形成できる。

スリット１８のゲート電極２’に直交する長さ（切れ込み量）はソース電極領域１０ｃに流せる電流量に影響する。スリット１８の切れ込み量が長くなる程、ソース電極領域１０ｃでの電流の流路の幅が短くなるので、そこを流れる電流量は減少する。そこで、ソース電極領域１０ｃに流せる電流量を可能な限り増やせ、ゲート電極２’に損傷を与えずにソース電極１０が切断できるよう、スリット１８の切れ込み量はゲート電極２’に重ならない領域まで延ばして形成してある。スリット１８の幅及び切れ込み量を可能な限り小さく形成することで、スリット１８を有するＴＦＴ１のドレイン電極８とソース電極１０との間に流れる電流（ドレイン−ソース間電流）の電流量はスリット１８を有しないＴＦＴのドレイン−ソース間電流量とほぼ同じにできる。

ゲート電極２’端辺に対向するスリット１８の端辺（側壁１８ｃ）及びゲート電極２’端辺から側壁１８ｃまでのスリット１８の両端辺（側壁１８ａ、１８ｂ）は、ソース電極１０を切断するための開始点として用いられる。図１に示すように、側壁１８ａ、１８ｂ、１８ｃからソース電極１０外周の側壁まで延びる仮想切断線１４ａ、１４ｂ、１４ｃのいずれかに沿ってソース電極１０を切断することで、ドレイン−ソース間電流の電流経路の一部を遮断できるようになっている。仮想切断線１４ａでソース電極１０を切断するとソース電極領域１０ａに流れる電流の電流経路を遮断でき、仮想切断線１４ｂでソース電極１０を切断するとソース電極領域１０ｂに流れる電流の電流経路を遮断でき、仮想切断線１４ｃでソース電極１０を切断するとソース電極領域１０ｃに流れる電流の電流経路を遮断できる。また，図中に示した仮想切断線１４ａ、１４ｂ、１４ｃは一例にすぎず、ソース電極領域１０ａ、１０ｂ、１０ｃの電流経路を遮断するように側壁１８ａ、１８ｂ、１８ｃからソース電極１０の外周の側壁まで延びていればよい。

次に、ＴＦＴ１の欠陥修正方法について図３及び図４を用いて説明する。図３は、ＴＦＴ１の欠陥修正方法を示している。図３に示すように、ソース電極領域１０ｂ側に異物２８が付着してドレイン電極８とソース電極１０とが短絡すると、ゲート電極２’のゲート電圧によらず、ドレイン電極８とソース電極１０との間に電流が流れてしまう。こうなると、画素電極６には所定の階調電圧が印加及び保持されなくなって、当該画素は輝点や暗点の点欠陥画素になってしまう。

そこで、異物２８が付着したソース電極領域１０ｂの仮想切断線１４ｂに沿ってレーザ光を照射してソース電極領域１０ｂを切断して切断部３０を形成する。スリット１８はゲート電極２’に重ならない領域まで延びて形成されているので、ソース電極領域１０ｂの切断において、レーザ光でゲート電極２’を損傷してしまうことはない。切断部３０でソース電極領域１０ｂの電流経路は遮断されるので、ソース電極領域１０ｂには電流が流れなくなる。これにより、ドレイン電極８とソース電極１０との短絡部はＴＦＴ１から電気的に切り離される。また、仮想切断線１４ｃでソース電極領域１０ｃを切断しても、ソース電極領域１０ｂに流れる電流をソース電極領域１０ｃで遮断できるので、ドレイン電極８とソース電極１０との短絡部をＴＦＴ１から電気的に切り離すことができる。
ソース電極領域１０ａ側に異物が付着してドレイン電極８とソース電極１０とが短絡した場合には、仮想切断線１４ａでソース電極領域１０ａを切断して、ドレイン電極８とソース電極１０との短絡部をＴＦＴ１から電気的に切り離す。

図４は、ソース電極領域１０ｂの切断前後でのドレイン−ソース間電流の電流経路の概念図を示している。図４（ａ）は切断前の電流経路を示し、図４（ｂ）は切断後の電流経路を示している。図４（ａ）に示すように、ソース電極領域１０ｂの切断前では、ドレイン電極８から供給された電流はドレイン電極８に対向するソース電極領域１０ａ、１０ｂに流入するので、動作半導体層２４（図２参照）内の電流経路はほぼ長方形状になる。

ところが、図４（ｂ）に示すように、ソース電極領域１０ｂの切断後では、ソース電極領域１０ｂには電流が流れない。このため、ソース電極領域１０ｂに対向するドレイン電極８から供給された電流はソース電極領域１０ａに向かって流れるので、動作半導体層２４内の電流経路は台形状になる。スリット１８の幅を狭く形成してあるので、ソース電極領域１０ｂに対向するドレイン電極８から供給された電流の一部はＴＦＴ１がオン状態の間にソース電極領域１０ａに流入できる。従って、ソース電極領域１０ｂの切断後のＴＦＴ１の駆動能力の低下が抑制される。

このように、本実施の形態によれば、ＴＦＴ１の一部に異物２８が付着してドレイン電極８とソース電極１０との間で短絡欠陥が生じても、ソース電極１０の一部を切断して短絡欠陥部をＴＦＴ１から電気的に切り離すことができる。

また、短絡欠陥修正後のＴＦＴ１の駆動能力の低下を抑制できるので、ＴＦＴ１の大きさは従来の冗長構造を有するＴＦＴ１００、１００’より小さくできる。これにより、一画素に対するＴＦＴ１の面積の占有率を小さくできる。さらに、ＴＦＴ１は１つのコンタクトホール１２のみで画素電極６に接続されるので、画素電極６をコンタクトホール１２が占める面積の割合は従来の画素に比べて小さくなる。従って、画素の開口率は大きくなる。これにより、バックライトの輝度を下げても表示画面を十分な明るさにすることができるので、低消費電力化が図られて液晶表示装置の性能が向上する。

次に、本実施の形態の第１の変形例について、図５を用いて説明する。図５は、本変形例のアレイ基板３のＴＦＴ１近傍を画像表示面から見た拡大図を示している。以下の変形例において、図１に示した上記実施の形態のＴＦＴ１の構成要素と同一の作用・機能を奏する構成要素には同一の符号を付してその説明は省略する。上記実施の形態ではソース電極１０にスリット１８が形成されている。これに対し、本変形例ではドレイン電極８にスリット１８が形成されている点に特徴を有している。

図５に示すように、ＴＦＴ１は１つのコンタクトホール１２で画素電極６に接続されているので、上記実施の形態と同様に、スリット１８の幅はコンタクトホール１２を形成する際の制約を受けることはない。これにより、ＴＦＴ１の大きさは従来の冗長構造を有するＴＦＴ１００、１００’より小さくでき、一画素に対するＴＦＴ１の面積の占有率を小さくできる。また、コンタクトホール１２が画素電極６を占める面積の割合は従来の画素に比べて小さくなる。これにより、画素の開口率を大きくすることができる。

ＴＦＴ１は仮想切断線３２ａ、３２ｂ、３２ｃのいずれか１つに沿ってドレイン電極８を切断することで、ドレイン−ソース間電流の電流経路の一部を遮断できるようになっている。異物（不図示）が付着してドレイン電極８とソース電極１０との間で短絡欠陥が生じても、仮想切断線３２ａ、３２ｂ、３２ｃのいずれか１つでドレイン電極領域８ａ、８ｂ、８ｃのいずれか１つを切断すれば、短絡欠陥部をＴＦＴ１から電気的に切り離すことができる。この場合、電流供給側に相当するドレイン電極８の一部が切断され、切断後のドレイン−ソース間電流量は切断前のそれより低下するが輝点や暗点には至らず、実用上の問題にはならない。

このように、本変形例では、ＴＦＴ１の駆動能力が若干低下するものの、開口率を大きくできるので、液晶表示装置の性能を向上させることができる。

次に、本実施の形態の第２の変形例について、図６を用いて説明する。図６は、本変形例のアレイ基板３のＴＦＴ１近傍を画像表示面から見た拡大図を示している。上記実施の形態ではソース電極１０に１つのスリット１８が形成されている。これに対し、本変形例ではソース電極１０に２つのスリット１８、１８’が形成されている点に特徴を有している。

ソース電極領域１０ａ、１０ｂ、１０ｄそれぞれ単体で画素電極６に供給できる電流量を上記実施の形態のソース電極領域１０ａ、１０ｂそれぞれ単体で供給できる電流量とほぼ同じにするためには、本変形例におけるＴＦＴ１の大きさは上記実施の形態のＴＦＴ１の大きさの約１．５倍にする必要がある。しかし、ＴＦＴ１は１つのコンタクトホール１２で画素電極６に接続されているので、スリット１８、１８’の幅はコンタクトホール１２を形成する際の制約を受けることはない。このため、スリット１８、１８’は可能な限り小さくできる。これにより、従来のＴＦＴ１００、１００’が一画素に占める割合に比べて、ＴＦＴ１が一画素に占める面積の割合を小さくできる。また、コンタクトホール１２が画素電極６を占める面積の割合は従来の画素に比べて小さくなる。これにより、画素の開口率を大きくすることができる。

ソース電極領域１０ｄ及びこれに対向するドレイン電極８上に異物（不図示）が付着して、ソース電極１０とドレイン電極８との間に短絡欠陥が生じた場合、仮想切断線１４ｃでソース電極領域１０ｄを切断すれば、短絡欠陥部をＴＦＴ１から電気的に切り離すことができる。この場合、ソース電極領域１０ａ、１０ｂで画素電極６に電流を供給できるので、上記実施の形態よりＴＦＴ１の駆動能力は高くなる。また、ソース電極領域１０ｃ、ソース電極領域１０ｄ及びこれらに対向するドレイン電極８上に異物が付着した場合、仮想切断線１４ｂ、１４ｃでソース電極領域１０ｂ、１０ｃを切断しても、ソース電極領域１０ａで画素電極６に電流を供給できる。

このように、本変形例では、開口率が若干低下するものの、欠陥修正後のＴＦＴ１の駆動能力の低下を抑制できるので、液晶表示装置の性能を向上させることができる。

次に、本実施の形態の第３の変形例について、図７を用いて説明する。図７は、本変形例のアレイ基板３のＴＦＴ１近傍を画像表示面から見た拡大図を示している。上記実施の形態ではＴＦＴ１の形成領域のゲートバスライン２がＴＦＴ１のゲート電極２’として機能するようになっている。これに対し、本変形例ではＴＦＴ１がゲートバスライン２に突出して形成されたゲート電極３４を備えている点に特徴を有している。

図７に示すように、本変形例では、ドレインバスライン４と画素電極６との間にゲート電極３４を形成するため、図中左右方向の画素電極６の幅が短くなる。しかし、ゲートバスライン２上にＴＦＴ１を形成しない分だけ、図中上下方向の画素電極６の高さを長くできる。このため、本変形例での画素電極６は上記実施の形態とほぼ同じ面積に形成できる。ＴＦＴ１と画素電極６とは１つのコンタクトホール１２で接続されているので、コンタクトホール１２が画素電極６を占める面積の割合は上記実施の形態と同じにできる。従って、本変形例の開口率は上記実施の形態の開口率とほぼ同じ大きさにすることができる。

また、ソース電極１０にスリット１８を形成することにより、ＴＦＴ１の一部に異物（不図示）が付着してドレイン電極８とソース電極１０との間に短絡欠陥が生じても、ソース電極１０の一部を切断して短絡欠陥部をＴＦＴ１から電気的に切り離すことができる。ＴＦＴ１及びスリット１８の大きさを上記実施の形態のＴＦＴ１及びスリット１８と同じ大きさに形成しておけば、ソース電極１０の一部を切断しても、ＴＦＴ１の駆動能力の低下を抑制できる。
このように、本変形例によれば、上記実施の形態と同様の効果が得られる。

本発明は、上記実施の形態に限らず種々の変形が可能である。
上記実施の形態では、画素電極６を駆動するＴＦＴ１を例に説明したが、本発明はこれに限られない。例えば、アレイ基板３上に一体形成され、ゲートバスライン２やドレインバスライン４を駆動する周辺駆動回路に用いる薄膜トランジスタをＴＦＴ１と同様の構成にしてもよい。この場合も、欠陥修正後の薄膜トランジスタの駆動能力の低下を抑制できる。

また、上記実施の形態の第２の変形例ではソース電極１０にスリット１８、１８’を形成し、第３の変形例ではソース電極１０にスリット１８を形成しているが、本発明はこれに限られない。例えば、スリット１８、１８’をドレイン電極８に形成してもよい。この場合も、開口率の向上を図ることができる。

また、上記実施の形態では、ソース電極１０又はドレイン電極８のいずれか一方にスリット１８が形成されているが、本発明はこれに限られない。例えば、ソース電極１０とドレイン電極８の両方にスリット１８が形成されていてもよい。この場合も、開口率の向上を図ることができる。

また、上記実施の形態では、液晶表示装置を例に説明したが、本発明はこれに限られない。例えば、有機ＥＬ（エレクトロルミネッセンス）表示装置に用いる薄膜トランジスタ及びそれを備えた表示装置用基板並びに欠陥修正方法に適用することができる。

以上説明した実施の形態による薄膜トランジスタ及びそれを備えた表示装置用基板及びそれを用いた液晶表示装置並びに欠陥修正方法は、以下のようにまとめられる。
(付記１)
基板上に形成されたゲート電極と、
絶縁膜を介して前記ゲート電極上に形成され、前記ゲート電極に沿って所定の間隙で対向する対向辺をそれぞれ有するドレイン電極及びソース電極と、
前記ドレイン電極又は前記ソース電極に形成され、前記基板面の法線方向に見て、前記対向辺の少なくとも一方から前記ゲート電極に重ならない領域まで延びるスリットと
を有することを特徴とする薄膜トランジスタ。
(付記２)
付記１記載の薄膜トランジスタにおいて、
前記スリットの底部には、前記基板面の法線方向に見て、前記絶縁膜が露出していることを特徴とする薄膜トランジスタ。
(付記３)
付記１又は２に記載の薄膜トランジスタにおいて、
前記スリットは、複数形成されていることを特徴とする薄膜トランジスタ。
(付記４)
ゲートバスラインと、
前記ゲートバスラインに絶縁膜を介して交差して形成されたドレインバスラインと、
前記ゲートバスラインと前記ドレインバスラインとの交差部に形成された付記１乃至３のいずれか１項に記載の薄膜トランジスタと
を有することを特徴とする表示装置用基板。
(付記５)
付記４記載の表示装置用基板において、
前記薄膜トランジスタの前記ゲート電極は前記ゲートバスラインに接続され、前記ドレイン電極は前記ドレインバスラインに接続され、前記ソース電極は画素電極に接続されていることを特徴とする表示装置用基板。
(付記６)
対向配置された一対の基板と、前記基板間に封止された液晶層とを有する液晶表示装置において、
前記一対の基板の一方は、付記４又は５に記載の表示装置用基板であることを特徴とする液晶表示装置。
(付記７)
ゲート電極、ドレイン電極及びソース電極を有する薄膜トランジスタの欠陥修正方法において、
前記ドレイン電極と前記ソース電極との間に異物が付着して短絡欠陥部が生じたら、前記ドレイン電極又は前記ソース電極の少なくとも一方に設けられたスリットの側壁から前記ソース電極又は前記ドレイン電極外周の側壁まで前記ソース電極又は前記ドレイン電極の一部を切断し、
前記短絡欠陥部を前記薄膜トランジスタから電気的に切り離すこと
を特徴とする欠陥修正方法。

本発明の一実施の形態による液晶表示装置のアレイ基板３のＴＦＴ１近傍を画像表示面から見た拡大図である。 本発明の一実施の形態による液晶表示装置のＴＦＴ１近傍を切断した端面形状を示す図である。 本発明の一実施の形態による液晶表示装置のＴＦＴ１の欠陥修正方法を示す図である。 本発明の一実施の形態による液晶表示装置のソース電極領域１０ｂの切断前後でのドレイン−ソース間電流の電流経路の概念図である。 本発明の一実施の形態による液晶表示装置の第１の変形例のアレイ基板３のＴＦＴ１近傍を画像表示面から見た拡大図である。 本発明の一実施の形態による液晶表示装置の第２の変形例のアレイ基板３のＴＦＴ１近傍を画像表示面から見た拡大図である。 本発明の一実施の形態による液晶表示装置の第３の変形例のアレイ基板３のＴＦＴ１近傍を画像表示面から見た拡大図である。 従来の冗長構造を有する画素であって、画素に形成されたＴＦＴ１００、１００’近傍の拡大図である。 従来のＴＦＴ１００、１００’の欠陥修正方法を示す図である。

符号の説明

１、１００、１００’ ＴＦＴ
２、１０２ ゲートバスライン
２’、３４ ゲート電極
３ アレイ基板
４、１０４ ドレインバスライン
５ 対向基板
６、１０６ 画素電極
７ 液晶層
８、１０８、１０８’ ドレイン電極
８ａ、８ｂ、８ｃ ドレイン電極領域
１０、１１０、１１０’ ソース電極
１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ ソース電極領域
１２、１１２、１１２’ コンタクトホール
１４ａ、１４ｂ、１４ｃ、３２ａ、３２ｂ、３２ｃ、１１４、１１４’ 仮想切断線
１６、１１６ チャネル保護膜
１８ スリット
１８ａ、１８ｂ、１８ｃ 側壁
２０、１０３ 透明絶縁基板
２２ 絶縁膜
２２’ ゲート絶縁膜
２４ 動作半導体層
２６ 保護膜
２８、１１８ 異物
３０、１２０ 切断部

Claims (5)

1. 基板上に形成されたゲート電極と、
   絶縁膜を介して前記ゲート電極上に形成され、前記ゲート電極に沿って所定の間隙で対向する対向辺をそれぞれ有するドレイン電極及びソース電極と、
   前記ドレイン電極又は前記ソース電極に形成され、前記基板面の法線方向に見て、前記対向辺の少なくとも一方から前記ゲート電極に重ならない領域まで延びるスリットと
   を有することを特徴とする薄膜トランジスタ。
2. 請求項１記載の薄膜トランジスタにおいて、
   前記スリットの底部には、前記基板面の法線方向に見て、前記絶縁膜が露出していることを特徴とする薄膜トランジスタ。
3. ゲートバスラインと、
   前記ゲートバスラインに絶縁膜を介して交差して形成されたドレインバスラインと、
   前記ゲートバスラインと前記ドレインバスラインとの交差部に形成された請求項１又は２に記載の薄膜トランジスタと
   を有することを特徴とする表示装置用基板。
4. 対向配置された一対の基板と、前記基板間に封止された液晶層とを有する液晶表示装置において、
   前記一対の基板の一方は、請求項３記載の表示装置用基板であることを特徴とする液晶表示装置。
5. ゲート電極、ドレイン電極及びソース電極を有する薄膜トランジスタの欠陥修正方法において、
   前記ドレイン電極と前記ソース電極との間に異物が付着して短絡欠陥部が生じたら、前記ドレイン電極又は前記ソース電極の少なくとも一方に設けられたスリットの側壁から前記ソース電極又は前記ドレイン電極外周の側壁まで前記ソース電極又は前記ドレイン電極の一部を切断し、
   前記短絡欠陥部を前記薄膜トランジスタから電気的に切り離すこと
   を特徴とする欠陥修正方法。

Images