JP2004264726A - 表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法 - Google Patents
表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法 Download PDFInfo
- Publication number
- JP2004264726A JP2004264726A JP2003056786A JP2003056786A JP2004264726A JP 2004264726 A JP2004264726 A JP 2004264726A JP 2003056786 A JP2003056786 A JP 2003056786A JP 2003056786 A JP2003056786 A JP 2003056786A JP 2004264726 A JP2004264726 A JP 2004264726A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- substrate
- bus line
- defect
- storage capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】本発明は、表示装置及びそれに用いられる表示装置用基板、並びにその欠陥修復方法及びそれを含む製造方法に関し、欠陥修復工程を簡略化でき、信頼性を向上できる表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法を提供することを目的とする。
【解決手段】ゲートバスライン１２と、ゲートバスライン１２に絶縁膜を介して交差するドレインバスライン１４と、ゲートバスライン１２及びドレインバスライン１４の各交差位置近傍に形成されたＴＦＴ２０と、蓄積容量バスライン１８と、ソース電極２２に電気的に接続された蓄積容量電極１９と、基板面に垂直方向に見て、隣り合う２つの蓄積容量電極１９にそれぞれ重なる２つの重なり領域４１、４２を備え、蓄積容量バスライン１８から電気的に分離された孤立配線４１とを有するように構成する。
【選択図】 図２
【解決手段】ゲートバスライン１２と、ゲートバスライン１２に絶縁膜を介して交差するドレインバスライン１４と、ゲートバスライン１２及びドレインバスライン１４の各交差位置近傍に形成されたＴＦＴ２０と、蓄積容量バスライン１８と、ソース電極２２に電気的に接続された蓄積容量電極１９と、基板面に垂直方向に見て、隣り合う２つの蓄積容量電極１９にそれぞれ重なる２つの重なり領域４１、４２を備え、蓄積容量バスライン１８から電気的に分離された孤立配線４１とを有するように構成する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、ＯＡ機器等の表示部として用いられる表示装置及びそれに用いられる表示装置用基板、並びにその欠陥修復方法及びそれを含む製造方法に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶表示装置は、薄膜トランジスタ（ＴＦＴ）や画素電極が画素毎に形成されたＴＦＴ基板と、共通電極が形成された対向基板と、両基板間に封止された液晶とを有している。
【０００３】
図１４は従来のＣＦ−ｏｎ−ＴＦＴ構造のＴＦＴ基板の構成を示し、図１５は図１４のＸ−Ｘ線で切断した断面構成を示している。図１４及び図１５に示すように、ＴＦＴ基板１０２は、図１４の左右方向に延びる複数のゲートバスライン１１２をガラス基板１１０上に有している。またＴＦＴ基板１０２上には、ゲートバスライン１１２に並列して、複数の蓄積容量バスライン１１８が形成されている。ゲートバスライン１１２及び蓄積容量バスライン１１８上には、絶縁膜１３０が形成されている。ゲートバスライン１１２及び蓄積容量バスライン１１８に絶縁膜１３０を介して交差して、図１４の上下方向に延びる複数のドレインバスライン１１４が形成されている。ドレインバスライン１１４は、ａ−Ｓｉ層１３１とｎ＋ａ−Ｓｉ層１２８と金属層１２１’とがこの順に積層されて形成されている。ゲートバスライン１１２とドレインバスライン１１４の交差位置近傍には、ＴＦＴ１２０が形成されている。
【０００４】
ＴＦＴ１２０は、ドレイン電極１２１とソース電極１２２を有している。ドレイン電極１２１は、隣接するドレインバスライン１１４から引き出され、その端部がゲートバスライン１１２上に形成されたチャネル保護膜（図示せず）上の一端辺側に位置するように形成されている。一方、ソース電極１２２は、チャネル保護膜上の他端辺側に位置するように形成されている。このような構成においてチャネル保護膜直下のゲートバスライン１１２が当該ＴＦＴ１２０のゲート電極として機能するようになっている。
【０００５】
蓄積容量バスライン１１８上には、画素領域毎に蓄積容量電極（中間電極）１１９が形成されている。蓄積容量電極１１９は、ドレインバスライン１１４と同一の形成材料で形成されている。蓄積容量電極１１９は、接続配線１２５を介してソース電極１２２に電気的に接続されている。ドレインバスライン１１４、ドレイン電極１２１、ソース電極１２２、蓄積容量電極１１９及び接続配線１２５上には、絶縁膜１３２が形成されている。絶縁膜１３２上には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各カラーフィルタ（ＣＦ）樹脂層１３３Ｒ、１３３Ｇ、１３３Ｂが、例えば図１４の上下方向に延びるストライプ状に形成されている（図１５では、ＣＦ樹脂層１３３Ｒ、１３３Ｇを示している）。ＣＦ樹脂層１３３Ｒ、１３３Ｇ、１３３Ｂ上には、平坦化有機樹脂膜１３６が形成されている。平坦化有機樹脂膜１３６上には、透明導電膜からなる画素電極１１６が画素領域毎に形成されている。
【０００６】
画素電極１１６は、蓄積容量電極１１９上の平坦化有機樹脂膜１３６、ＣＦ樹脂層１３３Ｒ、１３３Ｇ、１３３Ｂ及び絶縁膜１３２が開口されたコンタクトホール１２４を介して、蓄積容量電極１１９に電気的に接続されている。すなわち画素電極１１６は、蓄積容量電極１１９及び接続配線１２５を介してソース電極１２２に電気的に接続されている。
【０００７】
図１６及び図１７は、従来のＴＦＴ基板１０２の製造方法を示し、図１５に対応する工程断面図である。図１６（ａ）に示すように、透明で絶縁性を有するガラス基板１１０上にゲート金属層を成膜してパターニングし、蓄積容量バスライン１１８を形成する。同時に、ゲートバスライン１１２が形成される。次に、図１６（ｂ）に示すように、シリコン窒化膜（ＳｉＮ膜）からなる絶縁膜１３０、アモルファスシリコン（ａ−Ｓｉ）層１３１及びＳｉＮ膜１２３を連続して成膜する。その後、ＳｉＮ膜１２３をパターニングして、ゲート電極となる領域のゲートバスライン１１２上にチャネル保護膜（図示せず）を形成する。蓄積容量バスライン１１８上のＳｉＮ膜１２３はこのパターニングにより除去される。
【０００８】
次いで、図１６（ｃ）に示すように、コンタクト層となるｎ＋ａ−Ｓｉ層１２８、ドレイン金属層１２１’を連続成膜する。次に、ドレイン金属層１２１’、ｎ＋ａ−Ｓｉ層１２８及びａ−Ｓｉ層１３１をパターニングして、図１７（ａ）に示すように蓄積容量電極１１９、ドレインバスライン１１４を形成する。同時に、ドレイン電極１２１、ソース電極１２２及び接続配線１２５が形成される。
【０００９】
次に、図１７（ｂ）に示すように、プラズマＣＶＤ法を用いて絶縁膜１３２を成膜する。次いで、絶縁膜１３２上に色樹脂層を塗布してパターニングし、ＣＦ樹脂層１３３Ｒ、１３３Ｇ、１３３Ｂをそれぞれ形成する。このとき、ＣＦ樹脂層１３３Ｒ、１３３Ｇ、１３３Ｂは、蓄積容量電極１１９上のコンタクトホール１２４となる領域が開口される。次に、図１７（ｃ）に示すように、ＣＦ樹脂層１３３Ｒ、１３３Ｇ、１３３Ｂ上に平坦化有機樹脂膜１３６を形成する。
【００１０】
次に、端子部の窓開けと同時に、蓄積容量電極１１９上にコンタクトホール１２４を形成する。次に、透明導電膜を成膜してパターニングし、画素電極１１６を形成する。画素電極１１６はコンタクトホール１２４を介して蓄積容量電極１１９に電気的に接続される。以上の工程を経て、図１４及び図１５に示すＴＦＴ基板１０２が完成する。
【００１１】
【特許文献１】
特開平４−２４３２３１号公報
【特許文献２】
特開２０００−１９４０１１号公報
【特許文献３】
特開２０００−２２７５８９号公報
【００１２】
【発明が解決しようとする課題】
ところで、液晶表示装置において製造コストの低減は重要な課題である。製造コスト低減には、まず、製造歩留まりの向上が強く望まれる。液晶表示装置の製造歩留まりを低下させる原因の一つに、ＴＦＴ基板１０２上に形成されたゲートバスライン１１２やドレインバスライン１１４等の配線パターンに生じる断線欠陥がある。
【００１３】
片側駆動方式のＴＦＴ基板１０２では、ゲートバスライン１１２の断線欠陥は致命的であり、製品不良になる。ドレインバスライン１１４に断線が生じている場合は、断線したドレインバスライン１１４とパネル周囲に設けられたリペア配線とをＹＡＧレーザ等を用いたレーザウェルディング法により電気的に接続し、信号を迂回可能にすることによって修復される。しかしながら、リペア配線を用いた欠陥修復を行うためには、予めＴＦＴ基板１０２上にリペア配線を形成しておく必要があるため、ＴＦＴ基板１０２の配線設計が複雑になるという問題が生じる。
【００１４】
また、断線したバスライン１１２、１１４は、レーザ光を用いた化学的蒸気薄膜形成法（レーザＣＶＤ法）を用いて修復することもできる。レーザＣＶＤ法により断線欠陥を修復するには、まず断線欠陥を挟む断線両端部上にレーザ光を照射して断線修復用のコンタクトホールを形成し、断線両端部表面を露出させる必要がある。図１４及び図１５に示すようなＣＦ−ｏｎ−ＴＦＴ構造のＴＦＴ基板１０２では、絶縁膜１３０、１３２、ＣＦ樹脂層１３３Ｒ、１３３Ｇ、１３３Ｂ、平坦化有機樹脂膜１３６がゲートバスライン１１２上に形成されている。これらの膜厚は、例えば合わせて５μｍ程度である。また、レーザ光を照射して形成された断線修復用のコンタクトホールは、内壁面が基板面及び平坦化有機樹脂膜１３６表面にほぼ垂直になってしまう。したがって、断線修復用のコンタクトホールとその外側との間には、極めて急峻で大きい段差が形成されることになる。このため、断線修復用のコンタクトホールの形成により欠陥修復工程が煩雑になるとともに、断線したバスライン１１２、１１４とレーザＣＶＤ法を用いて形成される導電膜との間の電気的な接続が困難になるおそれが生じ、液晶表示装置の信頼性が低下する。
【００１５】
本発明の目的は、欠陥修復工程を簡略化でき、信頼性を向上できる表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的は、基板上に並列して形成された複数のゲートバスラインと、前記複数のゲートバスラインに絶縁膜を介して交差する複数のドレインバスラインと、前記複数のゲートバスライン及び前記複数のドレインバスラインの各交差位置近傍に形成された薄膜トランジスタと、前記複数のゲートバスラインに並列して形成された複数の蓄積容量バスラインと、前記蓄積容量バスラインに絶縁膜を介して対向して配置され、前記薄膜トランジスタのソース電極に電気的に接続された蓄積容量電極と、基板面に垂直方向に見て、隣り合う２つの前記蓄積容量電極にそれぞれ重なる２つの重なり領域を備え、前記蓄積容量バスラインから電気的に分離された孤立配線とを有することを特徴とする表示装置用基板によって達成される。
【００１７】
【発明の実施の形態】
〔第１の実施の形態〕
本発明の第１の実施の形態による表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法について図１乃至図６を用いて説明する。図１は、本実施の形態による表示装置の例としてアクティブマトリクス型の液晶表示装置の概略構成を示している。図１に示すように、アクティブマトリクス型の液晶表示装置は、絶縁膜を介して互いに交差して形成されたゲートバスライン及びドレインバスラインと、画素毎に形成されたＴＦＴ及び画素電極とを備えたＴＦＴ基板２を有している。本例のＴＦＴ基板２には、ＣＦ樹脂層（図１では図示せず）が形成されている。また、液晶表示装置は、共通電極が形成された対向基板４と、両基板２、４間に封止された液晶（図示せず）とを有している。
【００１８】
ＴＦＴ基板２には、複数のゲートバスラインを駆動するドライバＩＣが実装されたゲートバスライン駆動回路８０と、複数のドレインバスラインを駆動するドライバＩＣが実装されたドレインバスライン駆動回路８２とが設けられている。これらの駆動回路８０、８２は、制御回路８４から出力された所定の信号に基づいて、走査信号やデータ信号を所定のゲートバスラインあるいはドレインバスラインに出力するようになっている。ＴＦＴ基板２の素子形成面と反対側の基板面には偏光板８６が配置され、偏光板８６のＴＦＴ基板２と反対側の面にはバックライトユニット８８が取り付けられている。一方、対向基板４の共通電極形成面と反対側の面には、偏光板８６とクロスニコルに配置された偏光板８７が貼り付けられている。
【００１９】
図２は、本実施の形態によるＴＦＴ基板２の４画素分の構成を示している。図３は、図２のＡ−Ａ線で切断したＴＦＴ基板２の断面構成を示している。図２及び図３に示すように、ＴＦＴ基板２は、図２の左右方向に延びる複数のゲートバスライン１２をガラス基板１０上に有している。また、ＴＦＴ基板２上には、ゲートバスライン１２に並列して、蓄積容量バスライン１８が形成されている。ゲートバスライン１２及び蓄積容量バスライン１８上の基板全面には、絶縁膜３０が形成されている。ゲートバスライン１２及び蓄積容量バスライン１８に絶縁膜３０を介して交差して、図２の上下方向に延びる複数のドレインバスライン１４が形成されている。ドレインバスライン１４は、ａ−Ｓｉ層３１とｎ＋ａ−Ｓｉ層２８と金属層２１’とがこの順に積層されて形成されている。ゲートバスライン１２とドレインバスライン１４とにより、各画素領域が画定されている。
【００２０】
蓄積容量バスライン１８とドレインバスライン１４の交差位置近傍には、蓄積容量バスライン１８に周囲を囲まれた島状の孤立配線４０が、蓄積容量バスライン１８と同一の形成材料で形成されている。孤立配線４０は、蓄積容量バスライン１８から電気的に分離されている。孤立配線４０は、隣り合う画素領域に跨がって形成されている。
【００２１】
ＴＦＴ２０は、ドレイン電極２１とソース電極２２を有している。ドレイン電極２１は、隣接するドレインバスライン１４から引き出され、その端部がゲートバスライン１２上に形成されたチャネル保護膜（図示せず）上の一端辺側に位置するように形成されている。一方、ソース電極２２は、チャネル保護膜上の他端辺側に位置するように形成されている。このような構成においてチャネル保護膜直下のゲートバスライン１２が当該ＴＦＴ２０のゲート電極として機能するようになっている。
【００２２】
蓄積容量バスライン１８上には、蓄積容量電極１９が画素領域毎に形成されている。蓄積容量電極１９は、ドレインバスライン１４と同一の形成材料で形成されている。ここで、孤立配線４０は、基板面に垂直方向に見て、図２の左側の蓄積容量電極１９に重なっている重なり領域４１と、右側の蓄積容量電極１９に重なっている重なり領域４２とを有している。蓄積容量電極１９は、接続配線２５を介してソース電極２２に電気的に接続されている。接続配線２５は、ドレインバスライン１４と同一の形成材料で形成されている。ドレインバスライン１４、ドレイン電極２１、ソース電極２２、蓄積容量電極１９及び接続配線２５上の基板全面には、絶縁膜３２が形成されている。絶縁膜３２上には、Ｒ、Ｇ、Ｂの各ＣＦ樹脂層３３Ｒ、３３Ｇ、３３Ｂが、例えば図２の上下方向に延びるストライプ状に形成されている（図３では、ＣＦ樹脂層３３Ｒ、３３Ｇを示している）。ＣＦ樹脂層３３Ｒ、３３Ｇ、３３Ｂ上の基板全面には、平坦化有機樹脂膜３６が形成されている。
【００２３】
平坦化有機樹脂膜３６上には、透明導電膜からなる画素電極１６が画素領域毎に形成されている。画素電極１６は、蓄積容量電極１９上の平坦化有機樹脂膜３６、ＣＦ樹脂層３３Ｒ、３３Ｇ、３３Ｂ及び絶縁膜３２が開口されたコンタクトホール２４を介して、蓄積容量電極１９に電気的に接続されている。すなわち画素電極１６は、蓄積容量電極１９及び接続配線２５を介してソース電極２２に電気的に接続されている。
【００２４】
次に、本実施の形態による表示装置用基板の製造方法について図４及び図５を用いて説明する。図４及び図５は、本実施の形態による表示装置用基板の製造方法を示し、図３に対応する工程断面図である。まず、図４（ａ）に示すように、透明で絶縁性を有するガラス基板１０上に例えば膜厚１５０ｎｍのＣｒ膜又はＡｌ、Ｔｉの積層膜を成膜してパターニングし、蓄積容量バスライン１８と、蓄積容量バスライン１８から分離された孤立配線４０とを形成する。同時に、ゲートバスライン１２が形成される。次に、図４（ｂ）に示すように、ＳｉＮ膜からなる絶縁膜３０（例えば膜厚４００ｎｍ）、ａ−Ｓｉ層３１（例えば膜厚１５ｎｍ）及びＳｉＮ膜２３（例えば膜厚１２０ｎｍ）を連続して成膜する。その後、ＳｉＮ膜２３をパターニングして、ゲート電極となる領域のゲートバスライン１２上にチャネル保護膜（図示せず）を形成する。蓄積容量バスライン１８上及び孤立配線４０上のＳｉＮ膜２３はこのパターニングにより除去される。
【００２５】
次いで、図４（ｃ）に示すように、コンタクト層となる例えば膜厚３０ｎｍのｎ＋ａ−Ｓｉ層２８と、例えば膜厚１５０ｎｍのドレイン金属層２１’とを連続成膜する。次に、ドレイン金属層２１’、ｎ＋ａ−Ｓｉ層２８及びａ−Ｓｉ層３１をパターニングして、図５（ａ）に示すように蓄積容量電極１９及びドレインバスライン１４を形成する。同時に、ドレイン電極２１、ソース電極２２及び接続配線２５が形成される。蓄積容量電極１９は、基板面に垂直方向に見て、一部が孤立配線４０と重なるように形成される。このパターニングでは、ＴＦＴ２０毎に形成されたチャネル保護膜がエッチングストッパとして機能し、その下層のａ−Ｓｉ層３１はエッチングされずに残存する。
【００２６】
次に、図５（ｂ）に示すように、蓄積容量電極１９、ドレインバスライン１４、ドレイン電極２１、ソース電極２２及び接続配線２５上の基板全面に、プラズマＣＶＤ法を用いて例えば膜厚３００ｎｍの絶縁膜３２を形成する。次いで、例えば膜厚２μｍの色樹脂層を絶縁膜３２上に形成してパターニングし、ＣＦ樹脂層３３Ｒ、３３Ｇ、３３Ｂをそれぞれ形成する。このとき、コンタクトホール２４が形成される領域のＣＦ樹脂層３３Ｒ、３３Ｇ、３３Ｂは開口される。次に、図５（ｃ）に示すように、ＣＦ樹脂層３３Ｒ、３３Ｇ、３３Ｂ上の全面に、例えば膜厚３μｍの平坦化有機樹脂膜３６を形成する。
【００２７】
次に、平坦化有機樹脂膜３６をパターニングし、コンタクトホール２４の形成される領域と端子部とを開口する。次に、平坦化有機樹脂膜３６をエッチングマスクとして用いて絶縁膜３２をエッチングし、端子部の窓開けと同時に、蓄積容量電極１９表面が露出するコンタクトホール２４を形成する。次に、例えば膜厚７０ｎｍの透明導電膜を成膜してパターニングし、画素電極１６を形成する。画素電極１６はコンタクトホール２４を介して蓄積容量電極１９に電気的に接続される。以上の工程を経て、図２及び図３に示すＴＦＴ基板２が完成する。
【００２８】
次に、本実施の形態によるＴＦＴ基板２に生じたゲートバスライン１２の断線欠陥を修復する欠陥修復方法について図６を用いて説明する。図６は、本実施の形態によるＴＦＴ基板２の欠陥修復方法を示す図である。図６に示すように、図中上方のゲートバスライン１２には、断線部４４で断線が生じている。この断線欠陥は、ゲートバスライン１２形成後、ドレインバスライン１４形成後又は画素電極１６形成後に行われた欠陥検査工程で検出されているものとする。
【００２９】
まず、断線部４４を挟んで両側の画素の接続部４８、４９にレーザ光を照射し、ＴＦＴ２０のソース電極２２とゲートバスライン１２とを電気的に接続する。次に、重なり領域４１内の接続部５０と、重なり領域４２内の接続部５１とにレーザ光を照射し、両画素の蓄積容量電極１９と孤立配線４０とを電気的に接続する。以上の工程により、ソース電極２２、接続配線２５、蓄積容量電極１９、及び孤立配線４０を介してゲートバスライン１２の断線両端部が電気的に接続され、断線欠陥が修復される。なお、両画素のドレイン電極２１は、切断部４６、４７で切断し、ドレインバスライン１４から切り離しておいた方がよい。
【００３０】
本実施の形態によれば、レーザウェルディング法を用いて断線欠陥を修復するため、短時間で確実に断線欠陥を修復できる。また、断線欠陥を表示領域内で修復できるため、予めリペア配線を形成しておく必要がない。
【００３１】
〔第２の実施の形態〕
次に、本発明の第２の実施の形態による表示装置用基板並びにその欠陥修復方法及びそれを含む製造方法について図７乃至図１３を用いて説明する。図７は、本実施の形態によるＴＦＴ基板２の４画素分の構成を示している。図８（ａ）は図７のＢ−Ｂ線で切断したＴＦＴ基板２の断面構成を示し、図８（ｂ）は図７のＣ−Ｃ線で切断したＴＦＴ基板２の断面構成を示している。図８（ｃ）は図７のＤ−Ｄ線で切断したＴＦＴ基板２の断面構成を示している。図７及び図８（ａ）〜（ｃ）に示すように、ＴＦＴ基板２は、図２に示す構成と異なり、ソース電極２２と蓄積容量電極１９とを電気的に接続する接続配線２５を有していない。ソース電極２２はコンタクトホール２６を介して画素電極１６に電気的に接続され、蓄積容量電極１９はコンタクトホール２４を介して画素電極１６に電気的に接続されている。
【００３２】
ＴＦＴ２０と隣り合うドレインバスライン１４との間のゲートバスライン１２上方には、ゲートバスライン１２の欠陥修復に用いる欠陥修復用端子５２が形成されている。欠陥修復用端子５２は、例えばＩＴＯ等の画素電極１６と同一の形成材料で形成され、コンタクトホール２７を介してゲートバスライン１２に電気的に接続されている。欠陥修復用端子５２は、例えば各画素毎に等間隔に配置されている。
【００３３】
ドレインバスライン１４の例えば蓄積容量バスライン１８との交差領域上方には、ドレインバスライン１４の欠陥修復に用いる欠陥修復用端子５３が形成されている。欠陥修復用端子５３は、例えばＩＴＯ等の画素電極１６と同一の形成材料で形成され、コンタクトホール２７を介してドレインバスライン１４に電気的に接続されている。欠陥修復用端子５３は、例えば各画素毎に等間隔に配置されている。
【００３４】
次に、本実施の形態による表示装置用基板の製造方法について図９乃至図１１を用いて説明する。図９乃至図１１は、本実施の形態による表示装置用基板の製造方法を示している。図９は図８（ａ）に対応する工程断面図であり、図１０は図８（ｂ）に対応する工程断面図である。図１１は図８（ｃ）に対応する工程断面図である。まず、図９（ａ）、図１０（ａ）、図１１（ａ）に示すように、透明で絶縁性を有するガラス基板１０上に、例えば膜厚１５０ｎｍのＣｒ膜又はＡｌ、Ｔｉの積層膜を成膜してパターニングし、ゲートバスライン１２及び蓄積容量バスライン１８を形成する。ここで、コンタクトホール２７を形成する領域では、ゲートバスライン１２の幅を若干広く形成しておくとコンタクトホール２７の形成が容易になる。次に、ＳｉＮ膜からなる絶縁膜３０（例えば膜厚４００ｎｍ）、ａ−Ｓｉ層３１（例えば膜厚１５ｎｍ）及びＳｉＮ膜２３（例えば膜厚１２０ｎｍ）を連続して成膜する。
【００３５】
次に、ＳｉＮ膜２３をパターニングして、ゲート電極となる領域のゲートバスライン１２上にチャネル保護膜（図示せず）を形成する。次に、図９（ｂ）、図１０（ｂ）、図１１（ｂ）に示すように、コンタクト層となる例えば膜厚３０ｎｍのｎ＋ａ−Ｓｉ層２８と、例えば膜厚１５０ｎｍのドレイン金属層２１’とを連続成膜する。次に、ドレイン金属層２１’、ｎ＋ａ−Ｓｉ層２８及びａ−Ｓｉ層３１をパターニングして、図９（ｃ）、図１０（ｃ）、図１１（ｃ）に示すようにドレインバスライン１４を形成する。同時に、蓄積容量電極１９、ドレイン電極２１及びソース電極２２が形成される。このパターニングでは、チャネル保護膜がエッチングストッパとして機能し、その下層のａ−Ｓｉ層３１はエッチングされずに残存する。ここで、コンタクトホール２７を形成する領域では、ドレインバスライン１４の幅を若干広く形成しておくとコンタクトホール２７の形成が容易になる。次に、ドレインバスライン１４、蓄積容量電極１９、ドレイン電極２１及びソース電極２２上の基板全面に、プラズマＣＶＤ法を用いて例えば膜厚３００ｎｍの絶縁膜３２を形成する。
【００３６】
次に、図９（ｄ）、図１０（ｄ）、図１１（ｄ）に示すように、例えば膜厚２μｍの色樹脂層を絶縁膜３２上に形成してパターニングし、ＣＦ樹脂層３３Ｒ、３３Ｇ、３３Ｂをそれぞれ形成する。このとき、コンタクトホール２７が形成される領域のＣＦ樹脂層３３Ｒ、３３Ｇ、３３Ｂは開口され、コンタクトホール２７’が形成される。同様に、コンタクトホール２４、２６が形成される領域のＣＦ樹脂層３３Ｒ、３３Ｇ、３３Ｂは開口される。次に、ＣＦ樹脂層３３Ｒ、３３Ｇ、３３Ｂ上の全面に、例えば膜厚３μｍの平坦化有機樹脂膜３６を形成する。
【００３７】
次に、平坦化有機樹脂膜３６をパターニングし、コンタクトホール２４、２６、２７の形成される領域と端子部とを開口する。次に、平坦化有機樹脂膜３６をエッチングマスクとして用いて絶縁膜３２をエッチングし、端子部の窓開けと同時に、コンタクトホール２４、２６、２７を形成する。次に、例えば膜厚７０ｎｍのＩＴＯ等の透明導電膜を成膜してパターニングし、画素電極１６を形成する。同時に、欠陥修復用端子５２、５３が形成される。画素電極１６はコンタクトホール２６を介してソース電極２２に電気的に接続され、コンタクトホール２４を介して蓄積容量電極１９に電気的に接続される。欠陥修復用端子５２は、コンタクトホール２７を介してゲートバスライン１２に電気的に接続される。欠陥修復用端子５３は、コンタクトホール２７を介してドレインバスライン１４に電気的に接続される。以上の工程を経て、図７及び図８に示すＴＦＴ基板２が完成する。
【００３８】
次に、本実施の形態によるＴＦＴ基板２に生じたゲートバスライン１２及びドレインバスライン１４の断線欠陥を修復する欠陥修復方法について図１２及び図１３を用いて説明する。図１２は、本実施の形態によるＴＦＴ基板２の欠陥修復方法を示す図である。図１３（ａ）は図１２のＥ−Ｅ線で切断したＴＦＴ基板２の断面を示し、図１３（ｂ）は図１２のＦ−Ｆ線で切断したＴＦＴ基板２の断面を示している。図１２及び図１３（ａ）、（ｂ）に示すように、図１２の上方のゲートバスライン１２には、断線部４４で断線が生じている。また、図１２の中央のドレインバスライン１４には、断線部４５で断線が生じている。これらの断線欠陥は、ゲートバスライン１２形成後、ドレインバスライン１４形成後又は画素電極１６形成後に行われた欠陥検査工程で検出されているものとする。
【００３９】
ゲートバスライン１２の断線を修復する際には、断線部４４を挟んで両側の欠陥修復用端子５２間に、例えば光ＣＶＤ法（レーザＣＶＤ法）を用いて欠陥修復用導電膜５４を形成する。これにより、欠陥修復用導電膜５４を介してゲートバスライン１２の断線両端部が電気的に接続され、断線欠陥が修復される。図１３（ａ）に示すように、欠陥修復後のコンタクトホール２７近傍は、ゲート金属層からなるゲートバスライン１２、ＩＴＯ等からなる欠陥修復用端子５２及び欠陥修復用導電膜５４が積層された構成になっている。
【００４０】
ドレインバスライン１４の断線を修復する際には、断線部４５を挟んで両側の欠陥修復用端子５３間に、例えば光ＣＶＤ法を用いて欠陥修復用導電膜５５を形成する。これにより、欠陥修復用導電膜５５を介してドレインバスライン１４の断線両端部が電気的に接続され、断線欠陥が修復される。図１３（ｂ）に示すように、欠陥修復後のコンタクトホール２７近傍は、ドレイン金属層からなるドレインバスライン１４、ＩＴＯ等からなる欠陥修復用端子５３及び欠陥修復用導電膜５５が積層された構成になっている。
【００４１】
本実施の形態では、レーザ光を照射して欠陥修復用のコンタクトホールを形成する工程が必要ないため、欠陥修復工程が容易になり、表面汚染が生じることもない。また、コンタクトホール２７はエッチングにより形成されているため、表面側の開口幅が広い順テーパ状に形成される。このため、断線したバスライン１２、１４と欠陥修復用導電膜５５、５６との電気的な接続が確実になり、液晶表示装置の信頼性が向上する。さらに、コンタクトホール２７の形成された領域には、例えばＩＴＯからなる欠陥修復用端子５２、５３が形成されているため、後工程の耐薬品性が向上し、ゲートバスライン１２、ドレインバスライン１４の信頼性が向上する。
【００４２】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では透過型の液晶表示装置を例に挙げたが、本発明はこれに限らず、反射型や半透過型等の他の液晶表示装置にも適用できる。
【００４３】
また、上記実施の形態ではチャネル保護膜型のＴＦＴを備えた液晶表示装置用基板を例に挙げたが、本発明はこれに限らず、チャネルエッチ型のＴＦＴを備えた液晶表示装置用基板にも適用できる。
【００４４】
さらに、上記実施の形態では、ＣＦ−ｏｎ−ＴＦＴ構造の液晶表示装置を例に挙げたが、本発明はこれに限らず、対向基板側にＣＦが形成された液晶表示装置にも適用できる。
【００４５】
また、上記実施の形態では液晶表示装置を例に挙げたが、本発明はこれに限らず、有機ＥＬ表示装置や無機ＥＬ表示装置等の他の表示装置にも適用できる。
【００４６】
以上説明した実施の形態による表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法は、以下のようにまとめられる。
（付記１）
基板上に並列して形成された複数のゲートバスラインと、
前記複数のゲートバスラインに絶縁膜を介して交差する複数のドレインバスラインと、
前記複数のゲートバスライン及び前記複数のドレインバスラインの各交差位置近傍に形成された薄膜トランジスタと、
前記複数のゲートバスラインに並列して形成された複数の蓄積容量バスラインと、
前記蓄積容量バスラインに絶縁膜を介して対向して配置され、前記薄膜トランジスタのソース電極に電気的に接続された蓄積容量電極と、
基板面に垂直方向に見て、隣り合う２つの前記蓄積容量電極にそれぞれ重なる２つの重なり領域を備え、前記蓄積容量バスラインから電気的に分離された孤立配線と
を有することを特徴とする表示装置用基板。
【００４７】
（付記２）
付記１記載の表示装置用基板において、
前記孤立配線は、前記蓄積容量バスラインと同一の形成材料で形成されていること
を特徴とする表示装置用基板。
【００４８】
（付記３）
付記１又は２に記載の表示装置用基板のゲートバスラインに生じた断線欠陥部を修復する欠陥修復方法において、
前記断線欠陥部の両側で前記ゲートバスラインと前記ソース電極とをそれぞれ電気的に接続し、
前記２つの重なり領域で、前記蓄積容量電極と前記孤立配線とを電気的に接続すること
を特徴とする表示装置用基板の欠陥修復方法。
【００４９】
（付記４）
基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、
前記バスライン上に形成された欠陥修復用のコンタクトホールと、
前記コンタクトホールを介して前記バスラインに電気的に接続された欠陥修復用端子と
を有することを特徴とする表示装置用基板。
【００５０】
（付記５）
付記４記載の表示装置用基板において、
画素領域毎に形成された画素電極をさらに有し、
前記欠陥修復用端子は、前記画素電極と同一の形成材料で形成されていること
を特徴とする表示装置用基板。
【００５１】
（付記６）
付記４又は５に記載の表示装置用基板の前記バスラインに生じた断線欠陥部を修復する欠陥修復方法において、
前記断線欠陥部を挟む２つの欠陥修復用端子間を電気的に接続する欠陥修復用導電膜を形成すること
を特徴とする表示装置用基板の欠陥修復方法。
【００５２】
（付記７）
複数のバスラインを有する基板を備えた表示装置において、
前記基板は、付記１又は２又は４又は５に記載の表示装置用基板が用いられていること
を特徴とする表示装置。
【００５３】
（付記８）
絶縁膜を介して互いに交差する複数のバスラインを基板上に形成し、前記複数のバスラインに生じた断線欠陥を修復する表示装置用基板の製造方法において、
付記３又は６に記載の表示装置用基板の欠陥修復方法が用いられていること
を特徴とする表示装置用基板の製造方法。
【００５４】
【発明の効果】
以上の通り、本発明によれば、欠陥修復工程を簡略化でき、信頼性を向上できる表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による表示装置の概略構成を示す図である。
【図２】本発明の第１の実施の形態による表示装置用基板の構成を示す図である。
【図３】本発明の第１の実施の形態による表示装置用基板の構成を示す断面図である。
【図４】本発明の第１の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図５】本発明の第１の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図６】本発明の第１の実施の形態による表示装置用基板の欠陥修復方法を示す図である。
【図７】本発明の第２の実施の形態による表示装置用基板の構成を示す図である。
【図８】本発明の第２の実施の形態による表示装置用基板の構成を示す断面図である。
【図９】本発明の第２の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図１０】本発明の第２の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図１１】本発明の第２の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図１２】本発明の第２の実施の形態による表示装置用基板の欠陥修復方法を示す図である。
【図１３】本発明の第２の実施の形態による表示装置用基板の欠陥修復方法を示す断面図である。
【図１４】従来の液晶表示装置用基板の構成を示す図である。
【図１５】従来の液晶表示装置用基板の構成を示す断面図である。
【図１６】従来の液晶表示装置用基板の製造方法を示す工程断面図である。
【図１７】従来の液晶表示装置用基板の製造方法を示す工程断面図である。
【符号の説明】
２ ＴＦＴ基板
４ 対向基板
１２ ゲートバスライン
１４ ドレインバスライン
１６ 画素電極
１８ 蓄積容量バスライン
１９ 蓄積容量電極
２０ ＴＦＴ
２１ ドレイン電極
２１’ 金属層
２２ ソース電極
２３ ＳｉＮ膜
２４、２６、２７ コンタクトホール
２５ 接続配線
２８ ｎ＋ａ−Ｓｉ層
３０、３２ 絶縁膜
３１ ａ−Ｓｉ層
３３ ＣＦ樹脂層
３６ 平坦化有機樹脂膜
４０ 孤立配線
４１、４２ 重なり領域
４４、４５ 断線部
４６、４７ 切断部
４８、４９、５０、５１ 接続部
５２、５３ 欠陥修復用端子
５４、５５ 欠陥修復用導電膜
８０ ゲートバスライン駆動回路
８２ データバスライン駆動回路
８４ 制御回路
８６、８７ 偏光板
８８ バックライトユニット
【発明の属する技術分野】
本発明は、ＯＡ機器等の表示部として用いられる表示装置及びそれに用いられる表示装置用基板、並びにその欠陥修復方法及びそれを含む製造方法に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶表示装置は、薄膜トランジスタ（ＴＦＴ）や画素電極が画素毎に形成されたＴＦＴ基板と、共通電極が形成された対向基板と、両基板間に封止された液晶とを有している。
【０００３】
図１４は従来のＣＦ−ｏｎ−ＴＦＴ構造のＴＦＴ基板の構成を示し、図１５は図１４のＸ−Ｘ線で切断した断面構成を示している。図１４及び図１５に示すように、ＴＦＴ基板１０２は、図１４の左右方向に延びる複数のゲートバスライン１１２をガラス基板１１０上に有している。またＴＦＴ基板１０２上には、ゲートバスライン１１２に並列して、複数の蓄積容量バスライン１１８が形成されている。ゲートバスライン１１２及び蓄積容量バスライン１１８上には、絶縁膜１３０が形成されている。ゲートバスライン１１２及び蓄積容量バスライン１１８に絶縁膜１３０を介して交差して、図１４の上下方向に延びる複数のドレインバスライン１１４が形成されている。ドレインバスライン１１４は、ａ−Ｓｉ層１３１とｎ＋ａ−Ｓｉ層１２８と金属層１２１’とがこの順に積層されて形成されている。ゲートバスライン１１２とドレインバスライン１１４の交差位置近傍には、ＴＦＴ１２０が形成されている。
【０００４】
ＴＦＴ１２０は、ドレイン電極１２１とソース電極１２２を有している。ドレイン電極１２１は、隣接するドレインバスライン１１４から引き出され、その端部がゲートバスライン１１２上に形成されたチャネル保護膜（図示せず）上の一端辺側に位置するように形成されている。一方、ソース電極１２２は、チャネル保護膜上の他端辺側に位置するように形成されている。このような構成においてチャネル保護膜直下のゲートバスライン１１２が当該ＴＦＴ１２０のゲート電極として機能するようになっている。
【０００５】
蓄積容量バスライン１１８上には、画素領域毎に蓄積容量電極（中間電極）１１９が形成されている。蓄積容量電極１１９は、ドレインバスライン１１４と同一の形成材料で形成されている。蓄積容量電極１１９は、接続配線１２５を介してソース電極１２２に電気的に接続されている。ドレインバスライン１１４、ドレイン電極１２１、ソース電極１２２、蓄積容量電極１１９及び接続配線１２５上には、絶縁膜１３２が形成されている。絶縁膜１３２上には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各カラーフィルタ（ＣＦ）樹脂層１３３Ｒ、１３３Ｇ、１３３Ｂが、例えば図１４の上下方向に延びるストライプ状に形成されている（図１５では、ＣＦ樹脂層１３３Ｒ、１３３Ｇを示している）。ＣＦ樹脂層１３３Ｒ、１３３Ｇ、１３３Ｂ上には、平坦化有機樹脂膜１３６が形成されている。平坦化有機樹脂膜１３６上には、透明導電膜からなる画素電極１１６が画素領域毎に形成されている。
【０００６】
画素電極１１６は、蓄積容量電極１１９上の平坦化有機樹脂膜１３６、ＣＦ樹脂層１３３Ｒ、１３３Ｇ、１３３Ｂ及び絶縁膜１３２が開口されたコンタクトホール１２４を介して、蓄積容量電極１１９に電気的に接続されている。すなわち画素電極１１６は、蓄積容量電極１１９及び接続配線１２５を介してソース電極１２２に電気的に接続されている。
【０００７】
図１６及び図１７は、従来のＴＦＴ基板１０２の製造方法を示し、図１５に対応する工程断面図である。図１６（ａ）に示すように、透明で絶縁性を有するガラス基板１１０上にゲート金属層を成膜してパターニングし、蓄積容量バスライン１１８を形成する。同時に、ゲートバスライン１１２が形成される。次に、図１６（ｂ）に示すように、シリコン窒化膜（ＳｉＮ膜）からなる絶縁膜１３０、アモルファスシリコン（ａ−Ｓｉ）層１３１及びＳｉＮ膜１２３を連続して成膜する。その後、ＳｉＮ膜１２３をパターニングして、ゲート電極となる領域のゲートバスライン１１２上にチャネル保護膜（図示せず）を形成する。蓄積容量バスライン１１８上のＳｉＮ膜１２３はこのパターニングにより除去される。
【０００８】
次いで、図１６（ｃ）に示すように、コンタクト層となるｎ＋ａ−Ｓｉ層１２８、ドレイン金属層１２１’を連続成膜する。次に、ドレイン金属層１２１’、ｎ＋ａ−Ｓｉ層１２８及びａ−Ｓｉ層１３１をパターニングして、図１７（ａ）に示すように蓄積容量電極１１９、ドレインバスライン１１４を形成する。同時に、ドレイン電極１２１、ソース電極１２２及び接続配線１２５が形成される。
【０００９】
次に、図１７（ｂ）に示すように、プラズマＣＶＤ法を用いて絶縁膜１３２を成膜する。次いで、絶縁膜１３２上に色樹脂層を塗布してパターニングし、ＣＦ樹脂層１３３Ｒ、１３３Ｇ、１３３Ｂをそれぞれ形成する。このとき、ＣＦ樹脂層１３３Ｒ、１３３Ｇ、１３３Ｂは、蓄積容量電極１１９上のコンタクトホール１２４となる領域が開口される。次に、図１７（ｃ）に示すように、ＣＦ樹脂層１３３Ｒ、１３３Ｇ、１３３Ｂ上に平坦化有機樹脂膜１３６を形成する。
【００１０】
次に、端子部の窓開けと同時に、蓄積容量電極１１９上にコンタクトホール１２４を形成する。次に、透明導電膜を成膜してパターニングし、画素電極１１６を形成する。画素電極１１６はコンタクトホール１２４を介して蓄積容量電極１１９に電気的に接続される。以上の工程を経て、図１４及び図１５に示すＴＦＴ基板１０２が完成する。
【００１１】
【特許文献１】
特開平４−２４３２３１号公報
【特許文献２】
特開２０００−１９４０１１号公報
【特許文献３】
特開２０００−２２７５８９号公報
【００１２】
【発明が解決しようとする課題】
ところで、液晶表示装置において製造コストの低減は重要な課題である。製造コスト低減には、まず、製造歩留まりの向上が強く望まれる。液晶表示装置の製造歩留まりを低下させる原因の一つに、ＴＦＴ基板１０２上に形成されたゲートバスライン１１２やドレインバスライン１１４等の配線パターンに生じる断線欠陥がある。
【００１３】
片側駆動方式のＴＦＴ基板１０２では、ゲートバスライン１１２の断線欠陥は致命的であり、製品不良になる。ドレインバスライン１１４に断線が生じている場合は、断線したドレインバスライン１１４とパネル周囲に設けられたリペア配線とをＹＡＧレーザ等を用いたレーザウェルディング法により電気的に接続し、信号を迂回可能にすることによって修復される。しかしながら、リペア配線を用いた欠陥修復を行うためには、予めＴＦＴ基板１０２上にリペア配線を形成しておく必要があるため、ＴＦＴ基板１０２の配線設計が複雑になるという問題が生じる。
【００１４】
また、断線したバスライン１１２、１１４は、レーザ光を用いた化学的蒸気薄膜形成法（レーザＣＶＤ法）を用いて修復することもできる。レーザＣＶＤ法により断線欠陥を修復するには、まず断線欠陥を挟む断線両端部上にレーザ光を照射して断線修復用のコンタクトホールを形成し、断線両端部表面を露出させる必要がある。図１４及び図１５に示すようなＣＦ−ｏｎ−ＴＦＴ構造のＴＦＴ基板１０２では、絶縁膜１３０、１３２、ＣＦ樹脂層１３３Ｒ、１３３Ｇ、１３３Ｂ、平坦化有機樹脂膜１３６がゲートバスライン１１２上に形成されている。これらの膜厚は、例えば合わせて５μｍ程度である。また、レーザ光を照射して形成された断線修復用のコンタクトホールは、内壁面が基板面及び平坦化有機樹脂膜１３６表面にほぼ垂直になってしまう。したがって、断線修復用のコンタクトホールとその外側との間には、極めて急峻で大きい段差が形成されることになる。このため、断線修復用のコンタクトホールの形成により欠陥修復工程が煩雑になるとともに、断線したバスライン１１２、１１４とレーザＣＶＤ法を用いて形成される導電膜との間の電気的な接続が困難になるおそれが生じ、液晶表示装置の信頼性が低下する。
【００１５】
本発明の目的は、欠陥修復工程を簡略化でき、信頼性を向上できる表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的は、基板上に並列して形成された複数のゲートバスラインと、前記複数のゲートバスラインに絶縁膜を介して交差する複数のドレインバスラインと、前記複数のゲートバスライン及び前記複数のドレインバスラインの各交差位置近傍に形成された薄膜トランジスタと、前記複数のゲートバスラインに並列して形成された複数の蓄積容量バスラインと、前記蓄積容量バスラインに絶縁膜を介して対向して配置され、前記薄膜トランジスタのソース電極に電気的に接続された蓄積容量電極と、基板面に垂直方向に見て、隣り合う２つの前記蓄積容量電極にそれぞれ重なる２つの重なり領域を備え、前記蓄積容量バスラインから電気的に分離された孤立配線とを有することを特徴とする表示装置用基板によって達成される。
【００１７】
【発明の実施の形態】
〔第１の実施の形態〕
本発明の第１の実施の形態による表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法について図１乃至図６を用いて説明する。図１は、本実施の形態による表示装置の例としてアクティブマトリクス型の液晶表示装置の概略構成を示している。図１に示すように、アクティブマトリクス型の液晶表示装置は、絶縁膜を介して互いに交差して形成されたゲートバスライン及びドレインバスラインと、画素毎に形成されたＴＦＴ及び画素電極とを備えたＴＦＴ基板２を有している。本例のＴＦＴ基板２には、ＣＦ樹脂層（図１では図示せず）が形成されている。また、液晶表示装置は、共通電極が形成された対向基板４と、両基板２、４間に封止された液晶（図示せず）とを有している。
【００１８】
ＴＦＴ基板２には、複数のゲートバスラインを駆動するドライバＩＣが実装されたゲートバスライン駆動回路８０と、複数のドレインバスラインを駆動するドライバＩＣが実装されたドレインバスライン駆動回路８２とが設けられている。これらの駆動回路８０、８２は、制御回路８４から出力された所定の信号に基づいて、走査信号やデータ信号を所定のゲートバスラインあるいはドレインバスラインに出力するようになっている。ＴＦＴ基板２の素子形成面と反対側の基板面には偏光板８６が配置され、偏光板８６のＴＦＴ基板２と反対側の面にはバックライトユニット８８が取り付けられている。一方、対向基板４の共通電極形成面と反対側の面には、偏光板８６とクロスニコルに配置された偏光板８７が貼り付けられている。
【００１９】
図２は、本実施の形態によるＴＦＴ基板２の４画素分の構成を示している。図３は、図２のＡ−Ａ線で切断したＴＦＴ基板２の断面構成を示している。図２及び図３に示すように、ＴＦＴ基板２は、図２の左右方向に延びる複数のゲートバスライン１２をガラス基板１０上に有している。また、ＴＦＴ基板２上には、ゲートバスライン１２に並列して、蓄積容量バスライン１８が形成されている。ゲートバスライン１２及び蓄積容量バスライン１８上の基板全面には、絶縁膜３０が形成されている。ゲートバスライン１２及び蓄積容量バスライン１８に絶縁膜３０を介して交差して、図２の上下方向に延びる複数のドレインバスライン１４が形成されている。ドレインバスライン１４は、ａ−Ｓｉ層３１とｎ＋ａ−Ｓｉ層２８と金属層２１’とがこの順に積層されて形成されている。ゲートバスライン１２とドレインバスライン１４とにより、各画素領域が画定されている。
【００２０】
蓄積容量バスライン１８とドレインバスライン１４の交差位置近傍には、蓄積容量バスライン１８に周囲を囲まれた島状の孤立配線４０が、蓄積容量バスライン１８と同一の形成材料で形成されている。孤立配線４０は、蓄積容量バスライン１８から電気的に分離されている。孤立配線４０は、隣り合う画素領域に跨がって形成されている。
【００２１】
ＴＦＴ２０は、ドレイン電極２１とソース電極２２を有している。ドレイン電極２１は、隣接するドレインバスライン１４から引き出され、その端部がゲートバスライン１２上に形成されたチャネル保護膜（図示せず）上の一端辺側に位置するように形成されている。一方、ソース電極２２は、チャネル保護膜上の他端辺側に位置するように形成されている。このような構成においてチャネル保護膜直下のゲートバスライン１２が当該ＴＦＴ２０のゲート電極として機能するようになっている。
【００２２】
蓄積容量バスライン１８上には、蓄積容量電極１９が画素領域毎に形成されている。蓄積容量電極１９は、ドレインバスライン１４と同一の形成材料で形成されている。ここで、孤立配線４０は、基板面に垂直方向に見て、図２の左側の蓄積容量電極１９に重なっている重なり領域４１と、右側の蓄積容量電極１９に重なっている重なり領域４２とを有している。蓄積容量電極１９は、接続配線２５を介してソース電極２２に電気的に接続されている。接続配線２５は、ドレインバスライン１４と同一の形成材料で形成されている。ドレインバスライン１４、ドレイン電極２１、ソース電極２２、蓄積容量電極１９及び接続配線２５上の基板全面には、絶縁膜３２が形成されている。絶縁膜３２上には、Ｒ、Ｇ、Ｂの各ＣＦ樹脂層３３Ｒ、３３Ｇ、３３Ｂが、例えば図２の上下方向に延びるストライプ状に形成されている（図３では、ＣＦ樹脂層３３Ｒ、３３Ｇを示している）。ＣＦ樹脂層３３Ｒ、３３Ｇ、３３Ｂ上の基板全面には、平坦化有機樹脂膜３６が形成されている。
【００２３】
平坦化有機樹脂膜３６上には、透明導電膜からなる画素電極１６が画素領域毎に形成されている。画素電極１６は、蓄積容量電極１９上の平坦化有機樹脂膜３６、ＣＦ樹脂層３３Ｒ、３３Ｇ、３３Ｂ及び絶縁膜３２が開口されたコンタクトホール２４を介して、蓄積容量電極１９に電気的に接続されている。すなわち画素電極１６は、蓄積容量電極１９及び接続配線２５を介してソース電極２２に電気的に接続されている。
【００２４】
次に、本実施の形態による表示装置用基板の製造方法について図４及び図５を用いて説明する。図４及び図５は、本実施の形態による表示装置用基板の製造方法を示し、図３に対応する工程断面図である。まず、図４（ａ）に示すように、透明で絶縁性を有するガラス基板１０上に例えば膜厚１５０ｎｍのＣｒ膜又はＡｌ、Ｔｉの積層膜を成膜してパターニングし、蓄積容量バスライン１８と、蓄積容量バスライン１８から分離された孤立配線４０とを形成する。同時に、ゲートバスライン１２が形成される。次に、図４（ｂ）に示すように、ＳｉＮ膜からなる絶縁膜３０（例えば膜厚４００ｎｍ）、ａ−Ｓｉ層３１（例えば膜厚１５ｎｍ）及びＳｉＮ膜２３（例えば膜厚１２０ｎｍ）を連続して成膜する。その後、ＳｉＮ膜２３をパターニングして、ゲート電極となる領域のゲートバスライン１２上にチャネル保護膜（図示せず）を形成する。蓄積容量バスライン１８上及び孤立配線４０上のＳｉＮ膜２３はこのパターニングにより除去される。
【００２５】
次いで、図４（ｃ）に示すように、コンタクト層となる例えば膜厚３０ｎｍのｎ＋ａ−Ｓｉ層２８と、例えば膜厚１５０ｎｍのドレイン金属層２１’とを連続成膜する。次に、ドレイン金属層２１’、ｎ＋ａ−Ｓｉ層２８及びａ−Ｓｉ層３１をパターニングして、図５（ａ）に示すように蓄積容量電極１９及びドレインバスライン１４を形成する。同時に、ドレイン電極２１、ソース電極２２及び接続配線２５が形成される。蓄積容量電極１９は、基板面に垂直方向に見て、一部が孤立配線４０と重なるように形成される。このパターニングでは、ＴＦＴ２０毎に形成されたチャネル保護膜がエッチングストッパとして機能し、その下層のａ−Ｓｉ層３１はエッチングされずに残存する。
【００２６】
次に、図５（ｂ）に示すように、蓄積容量電極１９、ドレインバスライン１４、ドレイン電極２１、ソース電極２２及び接続配線２５上の基板全面に、プラズマＣＶＤ法を用いて例えば膜厚３００ｎｍの絶縁膜３２を形成する。次いで、例えば膜厚２μｍの色樹脂層を絶縁膜３２上に形成してパターニングし、ＣＦ樹脂層３３Ｒ、３３Ｇ、３３Ｂをそれぞれ形成する。このとき、コンタクトホール２４が形成される領域のＣＦ樹脂層３３Ｒ、３３Ｇ、３３Ｂは開口される。次に、図５（ｃ）に示すように、ＣＦ樹脂層３３Ｒ、３３Ｇ、３３Ｂ上の全面に、例えば膜厚３μｍの平坦化有機樹脂膜３６を形成する。
【００２７】
次に、平坦化有機樹脂膜３６をパターニングし、コンタクトホール２４の形成される領域と端子部とを開口する。次に、平坦化有機樹脂膜３６をエッチングマスクとして用いて絶縁膜３２をエッチングし、端子部の窓開けと同時に、蓄積容量電極１９表面が露出するコンタクトホール２４を形成する。次に、例えば膜厚７０ｎｍの透明導電膜を成膜してパターニングし、画素電極１６を形成する。画素電極１６はコンタクトホール２４を介して蓄積容量電極１９に電気的に接続される。以上の工程を経て、図２及び図３に示すＴＦＴ基板２が完成する。
【００２８】
次に、本実施の形態によるＴＦＴ基板２に生じたゲートバスライン１２の断線欠陥を修復する欠陥修復方法について図６を用いて説明する。図６は、本実施の形態によるＴＦＴ基板２の欠陥修復方法を示す図である。図６に示すように、図中上方のゲートバスライン１２には、断線部４４で断線が生じている。この断線欠陥は、ゲートバスライン１２形成後、ドレインバスライン１４形成後又は画素電極１６形成後に行われた欠陥検査工程で検出されているものとする。
【００２９】
まず、断線部４４を挟んで両側の画素の接続部４８、４９にレーザ光を照射し、ＴＦＴ２０のソース電極２２とゲートバスライン１２とを電気的に接続する。次に、重なり領域４１内の接続部５０と、重なり領域４２内の接続部５１とにレーザ光を照射し、両画素の蓄積容量電極１９と孤立配線４０とを電気的に接続する。以上の工程により、ソース電極２２、接続配線２５、蓄積容量電極１９、及び孤立配線４０を介してゲートバスライン１２の断線両端部が電気的に接続され、断線欠陥が修復される。なお、両画素のドレイン電極２１は、切断部４６、４７で切断し、ドレインバスライン１４から切り離しておいた方がよい。
【００３０】
本実施の形態によれば、レーザウェルディング法を用いて断線欠陥を修復するため、短時間で確実に断線欠陥を修復できる。また、断線欠陥を表示領域内で修復できるため、予めリペア配線を形成しておく必要がない。
【００３１】
〔第２の実施の形態〕
次に、本発明の第２の実施の形態による表示装置用基板並びにその欠陥修復方法及びそれを含む製造方法について図７乃至図１３を用いて説明する。図７は、本実施の形態によるＴＦＴ基板２の４画素分の構成を示している。図８（ａ）は図７のＢ−Ｂ線で切断したＴＦＴ基板２の断面構成を示し、図８（ｂ）は図７のＣ−Ｃ線で切断したＴＦＴ基板２の断面構成を示している。図８（ｃ）は図７のＤ−Ｄ線で切断したＴＦＴ基板２の断面構成を示している。図７及び図８（ａ）〜（ｃ）に示すように、ＴＦＴ基板２は、図２に示す構成と異なり、ソース電極２２と蓄積容量電極１９とを電気的に接続する接続配線２５を有していない。ソース電極２２はコンタクトホール２６を介して画素電極１６に電気的に接続され、蓄積容量電極１９はコンタクトホール２４を介して画素電極１６に電気的に接続されている。
【００３２】
ＴＦＴ２０と隣り合うドレインバスライン１４との間のゲートバスライン１２上方には、ゲートバスライン１２の欠陥修復に用いる欠陥修復用端子５２が形成されている。欠陥修復用端子５２は、例えばＩＴＯ等の画素電極１６と同一の形成材料で形成され、コンタクトホール２７を介してゲートバスライン１２に電気的に接続されている。欠陥修復用端子５２は、例えば各画素毎に等間隔に配置されている。
【００３３】
ドレインバスライン１４の例えば蓄積容量バスライン１８との交差領域上方には、ドレインバスライン１４の欠陥修復に用いる欠陥修復用端子５３が形成されている。欠陥修復用端子５３は、例えばＩＴＯ等の画素電極１６と同一の形成材料で形成され、コンタクトホール２７を介してドレインバスライン１４に電気的に接続されている。欠陥修復用端子５３は、例えば各画素毎に等間隔に配置されている。
【００３４】
次に、本実施の形態による表示装置用基板の製造方法について図９乃至図１１を用いて説明する。図９乃至図１１は、本実施の形態による表示装置用基板の製造方法を示している。図９は図８（ａ）に対応する工程断面図であり、図１０は図８（ｂ）に対応する工程断面図である。図１１は図８（ｃ）に対応する工程断面図である。まず、図９（ａ）、図１０（ａ）、図１１（ａ）に示すように、透明で絶縁性を有するガラス基板１０上に、例えば膜厚１５０ｎｍのＣｒ膜又はＡｌ、Ｔｉの積層膜を成膜してパターニングし、ゲートバスライン１２及び蓄積容量バスライン１８を形成する。ここで、コンタクトホール２７を形成する領域では、ゲートバスライン１２の幅を若干広く形成しておくとコンタクトホール２７の形成が容易になる。次に、ＳｉＮ膜からなる絶縁膜３０（例えば膜厚４００ｎｍ）、ａ−Ｓｉ層３１（例えば膜厚１５ｎｍ）及びＳｉＮ膜２３（例えば膜厚１２０ｎｍ）を連続して成膜する。
【００３５】
次に、ＳｉＮ膜２３をパターニングして、ゲート電極となる領域のゲートバスライン１２上にチャネル保護膜（図示せず）を形成する。次に、図９（ｂ）、図１０（ｂ）、図１１（ｂ）に示すように、コンタクト層となる例えば膜厚３０ｎｍのｎ＋ａ−Ｓｉ層２８と、例えば膜厚１５０ｎｍのドレイン金属層２１’とを連続成膜する。次に、ドレイン金属層２１’、ｎ＋ａ−Ｓｉ層２８及びａ−Ｓｉ層３１をパターニングして、図９（ｃ）、図１０（ｃ）、図１１（ｃ）に示すようにドレインバスライン１４を形成する。同時に、蓄積容量電極１９、ドレイン電極２１及びソース電極２２が形成される。このパターニングでは、チャネル保護膜がエッチングストッパとして機能し、その下層のａ−Ｓｉ層３１はエッチングされずに残存する。ここで、コンタクトホール２７を形成する領域では、ドレインバスライン１４の幅を若干広く形成しておくとコンタクトホール２７の形成が容易になる。次に、ドレインバスライン１４、蓄積容量電極１９、ドレイン電極２１及びソース電極２２上の基板全面に、プラズマＣＶＤ法を用いて例えば膜厚３００ｎｍの絶縁膜３２を形成する。
【００３６】
次に、図９（ｄ）、図１０（ｄ）、図１１（ｄ）に示すように、例えば膜厚２μｍの色樹脂層を絶縁膜３２上に形成してパターニングし、ＣＦ樹脂層３３Ｒ、３３Ｇ、３３Ｂをそれぞれ形成する。このとき、コンタクトホール２７が形成される領域のＣＦ樹脂層３３Ｒ、３３Ｇ、３３Ｂは開口され、コンタクトホール２７’が形成される。同様に、コンタクトホール２４、２６が形成される領域のＣＦ樹脂層３３Ｒ、３３Ｇ、３３Ｂは開口される。次に、ＣＦ樹脂層３３Ｒ、３３Ｇ、３３Ｂ上の全面に、例えば膜厚３μｍの平坦化有機樹脂膜３６を形成する。
【００３７】
次に、平坦化有機樹脂膜３６をパターニングし、コンタクトホール２４、２６、２７の形成される領域と端子部とを開口する。次に、平坦化有機樹脂膜３６をエッチングマスクとして用いて絶縁膜３２をエッチングし、端子部の窓開けと同時に、コンタクトホール２４、２６、２７を形成する。次に、例えば膜厚７０ｎｍのＩＴＯ等の透明導電膜を成膜してパターニングし、画素電極１６を形成する。同時に、欠陥修復用端子５２、５３が形成される。画素電極１６はコンタクトホール２６を介してソース電極２２に電気的に接続され、コンタクトホール２４を介して蓄積容量電極１９に電気的に接続される。欠陥修復用端子５２は、コンタクトホール２７を介してゲートバスライン１２に電気的に接続される。欠陥修復用端子５３は、コンタクトホール２７を介してドレインバスライン１４に電気的に接続される。以上の工程を経て、図７及び図８に示すＴＦＴ基板２が完成する。
【００３８】
次に、本実施の形態によるＴＦＴ基板２に生じたゲートバスライン１２及びドレインバスライン１４の断線欠陥を修復する欠陥修復方法について図１２及び図１３を用いて説明する。図１２は、本実施の形態によるＴＦＴ基板２の欠陥修復方法を示す図である。図１３（ａ）は図１２のＥ−Ｅ線で切断したＴＦＴ基板２の断面を示し、図１３（ｂ）は図１２のＦ−Ｆ線で切断したＴＦＴ基板２の断面を示している。図１２及び図１３（ａ）、（ｂ）に示すように、図１２の上方のゲートバスライン１２には、断線部４４で断線が生じている。また、図１２の中央のドレインバスライン１４には、断線部４５で断線が生じている。これらの断線欠陥は、ゲートバスライン１２形成後、ドレインバスライン１４形成後又は画素電極１６形成後に行われた欠陥検査工程で検出されているものとする。
【００３９】
ゲートバスライン１２の断線を修復する際には、断線部４４を挟んで両側の欠陥修復用端子５２間に、例えば光ＣＶＤ法（レーザＣＶＤ法）を用いて欠陥修復用導電膜５４を形成する。これにより、欠陥修復用導電膜５４を介してゲートバスライン１２の断線両端部が電気的に接続され、断線欠陥が修復される。図１３（ａ）に示すように、欠陥修復後のコンタクトホール２７近傍は、ゲート金属層からなるゲートバスライン１２、ＩＴＯ等からなる欠陥修復用端子５２及び欠陥修復用導電膜５４が積層された構成になっている。
【００４０】
ドレインバスライン１４の断線を修復する際には、断線部４５を挟んで両側の欠陥修復用端子５３間に、例えば光ＣＶＤ法を用いて欠陥修復用導電膜５５を形成する。これにより、欠陥修復用導電膜５５を介してドレインバスライン１４の断線両端部が電気的に接続され、断線欠陥が修復される。図１３（ｂ）に示すように、欠陥修復後のコンタクトホール２７近傍は、ドレイン金属層からなるドレインバスライン１４、ＩＴＯ等からなる欠陥修復用端子５３及び欠陥修復用導電膜５５が積層された構成になっている。
【００４１】
本実施の形態では、レーザ光を照射して欠陥修復用のコンタクトホールを形成する工程が必要ないため、欠陥修復工程が容易になり、表面汚染が生じることもない。また、コンタクトホール２７はエッチングにより形成されているため、表面側の開口幅が広い順テーパ状に形成される。このため、断線したバスライン１２、１４と欠陥修復用導電膜５５、５６との電気的な接続が確実になり、液晶表示装置の信頼性が向上する。さらに、コンタクトホール２７の形成された領域には、例えばＩＴＯからなる欠陥修復用端子５２、５３が形成されているため、後工程の耐薬品性が向上し、ゲートバスライン１２、ドレインバスライン１４の信頼性が向上する。
【００４２】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では透過型の液晶表示装置を例に挙げたが、本発明はこれに限らず、反射型や半透過型等の他の液晶表示装置にも適用できる。
【００４３】
また、上記実施の形態ではチャネル保護膜型のＴＦＴを備えた液晶表示装置用基板を例に挙げたが、本発明はこれに限らず、チャネルエッチ型のＴＦＴを備えた液晶表示装置用基板にも適用できる。
【００４４】
さらに、上記実施の形態では、ＣＦ−ｏｎ−ＴＦＴ構造の液晶表示装置を例に挙げたが、本発明はこれに限らず、対向基板側にＣＦが形成された液晶表示装置にも適用できる。
【００４５】
また、上記実施の形態では液晶表示装置を例に挙げたが、本発明はこれに限らず、有機ＥＬ表示装置や無機ＥＬ表示装置等の他の表示装置にも適用できる。
【００４６】
以上説明した実施の形態による表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法は、以下のようにまとめられる。
（付記１）
基板上に並列して形成された複数のゲートバスラインと、
前記複数のゲートバスラインに絶縁膜を介して交差する複数のドレインバスラインと、
前記複数のゲートバスライン及び前記複数のドレインバスラインの各交差位置近傍に形成された薄膜トランジスタと、
前記複数のゲートバスラインに並列して形成された複数の蓄積容量バスラインと、
前記蓄積容量バスラインに絶縁膜を介して対向して配置され、前記薄膜トランジスタのソース電極に電気的に接続された蓄積容量電極と、
基板面に垂直方向に見て、隣り合う２つの前記蓄積容量電極にそれぞれ重なる２つの重なり領域を備え、前記蓄積容量バスラインから電気的に分離された孤立配線と
を有することを特徴とする表示装置用基板。
【００４７】
（付記２）
付記１記載の表示装置用基板において、
前記孤立配線は、前記蓄積容量バスラインと同一の形成材料で形成されていること
を特徴とする表示装置用基板。
【００４８】
（付記３）
付記１又は２に記載の表示装置用基板のゲートバスラインに生じた断線欠陥部を修復する欠陥修復方法において、
前記断線欠陥部の両側で前記ゲートバスラインと前記ソース電極とをそれぞれ電気的に接続し、
前記２つの重なり領域で、前記蓄積容量電極と前記孤立配線とを電気的に接続すること
を特徴とする表示装置用基板の欠陥修復方法。
【００４９】
（付記４）
基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、
前記バスライン上に形成された欠陥修復用のコンタクトホールと、
前記コンタクトホールを介して前記バスラインに電気的に接続された欠陥修復用端子と
を有することを特徴とする表示装置用基板。
【００５０】
（付記５）
付記４記載の表示装置用基板において、
画素領域毎に形成された画素電極をさらに有し、
前記欠陥修復用端子は、前記画素電極と同一の形成材料で形成されていること
を特徴とする表示装置用基板。
【００５１】
（付記６）
付記４又は５に記載の表示装置用基板の前記バスラインに生じた断線欠陥部を修復する欠陥修復方法において、
前記断線欠陥部を挟む２つの欠陥修復用端子間を電気的に接続する欠陥修復用導電膜を形成すること
を特徴とする表示装置用基板の欠陥修復方法。
【００５２】
（付記７）
複数のバスラインを有する基板を備えた表示装置において、
前記基板は、付記１又は２又は４又は５に記載の表示装置用基板が用いられていること
を特徴とする表示装置。
【００５３】
（付記８）
絶縁膜を介して互いに交差する複数のバスラインを基板上に形成し、前記複数のバスラインに生じた断線欠陥を修復する表示装置用基板の製造方法において、
付記３又は６に記載の表示装置用基板の欠陥修復方法が用いられていること
を特徴とする表示装置用基板の製造方法。
【００５４】
【発明の効果】
以上の通り、本発明によれば、欠陥修復工程を簡略化でき、信頼性を向上できる表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による表示装置の概略構成を示す図である。
【図２】本発明の第１の実施の形態による表示装置用基板の構成を示す図である。
【図３】本発明の第１の実施の形態による表示装置用基板の構成を示す断面図である。
【図４】本発明の第１の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図５】本発明の第１の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図６】本発明の第１の実施の形態による表示装置用基板の欠陥修復方法を示す図である。
【図７】本発明の第２の実施の形態による表示装置用基板の構成を示す図である。
【図８】本発明の第２の実施の形態による表示装置用基板の構成を示す断面図である。
【図９】本発明の第２の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図１０】本発明の第２の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図１１】本発明の第２の実施の形態による表示装置用基板の製造方法を示す工程断面図である。
【図１２】本発明の第２の実施の形態による表示装置用基板の欠陥修復方法を示す図である。
【図１３】本発明の第２の実施の形態による表示装置用基板の欠陥修復方法を示す断面図である。
【図１４】従来の液晶表示装置用基板の構成を示す図である。
【図１５】従来の液晶表示装置用基板の構成を示す断面図である。
【図１６】従来の液晶表示装置用基板の製造方法を示す工程断面図である。
【図１７】従来の液晶表示装置用基板の製造方法を示す工程断面図である。
【符号の説明】
２ ＴＦＴ基板
４ 対向基板
１２ ゲートバスライン
１４ ドレインバスライン
１６ 画素電極
１８ 蓄積容量バスライン
１９ 蓄積容量電極
２０ ＴＦＴ
２１ ドレイン電極
２１’ 金属層
２２ ソース電極
２３ ＳｉＮ膜
２４、２６、２７ コンタクトホール
２５ 接続配線
２８ ｎ＋ａ−Ｓｉ層
３０、３２ 絶縁膜
３１ ａ−Ｓｉ層
３３ ＣＦ樹脂層
３６ 平坦化有機樹脂膜
４０ 孤立配線
４１、４２ 重なり領域
４４、４５ 断線部
４６、４７ 切断部
４８、４９、５０、５１ 接続部
５２、５３ 欠陥修復用端子
５４、５５ 欠陥修復用導電膜
８０ ゲートバスライン駆動回路
８２ データバスライン駆動回路
８４ 制御回路
８６、８７ 偏光板
８８ バックライトユニット
Claims (5)
- 基板上に並列して形成された複数のゲートバスラインと、
前記複数のゲートバスラインに絶縁膜を介して交差する複数のドレインバスラインと、
前記複数のゲートバスライン及び前記複数のドレインバスラインの各交差位置近傍に形成された薄膜トランジスタと、
前記複数のゲートバスラインに並列して形成された複数の蓄積容量バスラインと、
前記蓄積容量バスラインに絶縁膜を介して対向して配置され、前記薄膜トランジスタのソース電極に電気的に接続された蓄積容量電極と、
基板面に垂直方向に見て、隣り合う２つの前記蓄積容量電極にそれぞれ重なる２つの重なり領域を備え、前記蓄積容量バスラインから電気的に分離された孤立配線と
を有することを特徴とする表示装置用基板。 - 請求項１記載の表示装置用基板のゲートバスラインに生じた断線欠陥部を修復する欠陥修復方法において、
前記断線欠陥部の両側で前記ゲートバスラインと前記ソース電極とをそれぞれ電気的に接続し、
前記２つの重なり領域で、前記蓄積容量電極と前記孤立配線とを電気的に接続すること
を特徴とする表示装置用基板の欠陥修復方法。 - 基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、
前記バスライン上に形成された欠陥修復用のコンタクトホールと、
前記コンタクトホールを介して前記バスラインに電気的に接続された欠陥修復用端子と
を有することを特徴とする表示装置用基板。 - 請求項３記載の表示装置用基板の前記バスラインに生じた断線欠陥部を修復する欠陥修復方法において、
前記断線欠陥部を挟む２つの欠陥修復用端子間を電気的に接続する欠陥修復用導電膜を形成すること
を特徴とする表示装置用基板の欠陥修復方法。 - 複数のバスラインを有する基板を備えた表示装置において、
前記基板は、請求項１又は２又は４又は５に記載の表示装置用基板が用いられていること
を特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003056786A JP2004264726A (ja) | 2003-03-04 | 2003-03-04 | 表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003056786A JP2004264726A (ja) | 2003-03-04 | 2003-03-04 | 表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004264726A true JP2004264726A (ja) | 2004-09-24 |
Family
ID=33120371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003056786A Pending JP2004264726A (ja) | 2003-03-04 | 2003-03-04 | 表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004264726A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008010815A (ja) * | 2006-06-26 | 2008-01-17 | Au Optronics Corp | 液晶表示装置の自動修復構造 |
| WO2009022503A1 (ja) * | 2007-08-10 | 2009-02-19 | Sharp Kabushiki Kaisha | 薄膜容量、それを用いた表示装置及びメモリセル、並びにそれらの製造方法 |
| JP2009076722A (ja) * | 2007-09-21 | 2009-04-09 | Sony Corp | 回路基板、表示装置及び回路基板のリペア方法 |
| JP2010145875A (ja) * | 2008-12-20 | 2010-07-01 | Videocon Global Ltd | 液晶表示装置及びその製造方法 |
| JP2014527195A (ja) * | 2011-08-02 | 2014-10-09 | 京東方科技集團股▲ふん▼有限公司 | アレイ基板、液晶ディスプレイ・パネル及びその断線の修復方法 |
| JP2018508031A (ja) * | 2015-02-12 | 2018-03-22 | 深▲セン▼市華星光電技術有限公司 | アレイ基板とその断線補修方法 |
-
2003
- 2003-03-04 JP JP2003056786A patent/JP2004264726A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008010815A (ja) * | 2006-06-26 | 2008-01-17 | Au Optronics Corp | 液晶表示装置の自動修復構造 |
| WO2009022503A1 (ja) * | 2007-08-10 | 2009-02-19 | Sharp Kabushiki Kaisha | 薄膜容量、それを用いた表示装置及びメモリセル、並びにそれらの製造方法 |
| US8426867B2 (en) | 2007-08-10 | 2013-04-23 | Sharp Kabushiki Kaisha | Thin film capacitor, and display device and memory cell employing the same, and manufacturing methods of them |
| JP2009076722A (ja) * | 2007-09-21 | 2009-04-09 | Sony Corp | 回路基板、表示装置及び回路基板のリペア方法 |
| JP2010145875A (ja) * | 2008-12-20 | 2010-07-01 | Videocon Global Ltd | 液晶表示装置及びその製造方法 |
| JP2014527195A (ja) * | 2011-08-02 | 2014-10-09 | 京東方科技集團股▲ふん▼有限公司 | アレイ基板、液晶ディスプレイ・パネル及びその断線の修復方法 |
| US10068813B2 (en) | 2011-08-02 | 2018-09-04 | Boe Technology Group Co., Ltd. | Array substrate, liquid crystal display panel and broken-line repairing method thereof |
| JP2018508031A (ja) * | 2015-02-12 | 2018-03-22 | 深▲セン▼市華星光電技術有限公司 | アレイ基板とその断線補修方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8355091B2 (en) | Array substrate and method for repairing broken line of liquid crystal display | |
| US7224032B2 (en) | Electronic device, display device and production method thereof | |
| US8013974B2 (en) | Thin film transistor substrate and fabricating method thereof | |
| KR100632830B1 (ko) | 표시장치 및 그 제조방법 | |
| US7656500B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US6972824B2 (en) | Liquid crystal display device including separating areas for line disconnection recovery arranged outside overlap portion of source line B common electrode | |
| JP2004054069A (ja) | 表示装置及び表示装置の断線修復方法 | |
| JP2010079075A (ja) | 透過型液晶表示装置 | |
| JP3272625B2 (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JPH1039333A (ja) | アクティブマトリクス型表示装置およびその欠陥修正方法 | |
| JP3884625B2 (ja) | 液晶表示装置及びその欠陥修復方法 | |
| JPH09243989A (ja) | アクティブマトリクス表示装置およびその修正方法 | |
| US7133113B2 (en) | Method of manufacturing a LCD using a photoresist with varying thickness | |
| JP2004264726A (ja) | 表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法 | |
| JPH11242241A (ja) | 液晶表示装置とその製造方法及び液晶表示装置に用いられるｔｆｔアレイ基板とその製造方法 | |
| JP4381691B2 (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 | |
| JP2009151098A (ja) | 平面表示装置、アレイ基板及びその製造方法 | |
| KR20070036915A (ko) | 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법 | |
| US7582900B2 (en) | Array substrate for an image display device | |
| US20080211981A1 (en) | Display device | |
| JP2009271105A (ja) | 液晶表示装置の製造方法 | |
| JPH0317614A (ja) | アクティブマトリクス表示装置の製造方法 | |
| JPH04283725A (ja) | 薄膜トランジスタマトリクス及びその断線修復方法 | |
| KR100660808B1 (ko) | 박막 트랜지스터 어레이 기판, 액정 표시장치 | |
| JP2009265149A (ja) | 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |