JPH08166598A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JPH08166598A JPH08166598A JP30863194A JP30863194A JPH08166598A JP H08166598 A JPH08166598 A JP H08166598A JP 30863194 A JP30863194 A JP 30863194A JP 30863194 A JP30863194 A JP 30863194A JP H08166598 A JPH08166598 A JP H08166598A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tft
- light
- thickness
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】本発明は光リ−ク電流を低減し、且つＴＦＴか
らの遮光膜の剥がれを防止した画素欠陥の防止を図った
アクテイブマトリクス表示装置を提供することを目的と
する。 【構成】本発明のアクティブマトリクス表示装置におけ
るＴＦＴは、チャネルを保護する層、ソ−ス及びドレイ
ン領域の表面に形成される金属シリサイド、及びＴＦＴ
全面に形成される遮光層を少なくとも有するもので、特
にこの遮光層が、チャネル保護層上に比べてソ−ス及び
ドレイン領域上で厚くなっている事を特徴としている。
らの遮光膜の剥がれを防止した画素欠陥の防止を図った
アクテイブマトリクス表示装置を提供することを目的と
する。 【構成】本発明のアクティブマトリクス表示装置におけ
るＴＦＴは、チャネルを保護する層、ソ−ス及びドレイ
ン領域の表面に形成される金属シリサイド、及びＴＦＴ
全面に形成される遮光層を少なくとも有するもので、特
にこの遮光層が、チャネル保護層上に比べてソ−ス及び
ドレイン領域上で厚くなっている事を特徴としている。
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリクス型
液晶表示装置に関する。
液晶表示装置に関する。
【０００２】
【従来の技術】従来から用いられているアクティブマト
リクス型液晶表示装置のスイッチング素子の概略断面図
を図９に示す。この表示装置は、一対の絶縁基板１、１
５を有し、一方の基板１上にマトリクス状に配列された
画素電極（図示せす）とこの画素電極に接続されたスイ
ッチング素子としての薄膜トランジスタ（ＴＦＴ）９０
を有する。ここで１２は液晶層、９４はチャネル領域が
形成されるｉ型ａ−Ｓｉ層、９７1 はｎ+ ａ−Ｓｉ膜で
ある。このｎ+ ａ−Ｓｉ膜９７1 の表面にはＭｏシリサ
イド膜９７2 が形成されている。また、チャネル領域９
４上にはチャネル保護層９５が形成されている。さら
に、基板１上には０．２μｍ厚のパッシベーション膜９
９が形成されている。この様なＴＦＴはソース・ドレイ
ン領域表面が低抵抗の金属シリサイドであるためソース
・ドレイン領域９７間の抵抗を低減できるが、しかし強
い光が照射されると光キャリアによりリ−ク電流が大き
く増加するという問題点が新たに表面化した。
リクス型液晶表示装置のスイッチング素子の概略断面図
を図９に示す。この表示装置は、一対の絶縁基板１、１
５を有し、一方の基板１上にマトリクス状に配列された
画素電極（図示せす）とこの画素電極に接続されたスイ
ッチング素子としての薄膜トランジスタ（ＴＦＴ）９０
を有する。ここで１２は液晶層、９４はチャネル領域が
形成されるｉ型ａ−Ｓｉ層、９７1 はｎ+ ａ−Ｓｉ膜で
ある。このｎ+ ａ−Ｓｉ膜９７1 の表面にはＭｏシリサ
イド膜９７2 が形成されている。また、チャネル領域９
４上にはチャネル保護層９５が形成されている。さら
に、基板１上には０．２μｍ厚のパッシベーション膜９
９が形成されている。この様なＴＦＴはソース・ドレイ
ン領域表面が低抵抗の金属シリサイドであるためソース
・ドレイン領域９７間の抵抗を低減できるが、しかし強
い光が照射されると光キャリアによりリ−ク電流が大き
く増加するという問題点が新たに表面化した。
【０００３】このリ−ク電流についてもう少し詳しく説
明すると、ａ−Ｓｉは特に青色の光（約 400〜500nm ）
に感度が高く、同じエネルギ−の異なったスペクトルの
光に比べて大きな光リ−ク電流が発生することが分かっ
た。光リ−ク電流の発生が小さいのは赤色の光（ 640〜
780nm ）であるが、バックライトの分光スペクトルはお
よそ400 〜700nm の範囲に存在するため、ＬＣＤで使用
するａ−ＳｉＴＦＴにとっては極めて光リ−ク電流が発
生しやすい環境といえる。表面或いは裏面からＴＦＴ９
０に入射した青色の光が光を透過しやすいＭｏシリサイ
ド膜９７2 を透過してａ−Ｓｉ層９４に吸収され、電子
が励起されて光リ−ク電流が流れるというリーク電流の
メカニズム及び原因が本発明者らの鋭意研究によって分
かった。これは、ソース・ドレイン領域ではチャネル領
域に比較して大量のキャリアが発生し、しかも大きな電
界に加速されるためリーク電流が発生するものと考えら
れる。従って、ＴＦＴ９０の画素電位の保持能力低下に
よって表示品質が劣化するという問題が明らかになっ
た。
明すると、ａ−Ｓｉは特に青色の光（約 400〜500nm ）
に感度が高く、同じエネルギ−の異なったスペクトルの
光に比べて大きな光リ−ク電流が発生することが分かっ
た。光リ−ク電流の発生が小さいのは赤色の光（ 640〜
780nm ）であるが、バックライトの分光スペクトルはお
よそ400 〜700nm の範囲に存在するため、ＬＣＤで使用
するａ−ＳｉＴＦＴにとっては極めて光リ−ク電流が発
生しやすい環境といえる。表面或いは裏面からＴＦＴ９
０に入射した青色の光が光を透過しやすいＭｏシリサイ
ド膜９７2 を透過してａ−Ｓｉ層９４に吸収され、電子
が励起されて光リ−ク電流が流れるというリーク電流の
メカニズム及び原因が本発明者らの鋭意研究によって分
かった。これは、ソース・ドレイン領域ではチャネル領
域に比較して大量のキャリアが発生し、しかも大きな電
界に加速されるためリーク電流が発生するものと考えら
れる。従って、ＴＦＴ９０の画素電位の保持能力低下に
よって表示品質が劣化するという問題が明らかになっ
た。
【０００４】また、リーク電流の防止対策にＴＦＴ表面
を遮光膜で覆うことを発明者らは検討したが、単に厚く
覆っただけではチャネル保護層の側面から遮光膜が剥が
れるという現象が多発し、リーク電流の発生を抑えるこ
とができなくなり、ひいてはＴＦＴ自体の動作も不良に
なり、これに起因して表示欠陥が発生するという新たな
問題を見出だした。
を遮光膜で覆うことを発明者らは検討したが、単に厚く
覆っただけではチャネル保護層の側面から遮光膜が剥が
れるという現象が多発し、リーク電流の発生を抑えるこ
とができなくなり、ひいてはＴＦＴ自体の動作も不良に
なり、これに起因して表示欠陥が発生するという新たな
問題を見出だした。
【０００５】
【発明が解決しようとする課題】従来の液晶表示装置
は、ＴＦＴのソース・ドレイン領域表面に形成した金属
シリサイドで反射光を吸収することに起因して光リ−ク
電流が発生し、表示欠陥が生じるという問題点があっ
た。また、ＴＦＴを覆う遮光膜がチャネル保護層の側面
から剥がれ、これに起因して表示欠陥が発生する問題が
生じた。
は、ＴＦＴのソース・ドレイン領域表面に形成した金属
シリサイドで反射光を吸収することに起因して光リ−ク
電流が発生し、表示欠陥が生じるという問題点があっ
た。また、ＴＦＴを覆う遮光膜がチャネル保護層の側面
から剥がれ、これに起因して表示欠陥が発生する問題が
生じた。
【０００６】本発明は上記問題点に鑑みてなされたもの
で、光リ−ク電流を低減し、ＴＦＴを覆う遮光膜の剥が
れに起因する表示品位の劣化の発生を低減したアクティ
ブマトリクス型液晶表示装置を提供することを目的とす
る。
で、光リ−ク電流を低減し、ＴＦＴを覆う遮光膜の剥が
れに起因する表示品位の劣化の発生を低減したアクティ
ブマトリクス型液晶表示装置を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】請求項１の発明は、第１
の絶縁基板上に順次積層形成された半導体薄膜、絶縁性
のチャネル保護層のうち、このチャネル保護層の下の前
記半導体薄膜にチャネル領域が形成されると共に、この
チャネル領域の両側の前記半導体薄膜に金属を含むソ−
ス・ドレイン領域が形成された薄膜トランジスタと、前
記第１の絶縁基板上に形成され前記薄膜トランジスタに
よって電荷の注入量を制御される表示電極と、前記第１
の絶縁基板上に形成され前記薄膜トランジスタを覆う遮
光層と、前記第１の絶縁基板に対向して形成された第２
の絶縁基板と、前記第１の絶縁基板と前記第２の絶縁基
板間に封入された液晶層とを有するアクティブマトリク
ス型液晶表示装置において、前記チャネル保護層上の前
記遮光層の厚さｄ1 と、前記ソ−ス・ドレイン領域上の
前記遮光層の厚さｄ2 とに対して、０．５μｍ≦ｄ1 ≦
３．０μｍ、１．１≦ｄ2 ／ｄ1 ≦２．０の関係がある
ことを特徴とするアクティブマトリクス型液晶表示装置
を提供するものである。
の絶縁基板上に順次積層形成された半導体薄膜、絶縁性
のチャネル保護層のうち、このチャネル保護層の下の前
記半導体薄膜にチャネル領域が形成されると共に、この
チャネル領域の両側の前記半導体薄膜に金属を含むソ−
ス・ドレイン領域が形成された薄膜トランジスタと、前
記第１の絶縁基板上に形成され前記薄膜トランジスタに
よって電荷の注入量を制御される表示電極と、前記第１
の絶縁基板上に形成され前記薄膜トランジスタを覆う遮
光層と、前記第１の絶縁基板に対向して形成された第２
の絶縁基板と、前記第１の絶縁基板と前記第２の絶縁基
板間に封入された液晶層とを有するアクティブマトリク
ス型液晶表示装置において、前記チャネル保護層上の前
記遮光層の厚さｄ1 と、前記ソ−ス・ドレイン領域上の
前記遮光層の厚さｄ2 とに対して、０．５μｍ≦ｄ1 ≦
３．０μｍ、１．１≦ｄ2 ／ｄ1 ≦２．０の関係がある
ことを特徴とするアクティブマトリクス型液晶表示装置
を提供するものである。
【０００８】請求項２の発明は、請求項１の発明におい
て、特にｄ2 ／ｄ1 を１．４≦ｄ2／ｄ1 ≦１．８の範
囲に規定したものである。これは、強制的な剥がれのテ
ストから得た好ましい範囲である。
て、特にｄ2 ／ｄ1 を１．４≦ｄ2／ｄ1 ≦１．８の範
囲に規定したものである。これは、強制的な剥がれのテ
ストから得た好ましい範囲である。
【０００９】請求項３の発明は、請求項１の発明におい
て、前記遮光層が黒色レジスト膜であることを特徴とす
るアクティブマトリクス型液晶表示装置を提供するもの
である。
て、前記遮光層が黒色レジスト膜であることを特徴とす
るアクティブマトリクス型液晶表示装置を提供するもの
である。
【００１０】
【作用】本発明者らの実験によれば、遮光層を０．５μ
ｍ≦ｄ1 、１．１≦ｄ2 ／ｄ1の厚さでＴＦＴ上に形成
することにより光リ−ク電流を十分に抑えることができ
ることが分った。これはＴＦＴに入射した青色の光がソ
−ス・ドレイン領域の金属成分で吸収されることに起因
して、半導体層でキャリアが発生するために、この遮光
層はＴＦＴのチャネル領域上で少なくとも０．５μｍ以
上の厚みが必要である。また、遮光層をＴＦＴから剥が
れないようにするためにＴＦＴ上で膜厚に変化をつけて
ＴＦＴへの食い付きを良くできることを見出だした。こ
の食い付きを良くするためには遮光層の厚みをチャネル
保護層上でｄ1 ≦３．０μｍにして厚くすると共にソ−
ス・ドレイン領域上で薄くし、厚さの範囲をｄ2 ／ｄ1
≦２．０の範囲内にすることが有効であることが判明し
た。
ｍ≦ｄ1 、１．１≦ｄ2 ／ｄ1の厚さでＴＦＴ上に形成
することにより光リ−ク電流を十分に抑えることができ
ることが分った。これはＴＦＴに入射した青色の光がソ
−ス・ドレイン領域の金属成分で吸収されることに起因
して、半導体層でキャリアが発生するために、この遮光
層はＴＦＴのチャネル領域上で少なくとも０．５μｍ以
上の厚みが必要である。また、遮光層をＴＦＴから剥が
れないようにするためにＴＦＴ上で膜厚に変化をつけて
ＴＦＴへの食い付きを良くできることを見出だした。こ
の食い付きを良くするためには遮光層の厚みをチャネル
保護層上でｄ1 ≦３．０μｍにして厚くすると共にソ−
ス・ドレイン領域上で薄くし、厚さの範囲をｄ2 ／ｄ1
≦２．０の範囲内にすることが有効であることが判明し
た。
【００１１】
【実施例】以下、本発明の詳細を実施例に沿って図面を
参照しながら説明する。 （実施例１）図１は本発明の実施例１の断面図であり、
図２は平面図（Ｘ1 −Ｘ2 断面が図１に相当）である。
図１は液晶表示装置が完成した状態での図、図２は基板
１上の構成を上から見た状態の図である。形成順序に沿
って各構成を説明する。
参照しながら説明する。 （実施例１）図１は本発明の実施例１の断面図であり、
図２は平面図（Ｘ1 −Ｘ2 断面が図１に相当）である。
図１は液晶表示装置が完成した状態での図、図２は基板
１上の構成を上から見た状態の図である。形成順序に沿
って各構成を説明する。
【００１２】先ず、ガラス基板１上に金属層を3500Ａ堆
積して、これをパタ−ニングすることによりＭｏＴａの
ゲ−ト電極２を形成する。次に、その上にＳｉＮｘから
なるゲ−ト絶縁膜３ (4000Ａ) 及びｉ型ａ−Ｓｉ半導体
層 ( 500Ａ) ４及びＳｉＮｘのチャネル保護層５を順次
積層する。その後、チャネル保護層５（４５００Ａ) を
セルフアライメントによりパタ−ニングして、ｉ型ａ−
Ｓｉ半導体層４のチャネル領域６の中心上に残す。
積して、これをパタ−ニングすることによりＭｏＴａの
ゲ−ト電極２を形成する。次に、その上にＳｉＮｘから
なるゲ−ト絶縁膜３ (4000Ａ) 及びｉ型ａ−Ｓｉ半導体
層 ( 500Ａ) ４及びＳｉＮｘのチャネル保護層５を順次
積層する。その後、チャネル保護層５（４５００Ａ) を
セルフアライメントによりパタ−ニングして、ｉ型ａ−
Ｓｉ半導体層４のチャネル領域６の中心上に残す。
【００１３】続いて、前記チャネル保護層５をマスクと
し、このチャネル保護層５の上面と前記半導体層４の上
面にリン、ボロン等をド−ピングして、オ−ミックコン
タクト用の低抵抗ｎ+ −Ｓｉ層７1 をセルフアライメン
トにより形成する。
し、このチャネル保護層５の上面と前記半導体層４の上
面にリン、ボロン等をド−ピングして、オ−ミックコン
タクト用の低抵抗ｎ+ −Ｓｉ層７1 をセルフアライメン
トにより形成する。
【００１４】そして、この低抵抗ｎ+ −Ｓｉ層７1 上を
覆ってＭｏ等の金属層を堆積させ、この金属層と前記低
抵抗ｎ+ −Ｓｉ層７1 との界面に導電性の金属半導体化
合物層であるＭｏシリサイド層７2 を形成する。ここで
は低抵抗ｎ+ −Ｓｉ層７1 とＭｏシリサイド層７2 の２
層によってソース・ドレイン領域７を構成する。
覆ってＭｏ等の金属層を堆積させ、この金属層と前記低
抵抗ｎ+ −Ｓｉ層７1 との界面に導電性の金属半導体化
合物層であるＭｏシリサイド層７2 を形成する。ここで
は低抵抗ｎ+ −Ｓｉ層７1 とＭｏシリサイド層７2 の２
層によってソース・ドレイン領域７を構成する。
【００１５】ついで、このｉ型ａ−Ｓｉ半導体層４を島
状にパタ−ニングした後、未反応のＭｏ層（図示せず）
を除去し、この上にＭｏ／Ａｌ層をスパッタリングで形
成し、パタ−ニングして、ソ−ス及びドレイン電極８を
形成する。この際、予めゲ−ト絶縁膜３上に形成してお
いたＩＴＯの透明画素電極（図示せず）はソース・ドレ
イン電極７のいずれか一方に接続される。そして、この
上に、２０００ＡのＳｉＮｘのパッシベ−ション膜９を
形成し、ＴＦＴ上に残すと共に透明画素電極上の膜をエ
ッチングして除去する。
状にパタ−ニングした後、未反応のＭｏ層（図示せず）
を除去し、この上にＭｏ／Ａｌ層をスパッタリングで形
成し、パタ−ニングして、ソ−ス及びドレイン電極８を
形成する。この際、予めゲ−ト絶縁膜３上に形成してお
いたＩＴＯの透明画素電極（図示せず）はソース・ドレ
イン電極７のいずれか一方に接続される。そして、この
上に、２０００ＡのＳｉＮｘのパッシベ−ション膜９を
形成し、ＴＦＴ上に残すと共に透明画素電極上の膜をエ
ッチングして除去する。
【００１６】続いて黒色ネガレジストをスピンコ−トに
より、パッシベ−ション膜９上に形成する。膜厚は均一
でもかなりの遮光効果が得られることが分かったが、最
も良いのは、ｄ1 ＝１μｍ、ｄ2 ＝１．６μｍになるよ
うに塗布することである。膜厚が厚ければ、遮光のＯＤ
値は上がるが、ＴＦＴと画素電極上の膜厚の差が大きい
場合、段差により配向不良が起こり、また膜厚が変化す
る箇所で膜剥がれが発生することから最適値はｄ2 ＝
１．６μｍである。この様に、遮光層として、ブラック
マトリクス（ＢＭ）１０を形成する。
より、パッシベ−ション膜９上に形成する。膜厚は均一
でもかなりの遮光効果が得られることが分かったが、最
も良いのは、ｄ1 ＝１μｍ、ｄ2 ＝１．６μｍになるよ
うに塗布することである。膜厚が厚ければ、遮光のＯＤ
値は上がるが、ＴＦＴと画素電極上の膜厚の差が大きい
場合、段差により配向不良が起こり、また膜厚が変化す
る箇所で膜剥がれが発生することから最適値はｄ2 ＝
１．６μｍである。この様に、遮光層として、ブラック
マトリクス（ＢＭ）１０を形成する。
【００１７】このＢＭ１０とＴＦＴ５１、画素電極１１
の平面図が図５である。ここで、１１はＩＴＯの透明画
素電極、５２はゲート線である。以上の構成によって、
ＴＦＴ５１上は平坦化され、セルにする際にはＴＦＴ表
面が平面であるので、配向不良が起こり難くなる。
の平面図が図５である。ここで、１１はＩＴＯの透明画
素電極、５２はゲート線である。以上の構成によって、
ＴＦＴ５１上は平坦化され、セルにする際にはＴＦＴ表
面が平面であるので、配向不良が起こり難くなる。
【００１８】また、このようなセルフアライメントを用
いたＴＦＴ構造では、比較例として遮光層がＴＦＴ全域
上で０．５μｍより薄い場合、ソ−ス・ドレイン領域７
上のＭｏシリサイド層７2 がソース・ドレイン電極８か
ら露出する領域６で、ＴＦＴ部から基板を通してＴＦＴ
上部からの反射光を吸収してリ−ク電流が特に大量に発
生していたが、本実施例の如く０．５≦ｄ1 にすること
により光リ−ク電流を抑える効果が大きくなることが分
り、効果的に表示欠陥を低減できることが分かった。図
１０のＴＦＴ内部のバンド図を用いてこの理由を説明す
る。
いたＴＦＴ構造では、比較例として遮光層がＴＦＴ全域
上で０．５μｍより薄い場合、ソ−ス・ドレイン領域７
上のＭｏシリサイド層７2 がソース・ドレイン電極８か
ら露出する領域６で、ＴＦＴ部から基板を通してＴＦＴ
上部からの反射光を吸収してリ−ク電流が特に大量に発
生していたが、本実施例の如く０．５≦ｄ1 にすること
により光リ−ク電流を抑える効果が大きくなることが分
り、効果的に表示欠陥を低減できることが分かった。図
１０のＴＦＴ内部のバンド図を用いてこの理由を説明す
る。
【００１９】図１０は従来のＴＦＴを示した図９の領域
Ａ1 〜Ｅ1 における電位図（黒丸は電子、○はホールを
表示する）を示したもので、それぞれＡ2 〜Ｅ2 に対応
する。Ａ2 、Ｃ2 領域ではチャネル領域Ｂ2 に比較して
大量のキャリアが発生し、しかも大きな電界に加速され
るためリーク電流が発生するものと考えられる。
Ａ1 〜Ｅ1 における電位図（黒丸は電子、○はホールを
表示する）を示したもので、それぞれＡ2 〜Ｅ2 に対応
する。Ａ2 、Ｃ2 領域ではチャネル領域Ｂ2 に比較して
大量のキャリアが発生し、しかも大きな電界に加速され
るためリーク電流が発生するものと考えられる。
【００２０】さらに詳しく説明すると、Ａ1 、Ｃ1 のソ
ース・ドレイン電極付近は電界が大きいために光によっ
て生成された電子／ホール対は逆方向に流れ、再結合し
にくく、また大きな電界により速く移動するために（ｖ
＝ｕＥ）、電界の小さなＢ2部より大きな光電流を発生
しやすいのである。Ａ1 、Ｃ1 部での光リーク電流はＢ
1 部より１０〜７０％大きいことが分った。
ース・ドレイン電極付近は電界が大きいために光によっ
て生成された電子／ホール対は逆方向に流れ、再結合し
にくく、また大きな電界により速く移動するために（ｖ
＝ｕＥ）、電界の小さなＢ2部より大きな光電流を発生
しやすいのである。Ａ1 、Ｃ1 部での光リーク電流はＢ
1 部より１０〜７０％大きいことが分った。
【００２１】ここで、図１の構造のＴＦＴに代えて、図
８のようにソース・ドレイン領域の片側のみを遮光した
構造（８０が半分のみ形成した遮光層）にしても十分な
効果がある。サイズその他の構造、液晶表示装置に組み
込んだ際の他の構造なども図１のものと同様である。以
下、図１のＴＦＴと同一部分は同一番号を付し、その詳
しい説明を省略する。
８のようにソース・ドレイン領域の片側のみを遮光した
構造（８０が半分のみ形成した遮光層）にしても十分な
効果がある。サイズその他の構造、液晶表示装置に組み
込んだ際の他の構造なども図１のものと同様である。以
下、図１のＴＦＴと同一部分は同一番号を付し、その詳
しい説明を省略する。
【００２２】図８のＴＦＴではソース・ドレイン間の抵
抗Ｒは Ｒ＝ＲBM＋Ｒph＝ＲBM＝１／２Ｒdark ここで、ＲBMはＢＭで覆われている部分の抵抗であり、
完全にｄａｒｋの場合の１／２の抵抗である。Ｒphは光
の当たった部分の抵抗であり、ＲBMより非常に小さく、
無視できる（ＲBM<<Ｒph）。通常ＲphはＲBMの２から３
桁小さいため、十分に効果がある。両側のソース・ドレ
イン領域部近くをＢＭで覆った方が遮光効果は大きい
が、片側だけでも十分なのである。
抗Ｒは Ｒ＝ＲBM＋Ｒph＝ＲBM＝１／２Ｒdark ここで、ＲBMはＢＭで覆われている部分の抵抗であり、
完全にｄａｒｋの場合の１／２の抵抗である。Ｒphは光
の当たった部分の抵抗であり、ＲBMより非常に小さく、
無視できる（ＲBM<<Ｒph）。通常ＲphはＲBMの２から３
桁小さいため、十分に効果がある。両側のソース・ドレ
イン領域部近くをＢＭで覆った方が遮光効果は大きい
が、片側だけでも十分なのである。
【００２３】図３は、図１に示したＴＦＴのリーク電流
特性を示したもので、縦軸がドレイン電流、横軸がゲー
ト電圧であり、実線が本実施例のＴＦＴの特性である。
比較のために、図９に示した従来のＴＦＴの同様の特性
を示した。従来に比べて、本実施例のＴＦＴが光リ−ク
電流を大幅に低減できていることが分かる。
特性を示したもので、縦軸がドレイン電流、横軸がゲー
ト電圧であり、実線が本実施例のＴＦＴの特性である。
比較のために、図９に示した従来のＴＦＴの同様の特性
を示した。従来に比べて、本実施例のＴＦＴが光リ−ク
電流を大幅に低減できていることが分かる。
【００２４】図４は本実施例で使用した黒色ネガレジス
トのスペクトル分布図である。この黒色ネガレジスト40
0 〜700nm の光は遮光し、300 〜400nm の光は透過する
特性を有している。この様な、黒色ネガレジストを使用
することで、シリサイド部とＴＦＴ上部絶縁膜との段差
は0.1um あれば１０％以上遮光性が向上し、0.3um 以上
あれば３０％以上の改善が有る。
トのスペクトル分布図である。この黒色ネガレジスト40
0 〜700nm の光は遮光し、300 〜400nm の光は透過する
特性を有している。この様な、黒色ネガレジストを使用
することで、シリサイド部とＴＦＴ上部絶縁膜との段差
は0.1um あれば１０％以上遮光性が向上し、0.3um 以上
あれば３０％以上の改善が有る。
【００２５】前述のように、ゲート端部での光リーク電
流はゲート中央部の光リーク電流より１０〜７０％大き
い。このため、ゲート端部のチャネル保護層の膜厚ｄ2
はゲート中央部のチャネル保護層の膜厚ｄ1 の１．１倍
以上、好ましくは１．２倍以上とすることが光リーク低
減からは必要である。
流はゲート中央部の光リーク電流より１０〜７０％大き
い。このため、ゲート端部のチャネル保護層の膜厚ｄ2
はゲート中央部のチャネル保護層の膜厚ｄ1 の１．１倍
以上、好ましくは１．２倍以上とすることが光リーク低
減からは必要である。
【００２６】この様なＴＦＴで画素電極１１に電荷を注
入し、対向電極１３との間で液晶層１２に電界を印加す
る液晶表示装置を完成させた。１３．８”，ＳＸＧＡ対
応の液晶表示装置について、耐光性をテストをした結
果、耐光性は１００倍向上した。
入し、対向電極１３との間で液晶層１２に電界を印加す
る液晶表示装置を完成させた。１３．８”，ＳＸＧＡ対
応の液晶表示装置について、耐光性をテストをした結
果、耐光性は１００倍向上した。
【００２７】この実施例ではブラックマトリクス（Ｂ
Ｍ）１０を図１に示すごとく単層にしたが、実施例１の
変形例としてこのブラックマトリクス（ＢＭ）１０を２
層にしても良い。この場合、遮光層を２層の黒色レジス
トを用いて、400 〜700nm の光を遮光し、300 〜400nm
の光を透過するレシスト材料を選択する。
Ｍ）１０を図１に示すごとく単層にしたが、実施例１の
変形例としてこのブラックマトリクス（ＢＭ）１０を２
層にしても良い。この場合、遮光層を２層の黒色レジス
トを用いて、400 〜700nm の光を遮光し、300 〜400nm
の光を透過するレシスト材料を選択する。
【００２８】図６は図１、図２に示したＴＦＴ構造のｄ
1 、ｄ2 の厚さを種々変えたサンプルを作成し、剥がれ
の様子を調べた結果を表にしたものである。サンプルは
各１０個作成し、ＴＦＴのうち動作不良が生じしかも顕
微鏡で目視して剥がれが複数個確認できたものを×、１
個確認したものを△、不良が全く無かったものを○で表
示した。さらに、テープによる剥がれテストを行い完全
に良好であったものを二重丸で示した。剥がれが生じな
いためには、ｄ1 ≦３．０μｍ、ｄ2 ／ｄ1 ≦２．０の
範囲にすることが少なくとも必要である。但し、０．５
μｍ≦ｄ1 であることが必要である。ｄ1 が０．５μｍ
以下であれば上述したように有効に光を遮光することが
できないからである。さらに、１μｍ≦ｄ1 ≦２μｍ、
１．４≦ｄ2 ／ｄ1 ≦１．８が最も良い二重丸の範囲と
なる。 （実施例２）図７は本発明の実施例２の液晶表示装置の
要部断面図である。
1 、ｄ2 の厚さを種々変えたサンプルを作成し、剥がれ
の様子を調べた結果を表にしたものである。サンプルは
各１０個作成し、ＴＦＴのうち動作不良が生じしかも顕
微鏡で目視して剥がれが複数個確認できたものを×、１
個確認したものを△、不良が全く無かったものを○で表
示した。さらに、テープによる剥がれテストを行い完全
に良好であったものを二重丸で示した。剥がれが生じな
いためには、ｄ1 ≦３．０μｍ、ｄ2 ／ｄ1 ≦２．０の
範囲にすることが少なくとも必要である。但し、０．５
μｍ≦ｄ1 であることが必要である。ｄ1 が０．５μｍ
以下であれば上述したように有効に光を遮光することが
できないからである。さらに、１μｍ≦ｄ1 ≦２μｍ、
１．４≦ｄ2 ／ｄ1 ≦１．８が最も良い二重丸の範囲と
なる。 （実施例２）図７は本発明の実施例２の液晶表示装置の
要部断面図である。
【００２９】この実施例が実施例１と大きく異なる点
は、チャネル保護層７５をセルフアラインではなく、マ
スクアライメントによりパタ−ニングして形成する点で
ある。チャネル保護層７５よりもゲ−ト幅が大きいよう
なＴＦＴにも適用することができる。ここで、７４はチ
ャネル領域が形成されるｉ型ａ−Ｓｉ層、７７1 はソー
ス・ドレイン領域となるｎ+ 型ａ−Ｓｉ層、７７2 はＭ
ｏシリサイド層、７８はＭｏＴａのソース・ドレイン電
極である。また、７９はSiNxのパッシベーション膜であ
り、７１は画素電極である。ここでは絶縁層７５が平坦
なためにｄ1 を規定することに問題はないが、ｄ2 はパ
ッシベーション膜７９上での平均的な厚さとする。この
実施例ではｄ1 ＝１．０μｍ、ｄ2 ＝１．２μｍとし
た。
は、チャネル保護層７５をセルフアラインではなく、マ
スクアライメントによりパタ−ニングして形成する点で
ある。チャネル保護層７５よりもゲ−ト幅が大きいよう
なＴＦＴにも適用することができる。ここで、７４はチ
ャネル領域が形成されるｉ型ａ−Ｓｉ層、７７1 はソー
ス・ドレイン領域となるｎ+ 型ａ−Ｓｉ層、７７2 はＭ
ｏシリサイド層、７８はＭｏＴａのソース・ドレイン電
極である。また、７９はSiNxのパッシベーション膜であ
り、７１は画素電極である。ここでは絶縁層７５が平坦
なためにｄ1 を規定することに問題はないが、ｄ2 はパ
ッシベーション膜７９上での平均的な厚さとする。この
実施例ではｄ1 ＝１．０μｍ、ｄ2 ＝１．２μｍとし
た。
【００３０】この実施例でもｄ1 、ｄ2 の範囲を実施例
１と同様の範囲で良好な結果を得ることができることが
判明した。本発明は上記実施例に限定されるものではな
く、その趣旨を逸脱しない範囲で種々変形して実施でき
ることはいうまでもない。
１と同様の範囲で良好な結果を得ることができることが
判明した。本発明は上記実施例に限定されるものではな
く、その趣旨を逸脱しない範囲で種々変形して実施でき
ることはいうまでもない。
【００３１】ＴＦＴのゲート絶縁膜やパッシベーション
絶縁膜はＳｉＮｘに限定されず、ＳｉＯｘや他の絶縁性
材料でも良く、厚さも必要に応じて変えることが出き
る。また、半導体薄膜はａ−Ｓｉ（非晶質シリコン）に
限定されるものではなく、微結晶シリコン、多結晶シリ
コンであっても良く、半導体もシリコンに限定されるも
のではなく、ＳｉＣ、ＧａＡｓ、Ｃなどでも実施するこ
とができる。また、ソース・ドレイン電極は、実施例の
ような金属シリサイドの場合だけでなく、ＩＴＯの様な
光透過性の電極配線であれば同様な遮光効果を期待する
ことができる。
絶縁膜はＳｉＮｘに限定されず、ＳｉＯｘや他の絶縁性
材料でも良く、厚さも必要に応じて変えることが出き
る。また、半導体薄膜はａ−Ｓｉ（非晶質シリコン）に
限定されるものではなく、微結晶シリコン、多結晶シリ
コンであっても良く、半導体もシリコンに限定されるも
のではなく、ＳｉＣ、ＧａＡｓ、Ｃなどでも実施するこ
とができる。また、ソース・ドレイン電極は、実施例の
ような金属シリサイドの場合だけでなく、ＩＴＯの様な
光透過性の電極配線であれば同様な遮光効果を期待する
ことができる。
【００３２】また、第１および第２の絶縁基板は、ガラ
ス基板である必要はなく、表面が絶縁性の基板であれば
良く、例えばセラミックス基板、金属板や半導体基板表
面に絶縁膜を形成した複合基板であってももちろん構わ
ない。
ス基板である必要はなく、表面が絶縁性の基板であれば
良く、例えばセラミックス基板、金属板や半導体基板表
面に絶縁膜を形成した複合基板であってももちろん構わ
ない。
【００３３】ＴＦＴの金属を含むソ−ス・ドレイン領域
は含まれる金属がＭｏ、Ｗ、Ｔａ等の金属（高融点金
属）の他、金属シリサイド等のこれらの金属と半導体の
化合物等であり、半導体と比較して青〜紫外光領域の光
に対して反射率が比較的大きな材料である。また、ソ−
ス・ドレイン領域の表面に層状に形成されるものに限る
ものではなく、ソ−ス・ドレイン領域の半導体層全体に
金属が分散されているものでも良い。
は含まれる金属がＭｏ、Ｗ、Ｔａ等の金属（高融点金
属）の他、金属シリサイド等のこれらの金属と半導体の
化合物等であり、半導体と比較して青〜紫外光領域の光
に対して反射率が比較的大きな材料である。また、ソ−
ス・ドレイン領域の表面に層状に形成されるものに限る
ものではなく、ソ−ス・ドレイン領域の半導体層全体に
金属が分散されているものでも良い。
【００３４】
【発明の効果】以上説明したように本発明によれば、光
リ−ク電流を低減するだけではなく、ＴＦＴを覆う遮光
膜が剥がれ難く、ＴＦＴ動作を確実のものとすることが
でき、画素欠陥の発生を低減することが可能なアクティ
ブマトリクス型液晶表示装置を提供することができる。
リ−ク電流を低減するだけではなく、ＴＦＴを覆う遮光
膜が剥がれ難く、ＴＦＴ動作を確実のものとすることが
でき、画素欠陥の発生を低減することが可能なアクティ
ブマトリクス型液晶表示装置を提供することができる。
【図１】本発明の実施例１の断面図
【図２】本発明の実施例１の平面図
【図３】本発明の実施例１のＶ−Ｉ特性を説明する図
【図４】本発明の実施例１のＢＭのスペクトル特性を示
す図
す図
【図５】本発明の実施例１の要部平面図
【図６】本発明の効果を説明する図
【図７】本発明の実施例２の断面図
【図８】本発明の実施例１の変形例を示す断面図
【図９】従来の完全セルフアラインＴＦＴの断面図
【図１０】従来の完全セルフアラインＴＦＴを説明する
図
図
１…第１の絶縁性基板 ２…ゲ−ト電極 ３…ゲ−ト絶縁膜 ４…ａ−Ｓｉ半導体層 ５…チャネル保護層 ６…チャネル領域 ７…ソ−ス・ドレイン領域 ８…ソ−ス・ドレイン電極 ９…パッシベーション膜 10…黒色レジスト 11…画素電極 12…液晶層 13…対向電極 15…第２の絶縁性基板
フロントページの続き (72)発明者 池田 光志 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内
Claims (3)
- 【請求項１】第１の絶縁基板上に順次積層形成された半
導体薄膜、絶縁性のチャネル保護層のうち、このチャネ
ル保護層の下の前記半導体薄膜にチャネル領域が形成さ
れると共に、このチャネル領域の両側の前記半導体薄膜
に金属を含むソ−ス・ドレイン領域が形成された薄膜ト
ランジスタと、前記第１の絶縁基板上に形成され前記薄
膜トランジスタによって電荷の注入量を制御される表示
電極と、前記第１の絶縁基板上に形成され前記薄膜トラ
ンジスタを覆う遮光層と、前記第１の絶縁基板に対向し
て形成された第２の絶縁基板と、前記第１の絶縁基板と
前記第２の絶縁基板間に封入された液晶層とを有するア
クティブマトリクス型液晶表示装置において、前記チャ
ネル保護層上の前記遮光層の厚さｄ1 と、前記ソ−ス・
ドレイン領域上の前記遮光層の厚さｄ2 とに対して以下
の関係があることを特徴とするアクティブマトリクス型
液晶表示装置。 記 ０．５μｍ≦ｄ1 ≦３．０μｍ １．１≦ｄ2 ／ｄ1 ≦２．０ - 【請求項２】前記ｄ2 ／ｄ1 が、１．４≦ｄ2 ／ｄ1 ≦
１．８であることを特徴とする請求項１に記載のアクテ
ィブマトリクス型液晶表示装置。 - 【請求項３】前記遮光層が黒色レジスト層であることを
特徴とする請求項１に記載のアクティブマトリクス型液
晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30863194A JP3230942B2 (ja) | 1994-12-13 | 1994-12-13 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30863194A JP3230942B2 (ja) | 1994-12-13 | 1994-12-13 | アクティブマトリクス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08166598A true JPH08166598A (ja) | 1996-06-25 |
| JP3230942B2 JP3230942B2 (ja) | 2001-11-19 |
Family
ID=17983381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30863194A Expired - Fee Related JP3230942B2 (ja) | 1994-12-13 | 1994-12-13 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3230942B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10186408A (ja) * | 1996-11-26 | 1998-07-14 | Samsung Electron Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置 |
| US6940566B1 (en) | 1996-11-26 | 2005-09-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions |
| JP2006301505A (ja) * | 2005-04-25 | 2006-11-02 | Sharp Corp | 表示装置 |
| CN114360371A (zh) * | 2021-11-30 | 2022-04-15 | 昆山国显光电有限公司 | 一种显示屏组件以及显示装置 |
-
1994
- 1994-12-13 JP JP30863194A patent/JP3230942B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10186408A (ja) * | 1996-11-26 | 1998-07-14 | Samsung Electron Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置 |
| US6862050B2 (en) | 1996-11-26 | 2005-03-01 | Samsung Electronics Co., Ltd. | Liquid crystal displays using organic insulating material for a gate insulating layer and/or having photolithographic formed spacers |
| US6940566B1 (en) | 1996-11-26 | 2005-09-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions |
| JP2006301505A (ja) * | 2005-04-25 | 2006-11-02 | Sharp Corp | 表示装置 |
| JP4722538B2 (ja) * | 2005-04-25 | 2011-07-13 | シャープ株式会社 | 表示装置 |
| CN114360371A (zh) * | 2021-11-30 | 2022-04-15 | 昆山国显光电有限公司 | 一种显示屏组件以及显示装置 |
| CN114360371B (zh) * | 2021-11-30 | 2023-11-07 | 昆山国显光电有限公司 | 一种显示屏组件以及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3230942B2 (ja) | 2001-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7615783B2 (en) | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same | |
| US7943933B2 (en) | Thin film transistor substrate and display device with oxygen-containing layer | |
| JP3952389B2 (ja) | 液晶表示装置用アレー基板及びその製造方法 | |
| JP2635885B2 (ja) | 薄膜トランジスタ及びアクティブマトリクス液晶表示装置 | |
| US9274390B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JPH09218425A (ja) | 液晶表示装置及びその製造方法 | |
| US20020085140A1 (en) | Black matrix in liquid crystal display and method of fabricating the same | |
| WO2003036376A1 (en) | A thin film transistor substrate of using insulating layers having low dielectric constant and a method of manufacturing the same | |
| JP2002141509A (ja) | 薄膜トランジスタ及び液晶表示装置 | |
| JPH1012882A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100272266B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| US7202924B1 (en) | Liquid crystal display and a fabricating method thereof | |
| JPH1187717A (ja) | 半導体装置とアクティブマトリックス基板および液晶表示装置 | |
| JP3230942B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH10206889A (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 | |
| US7167218B1 (en) | Liquid crystal display and method of manufacture | |
| JPH10161151A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| KR20010016714A (ko) | 액정 표시장치 | |
| KR20030055938A (ko) | 액정표시소자 및 그 제조방법 | |
| US6600196B2 (en) | Thin film transistor, and manufacturing method thereof | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP3463005B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR100729561B1 (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| JPH0933944A (ja) | 液晶表示装置 | |
| JP3767204B2 (ja) | 電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |