CN105161519A - 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置 - Google Patents

薄膜晶体管及制作方法、阵列基板及制作方法和显示装置 Download PDF

Info

Publication number
CN105161519A
CN105161519A CN201510516319.4A CN201510516319A CN105161519A CN 105161519 A CN105161519 A CN 105161519A CN 201510516319 A CN201510516319 A CN 201510516319A CN 105161519 A CN105161519 A CN 105161519A
Authority
CN
China
Prior art keywords
layer
active layer
etching barrier
thin
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510516319.4A
Other languages
English (en)
Other versions
CN105161519B (zh
Inventor
崔承镇
金宰弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510516319.4A priority Critical patent/CN105161519B/zh
Publication of CN105161519A publication Critical patent/CN105161519A/zh
Priority to US15/518,973 priority patent/US10333002B2/en
Priority to PCT/CN2015/099336 priority patent/WO2017028455A1/zh
Priority to EP15901655.9A priority patent/EP3340312B1/en
Application granted granted Critical
Publication of CN105161519B publication Critical patent/CN105161519B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种薄膜晶体管及其制作方法、阵列基板及其制作方法以及显示装置。该薄膜晶体管包括：有源层；设置在所述有源层上的刻蚀阻挡层；设置在所述刻蚀阻挡层上的覆盖层，所述覆盖层包括导电材料层、不透光的绝缘层和不透光的半导体层中的至少一种；以及设置在所述覆盖层上的源极和漏极，所述源极和所述漏极与所述有源层电连接。该覆盖层可以尽量减小有源层的待与源/漏极电连接的位置处发生ESD造成的ESD损害。

Description

薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
技术领域
本发明的至少一个实施例涉及一种薄膜晶体管及制作方法、阵列基板及制作方法和显示装置。
背景技术
通常，显示器包括阵列基板，阵列基板上设置有呈矩阵排列的薄膜晶体管，每个薄膜晶体管作为一个连接数据线和像素的开关，开和关的时间由栅线控制。以液晶显示器为例，液晶显示器中的阵列基板包括横纵交叉的多条栅线和多条数据线，这些栅线和数据线限定多个像素，例如，每个像素包括薄膜晶体管和像素电极，薄膜晶体管的栅极与栅线电连接，薄膜晶体管的源极与数据线电连接，薄膜晶体管的漏极与像素电极电连接。
目前，金属氧化物薄膜晶体管由于迁移率高、均一性好、透明、制作工艺简单等优点而备受关注。刻蚀阻挡型金属氧化物薄膜晶体管是一种常见的金属氧化物薄膜晶体管，其制作工艺简单，并且在金属氧化物有源层上形成的刻蚀阻挡层可以在形成源/漏电极的过程中保护金属氧化物有源层不被破坏，从而提高金属氧化物薄膜晶体管的性能。
根据栅极和有源层的位置关系，金属氧化物薄膜晶体管可以包括底栅结构和顶栅结构，即，在底栅结构中，栅极位于金属氧化物有源层的下方，在顶栅结构中，栅极位于金属氧化物有源层的上方。此外，在顶栅结构中，为避免金属氧化物有源层受光，在金属氧化物有源层下方还设置有遮光金属层。
发明内容
本发明的至少一个实施例提供了一种薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置，以尽量减小有源层的待与源/漏极电连接的位置处发生静电释放(ESD)造成的ESD损害。
本发明的至少一个实施例提供了一种薄膜晶体管，其包括：有源层；设置在所述有源层上的刻蚀阻挡层；设置在所述刻蚀阻挡层上的覆盖层，所述覆盖层包括导电材料层、不透光的绝缘层和不透光的半导体层中的至少一种；以及设置在所述覆盖层上的源极和漏极，所述源极和所述漏极与所述有源层电连接。
例如，所述覆盖层包括所述导电材料层或所述不透光的半导体层，所述有源层具有沟道区，所述覆盖层在所述有源层的所述沟道区所在的位置处断开。
例如，所述导电材料层的材料包括金属或导电金属氧化物。
例如，所述导电材料层包括金属层，并且所述金属层的厚度为300～1000埃。
例如，沿垂直于所述覆盖层的方向，所述导电材料层或所述不透光的半导体层的在所述沟道区所在位置处的边缘分别与所述源极的面向所述漏极一侧的边缘和所述漏极的面向所述源极一侧的边缘对齐。
例如，所述源极通过贯穿所述刻蚀阻挡层的第一过孔与所述有源层电连接，所述漏极通过贯穿所述刻蚀阻挡层的第二过孔与所述有源层电连接；或者所述刻蚀阻挡层在所述有源层所在面上的正投影位于所述有源层所在的区域内，且所述有源层具有分别伸出到所述刻蚀阻挡层的两侧边缘之外的第一部分和第二部分，所述源极电连接到所述第一部分，所述漏极电连接到所述第二部分。
例如，所述有源层下方设置有金属结构；所述第一过孔和所述第二过孔在所述金属结构所在面上的正投影与所述金属结构有重叠部分，或者所述有源层的所述第一部分和所述第二部分在所述金属结构所在面上的正投影都与所述金属结构有重叠部分。
例如，所述薄膜晶体管还包括栅极，所述栅极位于所述有源层之下，所述金属结构包括所述栅极；或者所述栅极位于所述有源层之上，所述金属结构包括遮光金属层。
例如，所述有源层的材料包括金属氧化物。
本发明的至少一个实施例还提供了一种阵列基板，其包括上述任一项所述的薄膜晶体管。
本发明的至少一个实施例还提供了一种显示装置，其包括上述阵列基板。
本发明的至少一个实施例还提供了一种薄膜晶体管的制作方法，该方法包括：形成有源层；形成刻蚀阻挡层，所述刻蚀阻挡层形成在所述有源层上；形成覆盖层，所述覆盖层形成在所述刻蚀阻挡层上并且包括导电材料层、不透光的绝缘层和不透光的半导体层中的至少一种；以及形成源极和漏极，所述源极和所述漏极形成在所述覆盖层上并且与所述有源层电连接。
例如，形成所述刻蚀阻挡层和所述覆盖层包括：形成刻蚀阻挡层薄膜，所述刻蚀阻挡层薄膜形成在所述有源层上；在所述刻蚀阻挡层薄膜上形成覆盖层薄膜；在所述覆盖层薄膜上形成光刻胶薄膜，对所述光刻胶薄膜进行曝光、显影处理后形成光刻胶图案；以所述光刻胶图案为掩膜对所述覆盖层薄膜进行刻蚀，以形成覆盖层图案；以所述光刻胶图案或所述覆盖层图案为掩膜，对所述刻蚀阻挡层薄膜进行刻蚀，以形成所述刻蚀阻挡层。
例如，形成所述覆盖层图案还包括形成位于所述覆盖层图案中的第一覆盖层过孔和第二覆盖层过孔；形成所述刻蚀阻挡层还包括形成位于所述刻蚀阻挡层中的对应所述第一覆盖层过孔的第一刻蚀阻挡层过孔和对应所述第二覆盖层过孔的第二刻蚀阻挡层过孔。
例如，形成所述覆盖层图案时使所述覆盖层图案在所述有源层所在面上的正投影位于所述有源层所在区域之内；形成所述刻蚀阻挡层时使所述有源层具有伸出所述刻蚀阻挡层的两侧边缘之外的第一部分和第二部分；其中，所述源极电连接到所述第一部分，所述漏极电连接到所述第二部分。
例如，所述覆盖层包括所述导电材料层或所述不透光的半导体层。在这种情况下，在形成所述刻蚀阻挡层之后，在所述覆盖层图案上形成源漏金属层薄膜；对所述源漏金属层薄膜进行图案化处理以形成所述源极和所述漏极；以及对所述覆盖层图案进行刻蚀，以使所述覆盖层图案在所述源极和所述漏极之间的位置处断开。
本发明的至少一个实施例还提供了一种阵列基板的制作方法，所述阵列基板包括薄膜晶体管，所述薄膜晶体管采用上述任一项所述的方法制作。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1a为一种底栅结构的金属氧化物薄膜晶体管的剖视示意图；
图1b为制作图1a所示的薄膜晶体管的刻蚀阻挡层时进行曝光处理的示意图；
图1c为对刻蚀阻挡层薄膜进行图案化处理的曝光过程中发生静电释放的示意图；
图2a为本发明实施例一提供的一种薄膜晶体管的剖视示意图；
图2b为本发明实施例一提供的又一种薄膜晶体管的剖视示意图；
图2c为本发明实施例一提供的另一种薄膜晶体管的剖视示意图；
图3a为本发明实施例二提供的一种薄膜晶体管的剖视示意图；
图3b为本发明实施例二提供的又一种薄膜晶体管的剖视示意图；
图3c为本发明实施例二提供的另一种薄膜晶体管的剖视示意图。
图4a至图4f为本发明实施例三提供的制作如图2a所示的薄膜晶体管的各步骤的示意图；
图5a至5f为本发明实施例三提供的制作如图2b和图2c所示的薄膜晶体管的各步骤的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其它元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
图1a为一种底栅结构的金属氧化物薄膜晶体管的剖视示意图。如图1a所示，该薄膜晶体管包括栅极01、设置在栅极01上的栅绝缘层02、设置在栅绝缘层02上的金属氧化物(例如氧化铟镓锌)有源层03、设置在金属氧化物有源层03上的刻蚀阻挡层04和设置在刻蚀阻挡层04上的源极05a和漏极05b，源极05a和漏极05b分别通过刻蚀阻挡层04中的过孔04a和过孔04b与有源层03电连接。
通常，图1a所示的薄膜晶体管的制作方法包括如下步骤S01至步骤S05，下面详细介绍这些步骤。
步骤S01：沉积栅金属层薄膜，并通过一次图案化处理形成栅极01。
步骤S02：在栅极01上沉积栅绝缘层薄膜，并通过一次图案化处理形成栅绝缘层02和位于栅绝缘层02中的过孔(图1a中未示出)。
步骤S03：在栅绝缘层02上沉积金属氧化物薄膜，并通过一次图案化处理形成金属氧化物有源层03。
步骤S04：在金属氧化物有源层03上沉积刻蚀阻挡层薄膜，并通过一次图案化处理形成刻蚀阻挡层04和位于刻蚀阻挡层04中的过孔04a和过孔04b。
步骤S05：在刻蚀阻挡层04上沉积源漏金属层薄膜，并通过一次图案化处理形成源极05a和漏极05b，使源极05a和漏极05b分别通过过孔04a和过孔04b与金属氧化物有源层03电连接。
在研究中，本申请的发明人注意到，在步骤S04中，对刻蚀阻挡层薄膜进行图案化处理通常包括：如图1b所示，对形成在刻蚀阻挡层薄膜04′上的光刻胶07进行曝光，曝光位置对应刻蚀阻挡层薄膜04′的待形成过孔04a和过孔04b的位置04a′和04b′(如图1b中的虚线所示)；之后，通过显影、刻蚀等处理，以形成刻蚀阻挡层04以及刻蚀阻挡层04中的过孔04a和过孔04b。
由于刻蚀阻挡层薄膜04′通常采用氧化硅等材料制作，在对光刻胶07进行曝光时，光线可透过刻蚀阻挡层薄膜04′照射到金属氧化物有源层03上，这导致金属氧化物有源层03的待与源极和漏极电连接的位置处发生静电释放(简称ESD，如图1c所示)的几率大大增加。这是因为：在曝光过程中，金属氧化物有源层03的待与源极和漏极电连接的部分(即第一部分03a和第二部分03b，如图1b中的虚线所示)因被光照射而导体化的几率大大增加，导致金属氧化物有源层03在第一部分03a和第二部分03b处容易与栅极01之间产生电容，该电容可大大提高ESD的发生几率。ESD容易导致金属氧化物有源层03下方的栅极01与金属氧化物有源层03上方的源/漏极05a、05b之间发生短路。
本发明的至少一个实施例提供了一种薄膜晶体管及其制作方法、阵列基板及其制作方法以及显示装置。在该薄膜晶体管中，设置于有源层上的刻蚀阻挡层上设置有覆盖层，该覆盖层包括导电材料层、不透光的绝缘层和不透光的半导体层中的至少一种。在形成刻蚀阻挡层及其中的过孔的图案化处理的曝光过程中，即使有源层的待与源/漏极电连接的位置处发生ESD，导电材料层也可以起到分散电流的作用，从而尽量避免因有源层的待与源/漏极电连接的位置处发生ESD而导致有源层下方的金属层与有源层上方的源漏金属层之间发生短路的现象；不透光的绝缘层或不透光的半导体层可以避免有源层的待与源/漏极电连接的部分被光照射而导体化，从而降低有源层的待与源/漏极电连接的位置处发生ESD的几率，进而尽量避免该金属层与有源层上方的源漏金属层之间发生短路的现象。
实施例一
本实施例提供了一种薄膜晶体管，如图2a至图2c所述，该薄膜晶体管包括：有源层30；设置在有源层30上的刻蚀阻挡层40；设置在刻蚀阻挡层40上的覆盖层60；以及设置在覆盖层60上的源极50a和漏极50b，源极50a和漏极50b与有源层30电连接。在本实施例中，覆盖层60包括导电材料层，即覆盖层60的材料包括导电材料。这样，在通过图案化处理形成刻蚀阻挡层及其中的过孔的过程中，即使有源层30的待与源极50a和漏极50b电连接的位置处发生ESD，覆盖层60也可以将电流分散出去，从而减少ESD损害。
在至少一个示例中，导电材料层在有源层30的沟道区33所在位置处可以断开。由于覆盖层60包括导电材料层，通过使导电材料层在有源层30的沟道区33所在位置处断开，可以避免源极50a和漏极50b通过该导电材料层电连接在一起，从而使有源层30形成沟道区33。图2a至图2c以覆盖层60为导电材料层为例进行说明。如图2a至图2c所示，覆盖层60在有源层30的沟道区33所在的位置处断开。当然，本实施例也可以采用本领域常用的其它的使有源层30形成沟道区33的方式。
在至少一个示例中，覆盖层60包括的导电材料层的材料可以包括金属或导电金属氧化物。例如，金属可以包括铝、铜、锆、钼和钛等金属中的至少一种或几种。例如，导电金属氧化物可以包括氧化铟镓锌、氧化铟锡和氧化铟锌等导电金属氧化物中的至少一种或几种。当然，覆盖层包括的导电材料层也可以采用其它导电材料。
例如，导电材料层的材料包括金属时，即，导电材料层包括金属层时，该金属层的厚度可以为300～1000埃。这样可以实现在对覆盖层进行曝光的过程中避免光线因透过该金属层而照射到有源层上，从而可以进一步降低有源层的待与源极和漏极电连接的位置处发生ESD的几率。
此外，无论导电材料层的材料包括金属还是金属氧化物材料，导电材料层都可以与源极和漏极通过一次图案化处理形成，在该图案化处理的过程中，导电材料层可以与形成与源极和漏极的源漏金属层薄膜同时刻蚀，或者以源极和漏极为掩膜对导电材料层进行刻蚀，这样可以节省工艺和掩模板。在这种情况下，沿垂直于覆盖层的方向，导电材料层的在有源层的沟道区所在位置处的边缘可以分别与源极的面向漏极一侧的边缘和漏极的面向源极一侧的边缘大致对齐。
例如，如图2a至图2c所示，覆盖层60为导电材料层，沿垂直于覆盖层60的方向，覆盖层60在有源层30的沟道区33所在处的边缘63可以与源极50a的面向漏极50b一侧的边缘51大致对齐，边缘64可以与漏极50b的面向源极50a一侧的边缘52大致对齐。也就是说，覆盖层60可以包括位于源极50a和刻蚀阻挡层40之间的第一部分61以及位于漏极50b和刻蚀阻挡层40之间的第二部分62，第一部分61和第二部分62都位于有源层30的与源极50a和漏极50b电连接的位置之间，并且第一部分61与第二部分62之间的距离与源极50a和漏极50b之间的距离相等。由于对薄膜进行图案化处理时形成的图案的边缘未必是完全垂直于该图案所在的面，因此，此处的“相等”可以是指“大致相等”。
在至少一个示例中，源极50a和漏极50b可以分别通过过孔与有源层30电连接，如图2a所示，源极50a可以通过贯穿刻蚀阻挡层40的第一过孔1与有源层30电连接，漏极50b可以通过贯穿刻蚀阻挡层40的第二过孔2与有源层30电连接。
在至少一个示例中，源极50a和漏极50b也可以不通过过孔与有源层30电连接。例如，如图2b和图2c所示，刻蚀阻挡层40在有源层30所在面上的正投影可以位于有源层30所在的区域内，有源层30具有分别伸出到刻蚀阻挡层40的两侧边缘41、42之外的第一部分31和第二部分32，第一部分31和第二部分32都位于刻蚀阻挡层40的正投影之外，源极50a电连接到第一部分31，漏极50b电连接到第二部分32。
在至少一个示例中，在有源层30下方设置有金属结构80，金属结构80与有源层30之间设置有绝缘层90，并且有源层30的分别与源极50a和漏极50b电连接的部分都与该金属结构80在垂直于该金属结构80所在面的方向上交叠。
例如，在图2a所示情形中，第一过孔1和第二过孔2在金属结构80所在面上的正投影与金属结构80有重叠部分。
例如，在图2b和图2c所示情形中，在该薄膜晶体管中，有源层30的第一部分31和第二部分32在金属结构80所在面上的正投影都与金属结构80有重叠部分。
在至少一个示例中，薄膜晶体管还包括栅极10，如图2a和图2b所示，栅极10可以位于有源层30之下，即该薄膜晶体管可以为底栅结构，在这种情况下，该栅极10可以作为上述金属结构80，栅绝缘层20可以作为上述绝缘层90。当然，本实施例提供的薄膜晶体管也可以为顶栅结构。如图2c所示，栅极10可以位于有源层30之上，在这种情况下，在有源层30下方设置有金属结构80，金属结构80可以为遮光金属层，用于防止薄膜晶体管的有源层30受光。
由于有源层30的材料包括金属氧化物时，有源层30的待与源极和漏极电连接的部分在受光时导体化的几率大大增加，导致有源层30的待与源极和漏极电连接的位置处发生ESD的几率大大增加。因此，本实施例尤其适用于有源层30的材料包括金属氧化物材料的薄膜晶体管。当然，有源层30也可以采用其它的容易在有源层30的待与源极和漏极电连接的位置处受光情况下发生较严重的ESD现象的材料。
由于有源层的材料包括金属氧化物，为尽量避免影响其性能，与有源层接触的绝缘层的材料可以包括氧化硅，例如，图2a和图2b中的刻蚀阻挡层40和栅绝缘层20、图2c中的刻蚀阻挡层40和绝缘层90可以采用氧化硅材料制作。当然，与有源层接触的绝缘层也可以采用本领域常用的其它材料。
实施例二
本实施例提供的薄膜晶体管与实施例一提供的薄膜晶体管的区别在于：覆盖层60为不透光的绝缘层，即覆盖层60的材料为不透光的绝缘材料，如图3a至图3c所示。
由于覆盖层60为绝缘层，其在有源层30的沟道区(图中未标出)所在处可以是连续的。即覆盖层60可以不断开即可形成有源层30的沟道区。
例如，该不透光的绝缘层可以为黑色树脂材料。当然，也可以是本领域常用的其它不透光的绝缘材料。
本实施例提供的薄膜晶体管的各组成部分的设置可参考实施例一中的相关描述，重复之处不再赘述。
上述实施例一和实施例二分别以覆盖层为导电材料层和不透光的绝缘层为例进行说明。当覆盖层为不透光的半导体层时，该不透光的半导体层可以采用本领域常用的材料，例如，硅或其它材料。当然，本领域技术人员可以根据需要对该不透光的半导体层的厚度进行设置，只要保证其不透光即可。此外，为了避免该覆盖层将源极和漏极电连接在一起，该覆盖层在薄膜晶体管中的设置方式可以与实施例一提供的薄膜晶体管中的覆盖层的设置方式类似，此处不再赘述。
实施例三
针对实施例一提供的薄膜晶体管，例如图2a至图2c所示的薄膜晶体管，本实施例提供了一种薄膜晶体管的制作方法，该制作方法包括：形成有源层；形成刻蚀阻挡层，该刻蚀阻挡层形成在有源层上；形成覆盖层，该覆盖层形成在刻蚀阻挡层上并且包括导电材料层；以及形成源极和漏极，该源极和该漏极形成在覆盖层上并且与有源层电连接。
例如，形成刻蚀阻挡层和覆盖层可以包括以下步骤S31至步骤S35，下面详细介绍这些步骤。
步骤S31：形成刻蚀阻挡层薄膜，使刻蚀阻挡层薄膜形成在有源层上。
在该步骤中，刻蚀阻挡层薄膜可以是经过图案化处理的薄膜。例如，刻蚀阻挡层薄膜可以与有源层在一次图案化处理中一起形成，也就是说，可以形成有源层材料(例如导电金属氧化物材料)的膜层和位于其上的刻蚀阻挡层材料的膜层，之后对二者同时进行图案化处理以形成有源层和上述刻蚀阻挡层薄膜。
或者，刻蚀阻挡层薄膜也可以是未经图案化处理的薄膜。即，可以在形成有源层之后，在有源层之上形成刻蚀阻挡层材料的膜层作为刻蚀阻挡层薄膜。
步骤S32：在刻蚀阻挡层薄膜上形成覆盖层薄膜。例如，覆盖层薄膜的材料可以包括金属或导电金属氧化物。
步骤S33：在覆盖层薄膜上形成光刻胶薄膜，对光刻胶薄膜进行曝光、显影处理后形成光刻胶图案。
步骤S34：以步骤S33中形成的光刻胶图案为掩膜对覆盖层薄膜进行刻蚀，以形成覆盖层图案。
步骤S35：以步骤S33中形成的光刻胶图案或步骤S34中形成的覆盖层图案为掩膜，对刻蚀阻挡层薄膜进行刻蚀，以形成刻蚀阻挡层。
在至少一个示例中，源极和漏极可以分别通过刻蚀阻挡层中的过孔与有源层电连接。在这种情况下，例如，步骤S34中的形成覆盖层图案还包括：形成位于覆盖层图案中的第一覆盖层过孔和第二覆盖层过孔；步骤S35中的形成刻蚀阻挡层还包括形成位于刻蚀阻挡层中的对应第一覆盖层过孔的第一刻蚀阻挡层过孔和对应第二覆盖层过孔的第二刻蚀阻挡层过孔。例如，第一覆盖层过孔和第一刻蚀阻挡层过孔构成第一过孔，第二覆盖层过孔和第二刻蚀阻挡层过孔构成第二过孔，源极通过第一过孔与有源层电连接，漏极通过第二过孔与有源层电连接。
或者，在至少一个示例中，源极和漏极也可以不通过过孔与有源层电连接。在这种情况下，例如，在步骤S34中，形成覆盖层图案时可以使覆盖层图案在有源层所在面上的正投影位于有源层所在区域之内；在步骤S35中，形成刻蚀阻挡层时可以使刻蚀阻挡层在有源层所在面上的正投影位于有源层所在区域内，并且使有源层具有伸出刻蚀阻挡层的两侧边缘之外的第一部分和第二部分。在后续步骤中源极可以电连接到有源层的第一部分，漏极可以电连接到有源层的第二部分。
在上述示例中，可以通过调整步骤S33中对光刻胶薄膜进行曝光的位置，使在光刻胶图案中形成多个过孔或者使光刻胶图案在有源层所在面上的正投影位于有源层所在区域之内，从而使步骤S34中形成的覆盖层图案也相应地具有过孔或正投影位于有源层所在区域之内。
由于覆盖层包括导电材料层，为了形成有源层的沟道区，本实施例提供的薄膜晶体管的制作方法中，形成覆盖层、源极和漏极例如可以包括步骤S361～S363，下面进行详细介绍。
步骤S361：在形成刻蚀阻挡层之后，在覆盖层图案上形成源漏金属层薄膜。
步骤S362：对源漏金属层薄膜进行图案化处理以形成源极和漏极。
步骤S363：对覆盖层图案进行刻蚀，以使覆盖层图案在源极和漏极之间的位置处断开。需要说明的是，该步骤S363也可以与步骤S362在上述同一次图案化处理过程中进行。
例如，针对图2a所示的薄膜晶体管，如图4a至图4f所示，本实施例的至少一个示例提供的制作方法可以包括如下步骤S41～步骤S45，下面详细介绍这些步骤。
步骤S41：形成有源层30，如图4a所示。
例如，可以先形成有源层材料(例如导电金属氧化物材料)的薄膜，之后对该薄膜进行图案化处理以形成有源层30。
步骤S42：形成刻蚀阻挡层薄膜40′，刻蚀阻挡层薄膜40′形成在有源层30上，如图4a所示。
刻蚀阻挡层薄膜40′的形成方式可参考上述步骤S31中的相关描述，重复之处不再赘述。图4a以刻蚀阻挡层薄膜40′在有源层30形成之后形成为例进行说明。当刻蚀阻挡层薄膜40′与有源层30通过同一次图案化处理形成时，刻蚀阻挡层薄膜40′与有源层30的边缘大致对齐。
步骤S43：在刻蚀阻挡层薄膜40′上形成覆盖层薄膜60′，如图4a所示；对覆盖层薄膜60′进行图案化处理，以形成覆盖层图案60″和位于覆盖层图案60″中的第一覆盖层过孔60a和第二覆盖层过孔60b，如图4c所示。
例如，对覆盖层薄膜60′进行图案化处理包括：在覆盖层薄膜60′上形成光刻胶薄膜70′，并对光刻胶薄膜70′进行曝光处理，曝光位置对应有源层30的待与源极和漏极电连接的部分，如图4a所示；之后，进行显影处理，去除被光照射到的光刻胶，从而得到光刻胶图案70″和位于其中的多个光刻胶过孔，如图4b所示；之后，以光刻胶图案70″为掩膜对覆盖层薄膜60′进行刻蚀，以形成覆盖层图案60″及其中的过孔60a和60b，如图4c所示。
步骤S44：以步骤S43中形成的光刻胶图案70″或覆盖层图案60″为掩膜，对刻蚀阻挡层薄膜40′进行刻蚀，以形成刻蚀阻挡层40以及位于刻蚀阻挡层40中的对应第一覆盖层过孔60a的第一刻蚀阻挡层过孔40a和对应第二覆盖层过孔60b的第二刻蚀阻挡层过孔40b，第一覆盖层过孔60a和第一刻蚀阻挡层过孔40a构成第一过孔1，第二覆盖层过孔60b和第二刻蚀阻挡层过孔40b构成第二过孔2，如图4d所示。
在该步骤中，在形成刻蚀阻挡层40之后，可以去除覆盖层图案60″上的光刻胶图案70″，如图4e所示。
步骤S45：在覆盖层图案60″上形成源漏金属层薄膜50′，使源漏金属层薄膜50′覆盖第一过孔1和第二过孔2，如图4f所示；对源漏金属层薄膜50′和覆盖层图案60″进行一次图案化处理以形成源极50a、漏极50b和覆盖层60，源极50a通过第一过孔1与有源层30电连接，漏极50b通过第二过孔2与有源层30电连接，覆盖层60在有源层30的沟道区33所在位置处断开，如图2a所示。
针对图2b和图2c所示的薄膜晶体管，如图5a至图5f所示，本实施例的至少一个示例提供的制作方法例如包括如下步骤S51～步骤S55，下面详细介绍这些步骤。
步骤S51：形成有源层30，如图5a所示。
步骤S52：在有源层30上形成刻蚀阻挡层薄膜40′，如图5a所示。
步骤S53：在刻蚀阻挡层薄膜40′上形成覆盖层薄膜60′，对覆盖层薄膜60′进行图案化处理，以形成覆盖层图案60″，覆盖层图案60″在有源层所在面上的正投影位于有源层30所在区域之内，如图5c所示。
例如，对覆盖层薄膜60′进行图案化处理包括：在覆盖层薄膜60′上形成光刻胶薄膜70′，并对光刻胶薄膜70′进行曝光处理，非曝光位置对应有源层30的待形成沟道区的部分，其余为曝光位置，如图5a所示；之后，进行显影处理，去除被光照射到的光刻胶，从而得到光刻胶图案70″，光刻胶图案70″在有源层30所在面上的正投影位于有源层30所在区域之内，如图5b所示；之后，以光刻胶图案70″为掩膜对覆盖层薄膜60′进行刻蚀，以形成覆盖层图案60″，如图5c所示。
步骤S54：以步骤S53中形成的光刻胶图案70″或覆盖层图案60″为掩膜，对刻蚀阻挡层薄膜40′进行刻蚀，以形成刻蚀阻挡层40，使刻蚀阻挡层40在有源层30所在面上的正投影位于有源层30所在区域内，并且使有源层30具有位于刻蚀阻挡层40的正投影之外的第一部分31和第二部分32，如图5d所示。
在该步骤中，在形成刻蚀阻挡层40之后，可以去除覆盖层图案60″上的光刻胶图案70″，如图5e所示。
步骤S55：在覆盖层图案60″上形成源漏金属层薄膜50′，如图5f所示；对源漏金属层薄膜50′和覆盖层图案60″进行图案化处理以形成源极50a、漏极50b和覆盖层60，源极50a通过有源层30的第一部分31与有源层30连接，漏极50b通过有源层30的第二部分32与有源层30电连接，覆盖层60在有源层30的沟道区33所在位置处断开，如图2b和图2c所示。
当然，针对底栅结构的薄膜晶体管，例如图2a和图2b所示的薄膜晶体管，其制作方法还包括：在形成有源层30之前，形成栅极10和位于栅极10之上的栅绝缘层20。针对顶栅结构的薄膜晶体管，例如图2c所示的薄膜晶体管，其制作方法，还包括：在形成有源层30之前，形成金属结构80和位于金属结构80之上的绝缘层90；在形成源极50a、漏极50b和覆盖层60之后，在源极50a和漏极50b上形成栅绝缘层20和位于栅绝缘层20上的栅极10。
实施例四
针对实施例二提供的薄膜晶体管，例如图3a至图3c所示的薄膜晶体管，本实施例提供了另一种薄膜晶体管的制作方法，其包括：形成有源层；形成刻蚀阻挡层，刻蚀阻挡层形成在有源层上；形成覆盖层，覆盖层形成在刻蚀阻挡层上并且为不透光的绝缘层；以及形成源极和漏极，源极和漏极形成在覆盖层上并且与有源层电连接。
本实施例提供的制作方法与实施例三提供的制作方法类似，不同之处在于：可以不对覆盖层的对应有源层的沟道区的部分进行刻蚀，即覆盖层在有源层的沟道区所在位置处可以是连续的。
例如，对于图3a所示的薄膜晶体管，本实施例提供的制作方法可以包括上述步骤S41至步骤S45；并且，在步骤S43中形成的覆盖层图案即为覆盖层，在步骤S45中可以不对覆盖层图案进行刻蚀。
例如，对于图3b和图3c所示的薄膜晶体管，本实施例提供的制作方法可以包括上述步骤S51至步骤S55；并且，在步骤S53中形成的覆盖层图案即为覆盖层，在步骤S55中可以不对覆盖层图案进行刻蚀。
本实施例提供的制作方法可参考实施例三中的相关描述，重复之处不做赘述。
实施例五
本实施例提供了一种阵列基板及其制作方法。
本实施例提供的阵列基板包括上述实施例一或实施例二提供的薄膜晶体管。
例如，该阵列基板可以为用于液晶显示装置中的阵列基板，在这种情况下，该阵列基板还包括像素电极，像素电极可以与薄膜晶体管的漏极电连接。当然，该阵列基板也可以为OLED(有机发光二极管)阵列基板等其它类型的阵列基板。
由于薄膜晶体管具有设置在刻蚀阻挡层上的覆盖层，该覆盖层包括导电材料层和不透光的绝缘层中的至少一种，因此，在制作刻蚀阻挡层的过程中，该覆盖层可分散发生ESD时的电流和/或起到避免有源层的待与源/漏极电连接的部分受光而导体化的作用，因而该覆盖层可以减小ESD损害，例如，可以尽量避免有源层上方的源漏金属层与有源层下方的金属层(例如栅金属层)之间发生短路。本实施例提供的阵列基板包括该薄膜晶体管，因而，该阵列基板也具有类似效果。
本实施例提供的阵列基板的制作方法中，该阵列基板包括薄膜晶体管，并且该薄膜晶体管采用上述实施例三或实施例四提供的方法制作。
当然，该阵列基板的制作方法还包括形成其它膜层，例如，用于液晶显示的阵列基板还包括形成像素电极层，例如，OLED阵列基板还包括形成阳极层和阴极层等。这些膜层可以采用本领域常用的方式形成，本实施例不做赘述。
以上实施例三至实施例五仅以覆盖层为导电材料层或不透光的绝缘层为例对薄膜晶体管的制作方法和阵列基板的制作方法进行说明。当覆盖层为不透光的半导体层时，薄膜晶体管和阵列基板的制作方法与实施例三类似，此处不再赘述。
实施例六
本实施例提供了一种显示装置，其包括实施例五提供的阵列基板。
例如，该显示装置可以包括相对设置的阵列基板与对置基板，该对置基板例如为彩膜基板。在一些实施例中，该显示装置还可以包括为阵列基板提供背光的背光源。
例如，该显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

Claims (17)

1.一种薄膜晶体管，包括：
有源层；
设置在所述有源层上的刻蚀阻挡层；
设置在所述刻蚀阻挡层上的覆盖层，其中，所述覆盖层包括导电材料层、不透光的绝缘层和不透光的半导体层中的至少一种；以及
设置在所述覆盖层上的源极和漏极，其中，所述源极和所述漏极与所述有源层电连接。
2.如权利要求1所述的薄膜晶体管，其中，所述覆盖层包括所述导电材料层或所述不透光的半导体层，所述有源层具有沟道区，所述覆盖层在所述有源层的所述沟道区所在的位置处断开。
3.如权利要求2所述的薄膜晶体管，其中，
所述导电材料层的材料包括金属或导电金属氧化物。
4.如权利要求2所述的薄膜晶体管，其中，所述导电材料层包括金属层，并且所述金属层的厚度为300～1000埃。
5.如权利要求2-4任一项所述的薄膜晶体管，其中，沿垂直于所述覆盖层的方向，所述导电材料层或所述不透光的半导体层的在所述沟道区所在位置处的边缘分别与所述源极的面向所述漏极一侧的边缘和所述漏极的面向所述源极一侧的边缘对齐。
6.如权利要求1-4任一项所述的薄膜晶体管，其中，
所述源极通过贯穿所述刻蚀阻挡层的第一过孔与所述有源层电连接，所述漏极通过贯穿所述刻蚀阻挡层的第二过孔与所述有源层电连接；或者
所述刻蚀阻挡层在所述有源层所在面上的正投影位于所述有源层所在的区域内，且所述有源层具有分别伸出到所述刻蚀阻挡层的两侧边缘之外的第一部分和第二部分，所述源极电连接到所述第一部分，所述漏极电连接到所述第二部分。
7.如权利要求6所述的薄膜晶体管，其中，
所述有源层下方设置有金属结构；
所述第一过孔和所述第二过孔在所述金属结构所在面上的正投影与所述金属结构有重叠部分，或者所述有源层的所述第一部分和所述第二部分在所述金属结构所在面上的正投影都与所述金属结构有重叠部分。
8.如权利要求7所述的薄膜晶体管，还包括栅极，其中，
所述栅极位于所述有源层之下，所述金属结构包括所述栅极；或者
所述栅极位于所述有源层之上，所述金属结构包括遮光金属层。
9.如权利要求1-4任一项所述的薄膜晶体管，其中，所述有源层的材料包括金属氧化物。
10.一种阵列基板，包括如权利要求1-9任一项所述的薄膜晶体管。
11.一种显示装置，包括如权利要求10所述的阵列基板。
12.一种薄膜晶体管的制作方法，包括：
形成有源层；
形成刻蚀阻挡层，其中，所述刻蚀阻挡层形成在所述有源层上；
形成覆盖层，其中，所述覆盖层形成在所述刻蚀阻挡层上并且包括导电材料层、不透光的绝缘层和不透光的半导体层中的至少一种；以及
形成源极和漏极，其中，所述源极和所述漏极形成在所述覆盖层上并且与所述有源层电连接。
13.如权利要求12所述的制作方法，其中，形成所述刻蚀阻挡层和所述覆盖层包括：
形成刻蚀阻挡层薄膜，其中，所述刻蚀阻挡层薄膜形成在所述有源层上；
在所述刻蚀阻挡层薄膜上形成覆盖层薄膜；
在所述覆盖层薄膜上形成光刻胶薄膜，对所述光刻胶薄膜进行曝光、显影处理后形成光刻胶图案；
以所述光刻胶图案为掩膜对所述覆盖层薄膜进行刻蚀，以形成覆盖层图案；以及
以所述光刻胶图案或所述覆盖层图案为掩膜，对所述刻蚀阻挡层薄膜进行刻蚀，以形成所述刻蚀阻挡层。
14.如权利要求13所述的制作方法，其中，
形成所述覆盖层图案还包括形成位于所述覆盖层图案中的第一覆盖层过孔和第二覆盖层过孔；
形成所述刻蚀阻挡层还包括形成位于所述刻蚀阻挡层中的对应所述第一覆盖层过孔的第一刻蚀阻挡层过孔和对应所述第二覆盖层过孔的第二刻蚀阻挡层过孔，
其中，所述第一覆盖层过孔和所述第一刻蚀阻挡层过孔构成第一过孔，所述第二覆盖层过孔和所述第二刻蚀阻挡层过孔构成第二过孔，所述源极通过所述第一过孔与所述有源层电连接，所述漏极通过所述第二过孔与所述有源层电连接。
15.如权利要求13所述的制作方法，其中，
形成所述覆盖层图案时使所述覆盖层图案在所述有源层所在面上的正投影位于所述有源层所在区域之内；
形成所述刻蚀阻挡层时使所述有源层具有伸出所述刻蚀阻挡层的两侧边缘之外的第一部分和第二部分；
其中，所述源极电连接到所述第一部分，所述漏极电连接到所述第二部分。
16.如权利要求14或15所述的制作方法，其中，所述覆盖层包括所述导电材料层或所述不透光的半导体层；
在形成所述刻蚀阻挡层之后，在所述覆盖层图案上形成源漏金属层薄膜；
对所述源漏金属层薄膜进行图案化处理以形成所述源极和所述漏极；以及
对所述覆盖层图案进行刻蚀，以使所述覆盖层图案在所述源极和所述漏极之间的位置处断开。
17.一种阵列基板的制作方法，所述阵列基板包括薄膜晶体管，其中，所述薄膜晶体管采用如权利要求12-16任一项所述的方法制作。
CN201510516319.4A 2015-08-20 2015-08-20 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置 Active CN105161519B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510516319.4A CN105161519B (zh) 2015-08-20 2015-08-20 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
US15/518,973 US10333002B2 (en) 2015-08-20 2015-12-29 Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
PCT/CN2015/099336 WO2017028455A1 (zh) 2015-08-20 2015-12-29 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
EP15901655.9A EP3340312B1 (en) 2015-08-20 2015-12-29 Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510516319.4A CN105161519B (zh) 2015-08-20 2015-08-20 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN105161519A true CN105161519A (zh) 2015-12-16
CN105161519B CN105161519B (zh) 2018-03-27

Family

ID=54802333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510516319.4A Active CN105161519B (zh) 2015-08-20 2015-08-20 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置

Country Status (4)

Country Link
US (1) US10333002B2 (zh)
EP (1) EP3340312B1 (zh)
CN (1) CN105161519B (zh)
WO (1) WO2017028455A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017028455A1 (zh) * 2015-08-20 2017-02-23 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN106601754A (zh) * 2016-12-06 2017-04-26 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN107579006A (zh) * 2017-09-13 2018-01-12 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法
WO2019001066A1 (zh) * 2017-06-27 2019-01-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN109634004A (zh) * 2018-11-12 2019-04-16 惠科股份有限公司 一种显示面板、制作方法和显示装置
WO2020097998A1 (zh) * 2018-11-12 2020-05-22 惠科股份有限公司 阵列基板、阵列基板的制作方法和显示面板
CN112951924A (zh) * 2021-02-02 2021-06-11 Tcl华星光电技术有限公司 Tft器件及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779203B (zh) * 2015-04-23 2017-11-28 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN106298954B (zh) * 2016-08-31 2020-02-04 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
US10510899B2 (en) * 2017-08-07 2019-12-17 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor, thin film transistor manufacturing method and liquid crystal display panel

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3538088B2 (ja) * 1999-10-25 2004-06-14 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタおよびその製造方法
CN102569413A (zh) * 2011-12-13 2012-07-11 华映视讯（吴江）有限公司 薄膜晶体管及其制造方法
CN102646633A (zh) * 2011-11-28 2012-08-22 友达光电股份有限公司 阵列基板及其制作方法
CN103915444A (zh) * 2013-04-10 2014-07-09 上海天马微电子有限公司 一种阵列基板及其制备方法、液晶显示面板
CN104377247A (zh) * 2014-11-24 2015-02-25 深圳市华星光电技术有限公司 薄膜晶体管、显示装置及薄膜晶体管的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558276B2 (en) * 2009-06-17 2013-10-15 Alpha And Omega Semiconductor, Inc. Bottom source NMOS triggered zener clamp for configuring an ultra-low voltage transient voltage suppressor (TVS)
KR102023924B1 (ko) 2012-05-24 2019-09-23 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 표시장치용 어레이기판 그리고 그 제조방법
KR102023295B1 (ko) * 2012-06-15 2019-09-19 소니 주식회사 표시 장치, 반도체 장치 및 표시 장치의 제조 방법
KR102080065B1 (ko) * 2013-04-30 2020-04-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
DE102014201131A1 (de) * 2014-01-22 2015-07-23 Zf Friedrichshafen Ag Getriebevorrichtung mit einem Hydrauliksystem
US10032924B2 (en) * 2014-03-31 2018-07-24 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability
CN104600123B (zh) * 2015-01-05 2018-06-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板及显示装置
US9495633B2 (en) * 2015-04-16 2016-11-15 Cylance, Inc. Recurrent neural networks for malware analysis
CN105161519B (zh) 2015-08-20 2018-03-27 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3538088B2 (ja) * 1999-10-25 2004-06-14 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタおよびその製造方法
CN102646633A (zh) * 2011-11-28 2012-08-22 友达光电股份有限公司 阵列基板及其制作方法
CN102569413A (zh) * 2011-12-13 2012-07-11 华映视讯（吴江）有限公司 薄膜晶体管及其制造方法
CN103915444A (zh) * 2013-04-10 2014-07-09 上海天马微电子有限公司 一种阵列基板及其制备方法、液晶显示面板
CN104377247A (zh) * 2014-11-24 2015-02-25 深圳市华星光电技术有限公司 薄膜晶体管、显示装置及薄膜晶体管的制造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017028455A1 (zh) * 2015-08-20 2017-02-23 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
US10333002B2 (en) 2015-08-20 2019-06-25 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
CN106601754A (zh) * 2016-12-06 2017-04-26 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
WO2019001066A1 (zh) * 2017-06-27 2019-01-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
US11784258B2 (en) 2017-06-27 2023-10-10 Boe Technology Group Co., Ltd. Thin film transistor with insulating portion between source/drian electrode and gate insulating layer, and manufacturing method thereof
CN107579006A (zh) * 2017-09-13 2018-01-12 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法
CN107579006B (zh) * 2017-09-13 2019-08-06 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法
CN109634004A (zh) * 2018-11-12 2019-04-16 惠科股份有限公司 一种显示面板、制作方法和显示装置
WO2020097998A1 (zh) * 2018-11-12 2020-05-22 惠科股份有限公司 阵列基板、阵列基板的制作方法和显示面板
US11456322B2 (en) 2018-11-12 2022-09-27 HKC Corporation Limited Array substrate, manufacturing method thereof and display panel
CN112951924A (zh) * 2021-02-02 2021-06-11 Tcl华星光电技术有限公司 Tft器件及其制备方法
CN112951924B (zh) * 2021-02-02 2022-07-12 Tcl华星光电技术有限公司 Tft器件及其制备方法

Also Published As

Publication number Publication date
CN105161519B (zh) 2018-03-27
EP3340312A4 (en) 2019-04-24
EP3340312B1 (en) 2023-05-03
US20170229571A1 (en) 2017-08-10
WO2017028455A1 (zh) 2017-02-23
EP3340312A1 (en) 2018-06-27
US10333002B2 (en) 2019-06-25

Similar Documents

Publication Publication Date Title
CN105161519A (zh) 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN108288621B (zh) 阵列基板的制造方法、阵列基板及显示面板
CN109360828B (zh) 显示基板及其制造方法、显示装置
EP3664137B1 (en) Array substrate and manufacturing method thereof, and display device
US11127768B2 (en) Array substrate, display panel, display device and method for manufacturing array substrate
CN104037126A (zh) 一种阵列基板的制备方法、阵列基板和显示装置
EP2953165A1 (en) Oxide film transistor array substrate and manufacturing method therefor, and display panel
CN110676302B (zh) 显示面板及其制造方法、显示装置
US9276014B2 (en) Array substrate and method of fabricating the same, and liquid crystal display device
US11018165B2 (en) Manufacturing method of array substrate and array substrate
CN104635416A (zh) 一种掩膜板及阵列基板的制造方法
CN105161541A (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
CN111312726B (zh) 一种阵列基板、其制作方法及显示装置
KR101790104B1 (ko) 유기발광 표시장치의 금속 배선들 간 단락 방지 방법
CN103489874B (zh) 阵列基板及其制备方法、显示装置
CN114089571B (zh) 阵列基板及制作方法和显示面板
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
CN113725157B (zh) 阵列基板及其制作方法
EP3799127A1 (en) Array substrate, display panel and display device
CN113948533A (zh) 阵列基板及其制作方法
CN113948532A (zh) 阵列基板及其制作方法和显示面板
CN111584423B (zh) 阵列基板及其制备方法和显示装置
US10126610B2 (en) Array substrate, manufacturing method thereof and display device
CN113948458B (zh) 阵列基板及其制作方法
KR101824623B1 (ko) 유기발광 표시장치의 금속 배선들 간 단락 방지 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant