CN105810688A - 阵列基板的制造方法、阵列基板、灰度掩膜板和显示装置 - Google Patents

阵列基板的制造方法、阵列基板、灰度掩膜板和显示装置 Download PDF

Info

Publication number
CN105810688A
CN105810688A CN201610145997.9A CN201610145997A CN105810688A CN 105810688 A CN105810688 A CN 105810688A CN 201610145997 A CN201610145997 A CN 201610145997A CN 105810688 A CN105810688 A CN 105810688A
Authority
CN
China
Prior art keywords
photoresist
transparent area
shape
data wire
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610145997.9A
Other languages
English (en)
Inventor
董宜萍
张磊
高天佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610145997.9A priority Critical patent/CN105810688A/zh
Priority to US15/514,073 priority patent/US10304876B2/en
Priority to PCT/CN2016/084041 priority patent/WO2017156886A1/zh
Publication of CN105810688A publication Critical patent/CN105810688A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Abstract

本发明公开了一种阵列基板的制造方法、阵列基板、灰度掩膜板和显示装置，属于显示技术领域。该方法包括：在衬底基板上依次形成透明导电层和金属层；在形成有透明导电层和金属层的衬底基板上形成光刻胶图案；去除无光刻胶区对应的透明导电层和金属层；去除第二光刻胶区的光刻胶；去除第二光刻胶区对应的金属层，露出像素电极；去除第一光刻胶区的光刻胶，露出预设金属图案。本发明通过同一光刻胶图案来形成第一数据线及第二数据线，使第一数据线能够正好叠在第二数据线上，解决了相关技术中可能由于人工误差和机械误差等因素，使第二数据线失效的问题。达到了第一数据线与第二数据线能够正好重叠在一起的效果。

Description

阵列基板的制造方法、阵列基板、灰度掩膜板和显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板的制造方法、阵列基板、灰度掩膜板和显示装置。
背景技术
阵列基板上的薄膜晶体管(Thin-filmtransistor，TFT)包括源极、漏极和栅极等结构，其中源极或漏极连接有数据线，阵列基板上的数据线细而长，容易发生断裂，致使阵列基板无法正常工作。
相关技术中有一种阵列基板的制造方法，在该方法中，首先在衬底基板上形成透明导电层，通过构图工艺在该透明导电层上形成像素电极和第二数据线，该第二数据线的形状与第一数据线一致，之后通过构图工艺在形成有像素电极和第二数据线的衬底基板上形成源极、漏极以及第一数据线。此时第一数据线叠在与第一数据线形状一致的第二数据线上方，该第二数据线用于减小第一数据线断裂的可能性，且即使第一数据线发生断裂，断裂处下方的第二数据线也能将断裂处的数据线导通。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：上述方式可能由于人工误差和机械误差等因素，使得第一数据线未能与第二数据线重叠在一起，使第二数据线失效。
发明内容
为了解决相关技术中可能由于人工误差和机械误差等因素，使得第一数据线未能与第二数据线重叠在一起，使第二数据线失效的问题，本发明实施例提供了一种阵列基板的制造方法、阵列基板、灰度掩膜板和显示装置。所述技术方案如下：
根据本发明的第一方面，提供了一种阵列基板的制造方法，所述方法包括：
在衬底基板上依次形成透明导电层和金属层；
在形成有所述透明导电层和所述金属层的衬底基板上形成光刻胶图案，所述光刻胶图案包括第一光刻胶区、第二光刻胶区和无光刻胶区，所述第一光刻胶区的光刻胶的厚度大于所述第二光刻胶区的光刻胶的厚度，所述第一光刻胶区的形状与预设金属图案的形状相同，所述预设金属图案包括第一源极、第一漏极和第一数据线，所述第二光刻胶区的形状与像素电极的形状相同，所述光刻胶图案上除所述第一光刻胶区和所述第二光刻胶区外的区域为所述无光刻胶区；
去除所述无光刻胶区对应的透明导电层和金属层，所述金属层上形成有第一电极和所述第一数据线，所述透明导电层上形成有与所述第一数据线形状相同的第二数据线，所述第一电极为所述第一源极或所述第一漏极；
去除所述第二光刻胶区的光刻胶；
去除所述第二光刻胶区对应的所述金属层，露出所述像素电极；
去除所述第一光刻胶区的光刻胶，露出所述预设金属图案。
可选地，所述在形成有所述透明导电层和所述金属层的衬底基板上形成光刻胶图案，包括：
通过灰度掩膜工艺在形成有所述透明导电层和所述金属层的衬底基板上形成所述光刻胶图案。
可选地，所述通过灰度掩膜工艺在形成有所述透明导电层和所述金属层的衬底基板上形成所述光刻胶图案，包括：
在形成有所述透明导电层和所述金属层的衬底基板上形成光刻胶层；
通过灰度掩膜板对形成有所述光刻胶层的衬底基板进行曝光、显影后，形成所述光刻胶图案，所述灰度掩膜板包括第一透光区、第二透光区和第三透光区，所述第一透光区、所述第二透光区和所述第三透光区的透光度依次增大，所述第一透光区的形状与所述第一光刻胶区的形状相同，所述第二透光区的形状与所述第二光刻胶区的形状相同，所述第三透光区的形状与所述无光刻胶区的形状相同。
可选地，所述去除所述第二光刻胶区的光刻胶，包括：
通过灰化工艺持续减小所述光刻胶图案的厚度，直至去除所述第二光刻胶区的所有光刻胶时停止。
可选地，所述去除所述第二光刻胶区对应的所述金属层之前，所述方法还包括：
对所述透明导电层进行退火处理。
可选地，所述去除所述第一光刻胶区的光刻胶，包括：
通过剥离工艺，去除所述第一光刻胶区的光刻胶。
可选地，所述透明导电层的材料包括氧化铟锡ITO。
根据本发明的第二方面，提供一种阵列基板，所述阵列基板是通过权利要求1至7任一所述的方法制成的，所述阵列基板包括：
衬底基板；
所述衬底基板上依次形成有透明导电膜图案和预设金属图案，所述透明导电膜图案包括像素电极、第二源极、第二漏极和第二数据线，所述预设金属图案包括第一源极、第一漏极和第一数据线，所述第一数据线形成于所述第二数据线图案的上方且形状与所述第二数据线的形状相同。
根据本发明的第三方面，提供一种灰度掩膜板，所述灰度掩膜板包括：
第一透光区、第二透光区和第三透光区，所述第一透光区、所述第二透光区和所述第三透光区的透光度依次增大，所述第一透光区的形状与预设金属图案的形状相同，所述预设金属图案包括第一源极、第一漏极和第一数据线，所述第二透光区的形状与像素电极的形状相同，所述第三透光区为所述灰度掩膜板除所述第一透光区和所述第二透光区外的区域。
根据本发明的第四方面，提供一种显示装置，所述显示装置包括第二方面所述的阵列基板。
本发明实施例提供的技术方案带来的有益效果是：
通过同一光刻胶图案来形成第一数据线及第二数据线，使第一数据线能够正好叠在第二数据线上，解决了相关技术中可能由于人工误差和机械误差等因素，使得第一数据线未能与第二数据线重叠在一起，使第二数据线失效的问题。达到了第一数据线与第二数据线能够正好重叠在一起的效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-1是本发明实施例示出的一种阵列基板的制造方法的流程图；
图1-2是图1-1所示实施例中阵列基板的结构示意图；
图2-1是本发明实施例提供的另一种阵列基板的制造方法的流程图；
图2-2是图2-1所示实施例中阵列基板的结构示意图；
图2-3是图2-1所示实施例中形成光刻胶图案的流程图；
图2-4至图2-13是图2-1所示实施例中衬底基板的结构示意图；
图3-1是本发明实施例提供的一种阵列基板的结构示意图；
图3-2是图3-1所示阵列基板的剖面图；
图4是本发明实施例提供的一种灰度掩膜板的结构示意图。
上述各个附图中，附图标记的含义可以为：21-衬底基板，222-像素电极，41-预设金属图案，22-透明导电层，23-金属层，30-其它膜层，A-第一光刻胶区，B-第二光刻胶区，C-无光刻胶区，x-剖切位置，231-第一电极和第一数据线，231a-第一电极，231b-第一数据线，233-第二电极，411-第一源极，412-第一漏极，50-灰度掩膜板，51-第一透光区，52-第二透光区，53-第三透光区。
通过上述附图，已示出本发明明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围，而是通过参考特定实施例为本领域技术人员说明本发明的概念。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1-1是本发明实施例示出的一种阵列基板的制造方法的流程图。该阵列基板的制造方法可以包括如下几个步骤：
在步骤101中，在衬底基板上依次形成透明导电层和金属层。
在步骤102中，在形成有透明导电层和金属层的衬底基板上形成光刻胶图案，光刻胶图案包括第一光刻胶区、第二光刻胶区和无光刻胶区，第一光刻胶区的光刻胶的厚度大于第二光刻胶区的光刻胶的厚度，第一光刻胶区的形状与预设金属图案的形状相同，预设金属图案包括第一源极、第一漏极和第一数据线，第二光刻胶区的形状与像素电极的形状相同，光刻胶图案上除第一光刻胶区和第二光刻胶区外的区域为无光刻胶区。
在步骤103中，去除无光刻胶区对应的透明导电层和金属层，金属层上形成有第一电极和第一数据线，透明导电层上形成有与第一数据线形状相同的第二数据线，第一电极为第一源极或第一漏极。
在步骤104中，去除第二光刻胶区的光刻胶。
在步骤105中，去除第二光刻胶区对应的金属层，露出像素电极。
在步骤106中，去除第一光刻胶区的光刻胶，露出预设金属图案。本步骤结束时，衬底基板的结构可以如图1-2所示，其中，衬底基板21上依次形成有像素电极222和预设金属图案41。
综上所述，本发明实施例提供的阵列基板的制造方法，通过同一光刻胶图案来形成第一数据线及第二数据线，使第一数据线能够正好叠在第二数据线上，解决了相关技术中可能由于人工误差和机械误差等因素，使得第一数据线未能与第二数据线重叠在一起，使第二数据线失效的问题。达到了第一数据线与第二数据线能够正好重叠在一起的效果
图2-1是本发明实施例提供的另一种阵列基板的制造方法的流程图，该阵列基板的制造方法可以包括如下几个步骤：
在步骤201中，在衬底基板上依次形成透明导电层和金属层。
在使用本发明实施例提供的阵列基板制造方法时，可以在衬底基板上依次形成透明导电层和金属层。其中透明导电层可以由氧化铟锡(IndiumTinOxides，ITO)或其它透明导电材料构成。其中，金属层可以用于形成第一源极、第一漏极和第一数据线。本步骤结束时，衬底基板的结构可以如图2-2所示，透明导电层22和金属层23依次形成在衬底基板21上，透明导电层22和衬底基板21之间还可以形成有其它膜层30，其它膜层30可以包括栅极、栅极绝缘层和半导体层等，其它膜层30可以是在本步骤之前形成在衬底基板21上的，具体可以参考相关技术，在此不再赘述。
在步骤202中，通过灰度掩膜工艺在形成有透明导电层和金属层的衬底基板上形成光刻胶图案。
在衬底基板上形成了透明导电层和金属层后，可以通过灰度掩膜工艺在形成有透明导电层和金属层的衬底基板上形成光刻胶图案。光刻胶图案包括第一光刻胶区、第二光刻胶区和无光刻胶区，第一光刻胶区的光刻胶的厚度大于第二光刻胶区的光刻胶的厚度，第一光刻胶区的形状与预设金属图案的形状相同，预设金属图案包括第一源极、第一漏极和第一数据线，第二光刻胶区的形状与像素电极的形状相同，光刻胶图案上除第一光刻胶区和第二光刻胶区外的区域为无光刻胶区。
灰度掩模工艺可以是指使用灰度掩膜板的光学工艺，灰度掩膜板是掩膜板的一种，它的掩膜板平面上的不同区域的透过率可以各不相同，灰度掩膜板的掩膜板平面上可以包括有3种透过率不同的区域，透过率越低的区域，在曝光时通过该区域的光就越少，在光刻胶层上对应的区域的光刻胶的厚度就越大；透过率越高的区域，在曝光时通过该区域的光就越多，在光刻胶层上对应的区域的光刻胶的厚度就越小。
如图2-3所示，本步骤可以包括下面两个子步骤：
在子步骤2021中，在形成有透明导电层和金属层的衬底基板上形成光刻胶层。
首先可以在形成有透明导电层和金属层的衬底基板上形成光刻胶层。
在子步骤2022中，通过灰度掩膜板对形成有光刻胶层的衬底基板进行曝光、显影后，形成光刻胶图案。
在衬底基板上形成了光刻胶层之后，可以通过灰度掩膜板对形成有光刻胶层的衬底基板进行曝光、显影后，形成光刻胶图案。
需要说明的是，通过灰度掩膜板来对形成有光刻胶层的衬底基板进行曝光、显影的过程可以参考相关技术中的普通掩膜板(掩膜板平面上包括两种透过率不同的区域的掩膜板)的操作过程，在此不再赘述。
在本发明实施例中，灰度掩膜板可以包括第一透光区、第二透光区和第三透光区，第一透光区、第二透光区和第三透光区的透光度依次增大，第一透光区的形状与第一光刻胶区的形状相同，第二透光区的形状与第二光刻胶区的形状相同，第三透光区的形状与无光刻胶区的形状相同。通过该灰度掩膜板，能够在光刻胶层上形成具有第一光刻胶区、第二光刻胶区和无光刻胶区的光刻胶图案。本步骤结束时，衬底基板的结构可以如图2-4所示，光刻胶图案24形成在金属层(图2-4未示出)的上方，区域A为第一光刻胶区，区域B为第二光刻胶区，区域C为无光刻胶区，位置x处的剖面可以如图2-5所示。图2-5其为图2-4所示衬底基板在位置x处的剖面图，在图2-5中，23为金属层，其它标记的含义可以参考图2-4，在此不再赘述。
在步骤203中，去除无光刻胶区对应的透明导电层和金属层。
在衬底基板上形成了光刻胶图案后，可以去除无光刻胶区对应的透明导电层和金属层，在金属层上形成第一电极和第一数据线，透明导电层上形成与第一数据线形状相同的第二数据线，第一电极为第一源极或第一漏极。
可选的，可以通过不同的刻蚀液依次对金属层和透明导电层来进行刻蚀，以去除无光刻胶区对应的透明导电层和金属层。在通过透明导电层的刻蚀液去除透明导电层时，除无光刻胶区外的区域的金属层上均有光刻胶覆盖，防止了透明导电层的刻蚀液损坏金属层。
本步骤结束时，衬底基板的剖面结构可以如图2-6所示，其中231代表第一电极和第一数据线，221代表透明导电层上形成的与第一数据线和第一电极形状相同的图案(包括第二数据线)，30为其它膜层，区域A为第一光刻胶区，区域B为第二光刻胶区，区域C为无光刻胶区。
如图2-7所示，其为图2-6所示衬底基板的俯视图，其中30为去除了无光刻胶区对应的透明导电层和金属层后露出的其它膜层，区域A为第一光刻胶区，区域B为第二光刻胶区，位置x处的剖面可以如图2-6所示。
在步骤204中，通过灰化工艺持续减小光刻胶图案的厚度，直至去除第二光刻胶区的所有光刻胶时停止。
在去除了无光刻胶区对应的透明导电层和金属层后，可以通过灰化工艺持续减小整个光刻胶图案(包括第一光刻胶区和第二光刻胶区)的厚度，直至去除第二光刻胶区的所有光刻胶时停止，由于第一光刻胶区的光刻胶厚度大于第二光刻胶区的光刻胶厚度，因而此时第一光刻胶区还存在有一定厚度的光刻胶。其中，可以通过干法刻蚀设备来实施灰化工艺以减小光刻胶图案的厚度。
本步骤结束时，衬底基板的剖面结构可以如图2-8所示，其中第二光刻胶区B的光刻胶被去除，露出第二光刻胶区B对应的金属图案232，第一光刻胶区A的光刻胶的厚度变小，区域C为无光刻胶区，30为其它膜层。
如图2-9所示，其为图2-8的俯视图，图2-9中各个标记的含义可以参考图2-8，在此不再赘述，图2-9中位置x处的剖面可以如图2-8所示。
在步骤205中，对透明导电层进行退火处理。
在去除第二光刻胶区的所有光刻胶后，可以对透明导电层进行退火处理，以避免后续刻蚀金属层时损伤透明导电层。该退火处理可以为低温退火处理，该低温退火处理能够增强透明导电层的抗刻蚀能力，使得透明导电层不会被金属层的刻蚀液所损坏。
在步骤206中，去除第二光刻胶区对应的金属层，露出像素电极。
在对透明导电层进行退火处理之后，可以通过金属层刻蚀液去除第二光刻胶区对应的金属层，露出像素电极。由于透明导电层经过了退火处理，因而不会被金属层刻蚀液损坏。
本步骤结束时，衬底基板的剖面结构可以如图2-10所示，去除第二光刻胶区对应B的金属层后，露出了像素电极222，且在第一光刻胶区A形成了第二电极233，第二电极233为第一源极或第一漏极(在第一电极为第一源极时，第二电极为第一漏极；在第一电极为第一漏极时，第二电极为第一源极)，30为其它膜层。
如图2-11所示，其为图2-10所示衬底基板的俯视图，图2-11中各个标记的含义可以参考图2-10，在此不再赘述，图2-11中位置x处的剖面可以如图2-10所示。
在步骤207中，通过剥离工艺，去除第一光刻胶区的光刻胶，露出预设金属图案。
在去除了第二光刻胶区对应的金属层后，可以通过剥离工艺，去除第一光刻胶区的光刻胶，露出预设金属图案。
本步骤结束时，衬底基板的结构可以如图2-12所示，其中，231为第一电极和第一数据线，221为和231(第一电极和第一数据线)形状相同的透明导电层，233为第二电极，222为像素电极，30为其它膜层。
如图2-13所示，其为图2-12所示衬底基板的俯视图，其中，233为第二电极，222为像素电极，30为其它膜层，231a为第一电极，231b为第一数据线，图2-13中位置x处的剖面可以如图2-12所示。
本步骤结束后，已经完成了衬底基板上像素电极、第一源极、第一漏极、第一数据线和第二数据线的制造，之后可以通过后续工艺完成衬底基板上的其它膜层的制造，具体可以参考相关技术，在此不再赘述。
需要补充说明的是，本发明实施例提供的阵列基板的制造方法，通过对透明导电层进行退火处理，达到了避免刻蚀金属层时对透明导电层造成损坏的效果。
需要补充说明的是，本发明实施例提供的阵列基板的制造方法，通过灰化工艺来减小光刻胶图案的厚度，达到了能够去除第二光刻胶区的所有光刻胶，二保留第一光刻胶区一定厚度的光刻胶的效果。
需要补充说明的是，本发明实施例提供的阵列基板的制造方法，通过灰度掩膜板对形成有光刻胶层的衬底基板进行曝光，达到了能够形成不同厚度的光刻胶的效果。
综上所述，本发明实施例提供的阵列基板的制造方法，通过同一光刻胶图案来形成第一数据线及第二数据线，使第一数据线能够正好叠在第二数据线上，解决了相关技术中可能由于人工误差和机械误差等因素，使得第一数据线未能与第二数据线重叠在一起，使第二数据线失效的问题。达到了第一数据线与第二数据线能够正好重叠在一起的效果
图3-1是本发明实施例提供的一种阵列基板的结构示意图，该阵列基板是通过图1-1或图2-1所示的方法制成的，该阵列基板包括：
衬底基板21；衬底基板21上依次形成有透明导电膜图案(图3-1未示出)和预设金属图案41，透明导电膜图案包括像素电极、第二源极、第二漏极和第二数据线，预设金属图案41包括第一源极411、第一漏极412和第一数据线231b，第一数据线231b形成于第二数据线的上方且形状与第二数据线的形状相同。图3-1示出的是411为第一源极、412为第一漏极的情况，衬底基板21上的结构还可以是：411为第一漏极、412为第一源极。此外，衬底基板21和透明导电层之间还可以形成有其它膜层30，本发明实施例不作出限制。图3-1中位置x处的剖面可以如图3-2所示，图3-2中各个标记的含义可以参考图3-1，在此不再赘述。
本发明还提供一种显示装置，该显示装置可以包括如图3-1所示的阵列基板。
图4是本发明实施例提供的一种灰度掩膜板的结构示意图，该灰度掩膜板50包括：
第一透光区51、第二透光区52和第三透光区53，第一透光区51、第二透光区52和第三透光区53的透光度依次增大，第一透光区51的形状与预设金属图案的形状相同，预设金属图案包括第一源极、第一漏极和第一数据线，第二透光区52的形状与像素电极的形状相同，第三透光区53为灰度掩膜板除第一透光区51和第二透光区52外的区域。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。

Claims (10)

1.一种阵列基板的制造方法，其特征在于，所述方法包括：
在衬底基板上依次形成透明导电层和金属层；
在形成有所述透明导电层和所述金属层的衬底基板上形成光刻胶图案，所述光刻胶图案包括第一光刻胶区、第二光刻胶区和无光刻胶区，所述第一光刻胶区的光刻胶的厚度大于所述第二光刻胶区的光刻胶的厚度，所述第一光刻胶区的形状与预设金属图案的形状相同，所述预设金属图案包括第一源极、第一漏极和第一数据线，所述第二光刻胶区的形状与像素电极的形状相同，所述光刻胶图案上除所述第一光刻胶区和所述第二光刻胶区外的区域为所述无光刻胶区；
去除所述无光刻胶区对应的透明导电层和金属层，所述金属层上形成有第一电极和所述第一数据线，所述透明导电层上形成有与所述第一数据线形状相同的第二数据线，所述第一电极为所述第一源极或所述第一漏极；
去除所述第二光刻胶区的光刻胶；
去除所述第二光刻胶区对应的所述金属层，露出所述像素电极；
去除所述第一光刻胶区的光刻胶，露出所述预设金属图案。
2.根据权利要求1所述的方法，其特征在于，所述在形成有所述透明导电层和所述金属层的衬底基板上形成光刻胶图案，包括：
通过灰度掩膜工艺在形成有所述透明导电层和所述金属层的衬底基板上形成所述光刻胶图案。
3.根据权利要求2所述的方法，其特征在于，所述通过灰度掩膜工艺在形成有所述透明导电层和所述金属层的衬底基板上形成所述光刻胶图案，包括：
在形成有所述透明导电层和所述金属层的衬底基板上形成光刻胶层；
通过灰度掩膜板对形成有所述光刻胶层的衬底基板进行曝光、显影后，形成所述光刻胶图案，所述灰度掩膜板包括第一透光区、第二透光区和第三透光区，所述第一透光区、所述第二透光区和所述第三透光区的透光度依次增大，所述第一透光区的形状与所述第一光刻胶区的形状相同，所述第二透光区的形状与所述第二光刻胶区的形状相同，所述第三透光区的形状与所述无光刻胶区的形状相同。
4.根据权利要求1所述的方法，其特征在于，所述去除所述第二光刻胶区的光刻胶，包括：
通过灰化工艺持续减小所述光刻胶图案的厚度，直至去除所述第二光刻胶区的所有光刻胶时停止。
5.根据权利要求1所述的方法，其特征在于，所述去除所述第二光刻胶区对应的所述金属层之前，所述方法还包括：
对所述透明导电层进行退火处理。
6.根据权利要求1所述的方法，其特征在于，所述去除所述第一光刻胶区的光刻胶，包括：
通过剥离工艺，去除所述第一光刻胶区的光刻胶。
7.根据权利要求1至6任一所述的方法，其特征在于，所述透明导电层的材料包括氧化铟锡ITO。
8.一种阵列基板，其特征在于，所述阵列基板是通过权利要求1至7任一所述的方法制成的，所述阵列基板包括：
衬底基板；
所述衬底基板上依次形成有透明导电膜图案和预设金属图案，所述透明导电膜图案包括像素电极、第二源极、第二漏极和第二数据线，所述预设金属图案包括第一源极、第一漏极和第一数据线，所述第一数据线形成于所述第二数据线图案的上方且形状与所述第二数据线的形状相同。
9.一种灰度掩膜板，其特征在于，所述灰度掩膜板包括：
第一透光区、第二透光区和第三透光区，所述第一透光区、所述第二透光区和所述第三透光区的透光度依次增大，所述第一透光区的形状与预设金属图案的形状相同，所述预设金属图案包括第一源极、第一漏极和第一数据线，所述第二透光区的形状与像素电极的形状相同，所述第三透光区为所述灰度掩膜板除所述第一透光区和所述第二透光区外的区域。
10.一种显示装置，其特征在于，所述显示装置包括权利要求8所述的阵列基板。
CN201610145997.9A 2016-03-14 2016-03-14 阵列基板的制造方法、阵列基板、灰度掩膜板和显示装置 Pending CN105810688A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610145997.9A CN105810688A (zh) 2016-03-14 2016-03-14 阵列基板的制造方法、阵列基板、灰度掩膜板和显示装置
US15/514,073 US10304876B2 (en) 2016-03-14 2016-05-31 Method for manufacturing an array substrate, array substrate and display device
PCT/CN2016/084041 WO2017156886A1 (zh) 2016-03-14 2016-05-31 阵列基板的制造方法、阵列基板、灰度掩膜板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610145997.9A CN105810688A (zh) 2016-03-14 2016-03-14 阵列基板的制造方法、阵列基板、灰度掩膜板和显示装置

Publications (1)

Publication Number Publication Date
CN105810688A true CN105810688A (zh) 2016-07-27

Family

ID=56467462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610145997.9A Pending CN105810688A (zh) 2016-03-14 2016-03-14 阵列基板的制造方法、阵列基板、灰度掩膜板和显示装置

Country Status (3)

Country Link
US (1) US10304876B2 (zh)
CN (1) CN105810688A (zh)
WO (1) WO2017156886A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107146791A (zh) * 2017-05-11 2017-09-08 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示装置
CN111326528A (zh) * 2020-02-26 2020-06-23 京东方科技集团股份有限公司 一种阵列基板及其制备方法、掩膜板和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030197182A1 (en) * 2002-04-17 2003-10-23 Lg. Philips Lcd Co., Ltd. Thin film transistor array substrate, manufacturing method thereof, and mask
CN101097895A (zh) * 2007-07-09 2008-01-02 友达光电股份有限公司 画素结构及其制作方法
CN103762199A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 一种液晶显示器的阵列基板的制造方法
CN105140181A (zh) * 2015-09-21 2015-12-09 京东方科技集团股份有限公司 Tft阵列基板的制造方法、tft阵列基板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI463534B (zh) * 2012-02-10 2014-12-01 E Ink Holdings Inc ㄧ種主動陣列基板的製造方法
CN102945854B (zh) * 2012-11-13 2015-05-13 京东方科技集团股份有限公司 阵列基板及阵列基板上扇出导线的制作方法、显示装置
US20150187825A1 (en) * 2013-12-31 2015-07-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method of Manufacturing Array Substrate of LCD
CN104299961B (zh) * 2014-10-11 2017-02-15 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法
US20170310700A1 (en) 2016-04-20 2017-10-26 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. System failure event-based approach to addressing security breaches

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030197182A1 (en) * 2002-04-17 2003-10-23 Lg. Philips Lcd Co., Ltd. Thin film transistor array substrate, manufacturing method thereof, and mask
CN101097895A (zh) * 2007-07-09 2008-01-02 友达光电股份有限公司 画素结构及其制作方法
CN103762199A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 一种液晶显示器的阵列基板的制造方法
CN105140181A (zh) * 2015-09-21 2015-12-09 京东方科技集团股份有限公司 Tft阵列基板的制造方法、tft阵列基板及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107146791A (zh) * 2017-05-11 2017-09-08 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示装置
CN111326528A (zh) * 2020-02-26 2020-06-23 京东方科技集团股份有限公司 一种阵列基板及其制备方法、掩膜板和显示面板

Also Published As

Publication number Publication date
WO2017156886A1 (zh) 2017-09-21
US20180175081A1 (en) 2018-06-21
US10304876B2 (en) 2019-05-28

Similar Documents

Publication Publication Date Title
US9678400B2 (en) Array substrate for liquid crystal display and manufacturing method thereof
CN106226966B (zh) 阵列基板及其制造方法、显示面板及其缺陷修复方法
CN104635416B (zh) 一种掩膜板及阵列基板的制造方法
CN102104050B (zh) 薄膜晶体管基板及其制造方法
CN107390926A (zh) 一种显示基板及其制备方法、显示面板
CN103107133A (zh) 阵列基板及其制造方法和显示装置
KR20000018367A (ko) 액정표시장치의 제조방법
CN107170760B (zh) 显示基板的制备方法、显示基板和显示装置
CN109192702B (zh) 一种阵列基板、制造方法及显示装置
US20140183537A1 (en) Thin film transistor array substrate and manufacturing method thereof
CN111367103A (zh) 显示装置及其制造方法
KR100938193B1 (ko) Ｔｆｔ 제조용 마스크, ｔｆｔ 및 그 제조 방법
CN105140234B (zh) 阵列基板及其制造方法、显示装置
CN105810688A (zh) 阵列基板的制造方法、阵列基板、灰度掩膜板和显示装置
JP2021524047A (ja) アレイ基板、表示パネル及び表示装置
CN103165525A (zh) Tft阵列基板及其上esd保护电路的制备方法
CN102610564A (zh) Tft阵列基板的制作方法
JP2776360B2 (ja) 薄膜トランジスタアレイ基板の製造方法
CN104797086A (zh) 于基材上形成线路图形的方法
KR100769162B1 (ko) 액정표시소자 및 그 제조방법
KR100769161B1 (ko) 액정표시소자 및 그 제조방법
CN113488517B (zh) 显示面板的制作方法及光罩
KR101221950B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR101096706B1 (ko) 액정표시소자의 제조방법
JPH02272774A (ja) アクティブマトリクス回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160727

RJ01 Rejection of invention patent application after publication