TWI312884B - Process for forming pattern - Google Patents

Process for forming pattern Download PDF

Info

Publication number
TWI312884B
TWI312884B TW091103004A TW91103004A TWI312884B TW I312884 B TWI312884 B TW I312884B TW 091103004 A TW091103004 A TW 091103004A TW 91103004 A TW91103004 A TW 91103004A TW I312884 B TWI312884 B TW I312884B
Authority
TW
Taiwan
Prior art keywords
film
photoresist
pattern
photoresist film
forming process
Prior art date
Application number
TW091103004A
Other languages
English (en)
Inventor
Kido Shusaku
Original Assignee
Nec Lcd Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Lcd Technologies Ltd filed Critical Nec Lcd Technologies Ltd
Application granted granted Critical
Publication of TWI312884B publication Critical patent/TWI312884B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Description

1312884 五、發明說明（1) 1 ·發明領域 本發明係與用於液晶顯示裝置中之半導體元件的圖案 成形製程，及使用該圖案成形製程製造一液晶顯示裝置^ 方去有關’特別是與囷案成形製程、可用簡單的方法形成 如線路（wiring)的複雜圖案之方法及使用該圖案成形^ 以製造一液晶顯示裝置的方法有關。 2 ·先前技藝敘述 你办製造液晶顯示裝置的方法可使用用於製造積體電路的 =衫技術與乾蝕刻技術，因此，如同在製造積體電路減少 裟程中所看到的動作，在製造液晶顯示裝置中，降低形 如線路之圖案的總製程數目之努力亦可降低其製造成 在各種大幅降低其量產成本的提案之習知技術中， 要如兩道或多道PR製程步驟的方法已被 一道製程步驟。 芏，、有 上述二習知範r(JP+2〇°"° 657 1 )為應用 ΐΐΐί要的2製程之方法’ mia至2B圖為以製程順 y 了主要的製程步驟’鄰近一TFT的相關區域之示意剖 ^533^^^534 ^ ^ ^ 汲極之非曰射緣膜 接者在其上按順序沉積源極/ V;)膜541、n+型非晶州型⑽讀 及金屬膜543此外，在金屬膜543上塗佈厚度的
1312884 五、發明說明（3) 其上沉積保護膜M〇後，形成光阻圖荦，使得在 =端電極693上與没極端電極咖 案使付在 極電極659與個別區域66〇 攻開口在源 圖幸626，u F八h +上形成具有薄膜厚度的薄感光膜 :，626以“相鄰於薄感光膜圖案的 他區^形成具有厚膜厚度的厚感光膜圖案咖。並在” 在最：：截=中所示’银刻薄感光膜圖案626，並 „姓刻條件時藉由使用光阻圖案移除之，以至少移 除感光膜圖案626，因此可办入从放主夕移 的伴嗜时« 此T凡王地移除在及極端電極678上 . 、〇，及移除閘極絕緣膜6 93上在垂直方向上之閘 極絕緣膜634的一部分。 且万向上之閘 此外，如第3C圖中所示，移除保護膜64〇與對應於 =膜個別區域之a_Si_41，並同時地利用最佳化银刻 部分：以移除殘留在閘極端電極69 3上閘極絕緣膜634的一 驟，製造製程’只經由一細製程步 觸孔，並;厚度的光阻膜，而在各電極上形成接 發展上述在第一與第二習知範例使用之技術，以如下 ^方法降低製造製程步驟之數目，也就是說，在欲蝕刻之 :上塗佈單層的感光膜後，藉由使用具有不同光量的曝 、’，而形成具有不同膜厚度之感光膜圖案，並使用其不 的膜厚度而蝕刻欲蚀刻之膜。 然而，在第一與第二習知範例中，當蝕刻與移除感光 膜圖案外之薄感光膜圖案時，亦會姓刻厚感光膜圖案，而 i^· 第8頁 7061-4665-PF(N).ptd 1312884___ 五、發明-------------^ 此形成一包括該第一光阻膜與該第二光阻臈 案，其中還額外地建構該光阻餘刻步驟，使=光阻圖 膜在至少該光阻蝕刻的步驟中 〜第一光阻 抵抗乾蝕刻之狀態。 比該第一光阻膜具有較高 根據本發 阻圖案，以具 案’且此外幾 案，因此，當 用殘留的光阻 的圖案轉移至 利用形成 構本發明圖案 在該光阻 光阻膜中所形 成之第二開口 形成該殘留之 光阻膜具有突 根據本發 圖案化步驟所 外，幾乎等於 此，當在殘留 阻膜與其上之 電圖案。在此 第二圖案化步 明圃杀取形製程的第 有與用於第一圖幸+ 乎等於在光阻餘ίί 膜經由第二圖案化步 當作遮罩’而將具有 欲蚀刻之該膜。 圖案製程之第一形態 成形製程的第二形態 圖案形成步驟中，光 與 成之第一開 ’且在該第二開口內 光阻圖案，以使該第 出（overhang) 〇 明圖案成形製程的第 使用之光阻圖案不同 在光阻蝕刻步驟前第 光阻膜上沉積—導電 導電膜時，因而形成 例中’導電圖案的形 驟的結果，使得具有 a田叼 驟之光阻圖案不同的 驟前第二光阻膜的圖 驟而敍刻時，可藉由 較高精度之第二光阻 額外增加下列結構而 ’如下列所述： 阻圖案包括一在該第 在該第二光阻膜中所 側形成該第一開口， 二光阻膜相對於該第 二形態，形成與該第 的殘留光阻圖案，此 一光阻膜的圖案。因 膜’且一起移除殘留 與欲蝕刻之膜連接的 成係在單一光阻步驟 南精度之第二光阻膜
1312884 五、發明說明（6) 圖案可轉移至該導電膜。 利用形成圖案製程之第一形態額外增加下列結構而建 構本發明圖案成形製程的第三形態： 在一基板上及一欲钮刻之膜下形成一閘極線，與一覆 蓋於該閘極線之閘極絕緣膜； 該欲姓刻之膜係一在該閘極絕緣膜上利用沉積一半導 體膜、一摻雜雜質之半導體膜及一源極/汲極電極之金屬 膜所形成之疊層（laminated)膜；及 在該疊層膜上所形成之光阻圖案。 根據本發明圖案成形製程的第三形態，形成與該第一 圖案化步驟所使用之光阻圖案不同的殘留光阻圖案，此 外，，乎等於在光阻敍刻步驟前第二光阻膜的圖案。因 ί殘化步驟進行#刻•，可藉由使用 而將具有高精度的第二光阻膜 利用形成圖案製程之第三形離 構本發日月®案成形製程的第四形^ : θ加下列結構而建 該閘極絕緣膜上沉積f::::二用之殘留光阻膜後’在 案化步驟，以使用；殘：ί:圖緣；：：：，完成該第二圖 瞑； 圖案當作遮罩而蝕刻該疊層 一在該保護 膜之步驟，並圖案化該第二 第一光阻臈與一第四光阻 第三光阻膜上放置該第^ 膜與第四光阻膜，以在該 先阻膜’而形成一包括該第三光 706l-4665-PF(N).ptd !312884 五、發明說明⑺ =祺與該第四光阻膜之第二光阻圖案時 開口四先阻模還寬’且該第二光阻圖案在其之中具有一 :使用該第二光阻臈當作遮罩’以曝露一包括該 卜導電層的表面，且位於該保護絕緣膜之下，=層 示4保護絕緣膜之相關部分的步驟； 至 移 :選擇性地蝕刻第二光阻圖案外的第三光阻 出，^開中相對於第二先阻臈製造第四光阻膜的突 其中形成該突出，使得第四光阻膜句杯功κ 光阻膜改變成摻雜矽的第四光阻膜，子，以將 夕包括氧的混合氣體進行電聚' 、接著藉由使用 f成氧化石夕膜，之後在橫向丁 而將第四光阻膜修 部分。 ㈣方向上移除第三光阻膜的相關 根據本發明圖案成形製 J保護絕緣膜中藉由使用$ ==’開口的形成係 第—圖案化步驟的結果，此 ^圖案曝露疊層膜表面之 ς光阻膜之第四光阻膜的突出 =口周圍形成相對於第 第四光阻膜上沉積第二導電因當在開口、第三鱼 四光阻膜及其上之第二導電膜、田接著—起移除第三與第 的第二導電圖帛。在此例中，、第因=形成-與疊層膜連接 圖案化步驟的結果，使得 f::電圓案的形成係第二 移至第二導電圖案。 的第四光阻膜圖案轉 7061-4665-PF(N).ptd 第12頁 1312884
五、發明說明（8) 施例評π 根據本發明第__杳A ,, π 4C圖與第5八至5(：圖：：案成形製程，將參照第4Α至 述之。 中所不之I造製程步驟有關的剖面圖敘 如第4A圖中所+ . , 2，而由正光阻所0且成之在一、、、邑上緣基板1上形成欲银刻之膜 度，且利用已知的微成之第一光阻膜3具有約5〇〇㈣的膜厚 4τ ^ , 影技術在膜2上塗佈第一光阻腺q * 在第一光阻骐3上塗佈第二光阻膜4 C佈第光阻膜3，並 (reti二it 用竹具有如遮光部分與半透明部分的光罩 臈的光阻遮罩6，並曝先以形成包括第一光阻 分5，盥包括笛_止八有對應於半透明部分之光阻凹口部 5夾在^ί:次阻膜之光阻遮罩7，且將遮罩凹口部分 災在其間，如第4B圖中所示。 1刀 如第4C圖中所示，益 光阻遮罩來银刻欲㈣之二^阻^罩6 = 5遮罩7之 島8。 X臊z ,以形成包括欲蝕刻之骐2的 如第5)圖中所示’光阻遮罩6與7浸入在如石夕氮烷 (silazane)的甲石夕烧劑中， σ 將光阻遮罩7轉變成甲石夕产膜 '曱/院化光阻遮罩7 ’而 原子。在此：中光阻包括…
#阻讲罢R / α 罩的表面並無甲石夕烧化，因A 罩6包括由不切甲燒化之光阻膜所組成的第4 下列材料。述特徵之第光阻膜與第二光阻膜具體地包括
1312884
關於第一光阻膜，舉例來說，選擇可與甲矽烷劑反應 如不包括盼樹脂羥群之橡膠系統的有機材料。 關於第一光阻膜，使用酚醛清漆（n〇v〇lak)樹脂或聚 聚乙烯酚（polyvinyl phenol)，以製造包括與曱矽烷劑反 應之酚樹脂氫氧化物（phen〇lic hydr〇xide)群而在第二 光阻膜的表面中形成矽氧烷（sil〇xane)、聚矽氧烷 (polysiloxane)、聚矽烷（p〇lysilane)、聚甲矽烷 (polysi lyne)或碳石夕烧（carb〇siiane)。 在上述甲矽烷反應後，以如第5A圖中所示之狀態的下 列條件進行電漿處理，以氧化第二光阻膜：氣體壓^ : 4〇 Pa ; 02/SF6/He 氣體流率：2〇0/10/100 sccm ; RF 功率： 1 5 0 0 W ;蝕刻時間：2 〇秒。 上述的電漿處理使得甲矽烷膜氧化而變成氧化矽膜 1 0，形成氧化矽膜使得包括在甲矽烷膜中的矽與氧反應， 而將甲矽烷膜轉變成氧化物膜。需注意雖然在電漿處理中 使用h/SF〆He氣體，亦可使用其他包括氧的混合氣體，例 如在使用〇2及/青性氣體之混合氣體的例子申，可使用〇2 / η e 氣體或A /Ar氣體，若在使用％及氟系列氣體的例子中，可 使用o2/sf6氣體、〇2/Cf4氣體或〇2/CHF3氣體。 在此之後’使用下列條件進行灰化（ashing)，以去除 在光阻，口部份5下之光阻膜，並露出島8 :氣體壓力：1〇
Pa ’ 02氣體流率：4〇〇 sccm ; RF功率：15〇〇 w ;蝕刻時 間· 3 0秒。在灰化後，如第5 A圖中之光阻遮罩6改變成如 第5B圖中之光阻遮罩丨丨。需注意在此實施例中所使用之甲
第14頁 1312884 五、發明說明（10) 矽烷膜的例子中，當要移除在光卩且凹口部分下的光阻膜 時’可以用下列條件應用只有一道灰化步驟以氧化甲石夕燒 膜’來，代兩階段的電漿處理與灰化處理··氣體麼力： a ’ 〇2氣體流率：4 〇 〇 s c c m ; R F功率：1 5 0 0 W ;敍刻時 間：4 0秒。 』守 的乾^氧化石夕膜1〇與光阻膜11當作钱刻遮罩來進行島8 所tm以_島8露出的部* ’因而形成如第％圖中 所不島8中的凹口部分。 τ 最後，移除氧化矽臈1〇與光阻遮罩u，以 具有凹口部分12的島8。 隹/、中形成 驟中Ϊ:Ϊ ίI:例中所看到’ ☆㈣至优圖中的製程步 中實施光阻钱刻步驟（灰化）。使用 。2步驟 之氧化幾乎不會影響氧化 的氣體 等於灰化前之氧切膜10的7面°形：化持幾乎 可維持幾乎等於光阻遮罩7 ^思未耆乳化石夕臈10 有高精度之光阻戒罝η你千ν狀°因Λ ’可形成具 等於所設計的平面形狀1得凹口部分12的平面形狀幾乎 圖及第7Α與7Β圖：述：施：圖；成形製程將參照第6Α至6C 圖。 逑之顯不使用製造製程步驟之剖面 如第6Α圖中所示，在 並沉積絕緣膜34以覆蓋低居始土板21上形成低層線路33， 墙, Λ復盍低層線路33。 光阻膜2 3由正光阻戶彳έΗ +、 所組成，且使用已知的微影技 1312884
:絕緣基板上塗佈具有約500 nm膜厚度之膜，接著，在 弟一光阻膜23上塗佈第二光阻膜24。在此例中，第二光阻 ，24為可甲石夕燒化的正光阻膜，且具有約_⑽的膜厚 使用具有如遮光部分與半透明部分而當作遮罩的光 罩，來曝光與顯影光阻膜23、24，以形成如第6b圖中所示 對應於透明部分的開口 25、對應於半透明部分的薄光阻部 份26與對應於遮光部分的厚光阻部分27。 如第6C圖中所#，對絕緣膜34進行敍刻的第一圖案化
步驟，並使用薄光阻部份與厚光阻部份當作遮罩，而移除 ^緣膜34的相關部分，以在位於下層線路33上的絕緣膜34 中形成接觸孔35。 如^7Α圖中所示，將薄光阻部份託與厚光阻部份u浸 入如碎乳院的曱砍烧劑中，伟媒〇古太眉 第-朵阻腔厚光阻部分27外的 第一先阻膜24曱矽烷化而形成甲矽烷膜，而甲矽烷 大量的矽原子。在此例中，由於薄光阻部分26由舍 烷化的第一光阻遮罩所組成，因此薄光阻 I甲 會甲矽烷化。 1刀26的表面不 接著以下列條件進行電漿處理：氣體壓力. .
〇2/SF6/ He 氣體流率：2〇〇/i〇/i〇〇 sccm 功 a W ;餘刻時間：20秒。如第7A圖中所示，經由^將150〇 氧化曱矽烷膜以轉變為氧化矽膜3〇，形成氣€槳處理而 包括在曱矽烷膜的矽與氧反應，接著將甲矽矽膜30使得 化物膜（也就是氧化矽膜3q )。在此之後，=犋轉變成氧 對缚光阻部份26
1312884
以輕易地實現提昇步驟的結構。如此一 光阻結構可使上層、線路37形成具有高精度之設計圖案 而大幅地降低上層線路間短路的可能性。 >、因 本發明之第二體實施例應用本發明形成圖案製程 一實施例，以在橫向電場液晶顯示裝置中形成通道區域， 並將參照第9Α圖至第17C圖敘述之。第9圖顯示橫向電二 晶顯不裝置的一個畫素，第94圖是上述TFT基板的平面/ 圖，第9B圖是自第9A圖中之A_A，線所截取的剖面圖， = 基板(面對基板的彩色據光基板，此後；稱
為CF基板）時，此平面垂直於TFT基板。第1〇A圖至i7c =電場液晶顯示裝置之TFT基板的剖面圖，按順序顯示、 其製造製程步驟，且標示為A的圖示為第9A圖中沿a_a，線 所取之剖面圖，而雖然未於第^圖中顯示，標示為B、c之 圖示為閘極端之剖面圖，此閘極端連接閘極線路與相關的 外部端，而汲極端連接汲極線與其他相關外部端。 橫向電場液晶顯示裝置之運作可簡短地參照第9A盥 圖敘述之。 /
在第一透明基板1 01上形成包括閘極電極丨33互相並聯 且的閘極線路153，並在其上形成共通電極173，形成具有 波浪（comb)形電極部份的共通電極丨7 3，且其相對於橫向 形成晝素電極之波浪形電極部分，以在其間產生電場。在 閑極線路153與共通電極丨73上形成閘極絕緣膜134，並在 閑極絕緣膜上形成汲極線路丨38以跨過閘極線路丨53。在此 同時’>及極線路1 3 8包括汲極電極1 5 8、源極電極1 5 9與包
1312884 五、發明說明（14) ' ^ ί ^電極1 59外部部分之畫素電極1 39，且在其上形成具 型電極的部分。雖然未在第9Α圖中顯示，在基板之 端部分形成保護膜1 4〇，以覆蓋汲極線路1 39與相關之接 孔以經由閘極線路丨5 3及没極線路丨3 8與相關外部端連 接’並對相關之外部端提供施加的電性訊號。 如第9Α與9Β圖中所示，在閘極絕緣膜間之晝素電極 139下形成共通電極173，以具有與晝素電極並聯且在其間 施加某一電壓，並接近平行於第一透明基板101產生一電 場，而控制填充於第一基板1〇1及相對於第一基板之基板 間液晶281的方向。
第三實施例液晶顯示裝置之製造製程參照第1 0Α至1 7C 圖敛述之。 在第一透明基板101上形成由如鉻之金屬所組成的閘 極電極133，且在此同時，在第一透明基板1〇1的其他區域 上形成^有波浪形電極與閘極端電極丨93的共通電極丨73。
接著在第一透明基板1〇1的整個表面上沉積氧化矽膜 與氮化矽膜（SiNx)，以形成閘極絕緣膜134，並按順序沉 積源極/汲極電極之a_Si膜141、n+型a_Si膜142與由如鉻 之金屬所組成的金屬膜143。此外，由正光阻所組成之第 一光阻膜103具有約5 0 0 nm的厚度，且在金屬膜143上形成 由正光阻所組成之第二光阻臈1〇4(第1〇A至圖），在此 例中，第二光阻膜1〇4是可曱矽烷化且具有約3〇()⑽厚度 的光阻膜。 藉由使用如具有遮光部分與半透明部分當作遮罩，來
1312884 五、發明說明（16) 143 :氣體壓力：1〇 pa ; 〇2氣體流率：4 00 seem ; RF功 率：1 5 0 0 W ;蝕刻時間：3 〇秒。在移除凹口部份後，如第 12A圖中所示之光阻遮罩1〇6轉變成如第！3A圖中所示之光 阻遮罩111。 對金屬膜1 4 3露出的部分進行蝕刻的第二圖案化步 驟’並藉由使用氧化矽膜丨丨〇與光阻遮罩丨丨1當作蝕刻遮 罩’且使用SFe、HC1與He當作反應氣體’以移除金屬膜 143、n+型a-Si膜142與a-Si膜141的一部分，如第14A圖中 所示’因此在a-Si膜1 41中形成凹口部分11 2。在此例中， 以下列條件進行上述之乾蚀刻：氣體壓力：3〇 Pa ; SF6/HCl/He 氣體流率：5〇/1〇〇/2〇〇 sccm ;rf功率：800 W ;蝕刻時間：6 〇秒。 接者移除氧化矽膜110與光阻遮罩ln，因此如第15A 至15C圖中所示形成源極電極159、歐姆層144、汲極電極 158、歐姆層145 '具有凹口部分"km的島ι〇8、 電極139、汲極端電極178及歐姆層丨以。 、 中進列中所看到的’在第11至12圖之製程步塌 圖案化步驟，而在第丨2至13圖之製程步驟 行光阻蝕刻（灰化）步驟，使 ^I程步驟中遣 之電襞處理來氧化甲石夕烧;m的氣體 11 0幾乎不受使用主I白扭n々成軋化矽膜，氧化矽臈 此，氧化矽膜11。可維持幾；體的灰化影響’因 阻遮罩1⑺在灰化前的;於miG(也就是光 於具有高控制能力之圖案的 ί ’形成幾乎等 亢阻遮罩107 ,因而形成幾乎 1312884
等於叹什圖案之凹口部分112。因此，由於晝素電極139與 /及極端電極178藉由使用氧化矽膜11〇與光阻遮罩ιη當作 遮罩，因而可近似等於設計圖案而形成畫素電極139與汲 極端電極178，且均具有高精度之圖案。
μ在形成保遵膜14 〇之後，利用下列條件之微影步驟與 乾钱刻步驟，在閘極端的閘極端電極1 9 3上與沒極端之沒 極，極178上之保護膜中形成接觸孔135與155:8[6/1^氣 體流率：50/1 50 sccro ;氣體壓力：10 Pa ; RF功率：1〇〇〇 W，蝕刻時間：2 5 0秒。在此例中，接觸孔丨3 5在閘極端穿 過閘極絕緣膜1 3 4與保護膜1 4 〇，而接觸孔丨5 5在汲極端只 穿過保護膜140，如第16A至16C中所示。 在沉積如ιτο的透明金屬膜以覆蓋接觸孔135與155， 利用氯化鐵系列之蝕刻溶液並經由微影步驟與蝕刻步驟， 以开> 成閘極端透明電極1 3 7與汲極端透明電極1 5 7，而減少 在端之線路跳起（takeoff)阻抗，且在此之後，除了端點 外之表面的顯示器所使用之表面由如第17A至17C圖中所示 之對準層280所覆蓋。 最後’在第一透明基板1〇1的背表面（第一透明基板沒 有开i成TFT的表面’稱為背表面）上形成極化板M2，以完 成4頁向電場液晶顯示器裝置之TFT基板的製造，如第9A與 賺® 9B圖中所示。 ' 如第9B圖中所示，為利用自第一透明基板丨〇 1背側至 配置成面對TFT基板1 0 0的彩色濾光片（此後縮寫為CF) 2 〇 〇 發射光2 8 3 ’以達成顯示色彩之液晶顯示裝置。
7〇61-4665-PF(N).ptd 第22頁 1312884 五、發明說明（18) 以下列方式形成CF基板2〇〇，也就是以黑矩陣284、彩 色層285、由如氮化矽（Si Nx)所組成之第二絕緣膜286的順 序，在由如玻璃之透明材料所組成之第二透明基板2 〇 1的 表面上形成之，而以導電膜287與極化板282的順序在第二 透明基板2 0 1的另一側形成之，利用如偏移印刷在基板最 上層的表面上印上對準層280。 因此可經過摩擦處理，而以預定方向對準對準層之分 子來得到TFT基板1〇〇與CF基板200，並配置兩基板以在其 間利用產生晶胞間隙之材料，以具有預定之間隙，並在其 間收納液晶281。 形成具有波浪形電極的晝素電極139與共通電極173， 以實質地產生平行於TFT基板100表面的電場，其相互間的 間隙約為7 // m。 形成具有約0. 2 mm厚度的極化板182與282、具有約50 nm厚度的導電膜287、具有約0.7 mm厚度的第一及第二透 明基板、具有約1 yin厚度的黑矩陣284、具有約1 /zm厚度 的彩色濾光片、具有約50 nm厚度的對準層280、具有約 5 0 0 nm厚度的閘極絕緣膜134、具有約30 0 nm厚度的保護 膜140及具有約400 nm厚度的共通電極173，包括液晶 2 81 (晶胞間隙）之層的厚度利用以適當的灑佈密度在晶胞 内配置間隔物（spacer)而為4.5 /zm。 因此可得到以下列方式執行自黑色顯示至白色顯示的 全彩顯示之液晶面板，也就是TFT基板1〇〇的極化板182之 光穿透軸對準液晶的對準方向，而對準方向係由摩擦處理
7061-4665-PF(N).ptd 第23頁 1312884 五、發明說明（19) 所決定，具有垂直於TFT基板1 00之極化板的光吸收轴之極 化板282貼附在CF基板200上，除此之外，當在畫素電極 139與共通電極173間施加電位以控制顯示色彩時，光283 自T F T基板1 〇 〇之側射出。 本發明第四實施例與本發明應用第二實施例一致，將 圖案成形製程應用至橫向電場液晶顯示裝置，可參照第、 1 8A至22C圖敘述之。本實施例與第三實施例形成接觸孔， 並隨後形成閘極端透明電極與汲極端透明電極之製程步驟 不同，因此，當第三實施例與本實施例同時應用至相關的 製程步驟，以形成橫向電場液晶顯示裝置並提昇其良率 時，可更進一步地減少液晶顯示器裝置的整個製程^驟。 且在本實施例中’第18A至22C圖為顯示按順序而形 電場液晶顯示裝置之TFT基板製造製程步驟的剖面圖，呈 中標示為A之圖係沿第9A圖中的A-A，線所取之剖面圖，^ 顯示於第9A圖中標示為B與(：的圖係為閘極線路°之閘極端 汲極線路之汲極端剖面圖，且提供此兩個端以與相關部 裝置聯繫。在本實施例中，當形成源極電極與沒^ 製程步驟與如第1〇A至15C圖中所解釋之製程步驟相同而= 成一背通道時，因而省略製程步驟的解釋，且自 = 與汲極電極上之保護膜的沉積製程步驟將敘述如下。’、 在如第1 5A至1 5C圖中所示基板的源極上沉積保護 440後，在保護膜440上形成具有約5〇〇 nm厚度的第—正 阻423，與具有約300 nm厚度且可甲矽烷化的第二正光阻 424 ’第-與第二光阻媒藉由使用如具有遮光部分與半透
1312884 五、發明說明（21) 400 sccm ;RF 功率：1 500 ;韻刻時間：3 中，由於氧化矽膜430幾乎不被蝕刻， 在此例 第-光阻_交易敍刻，因此如編、 阻遮罩43i之第-光阻膜423轉變為氧化石夕賴卜h先 沉積如ITO之透明金屬臈436以覆蓋包括於 435、455的保護膜440、氧化石夕膜 遮罩中,= 第21A至21C圖）。 尤阻遮罩431(參照 ^移^如第21以21(：圖中所示之氧切臈43q與其下 方之光阻遮罩431時’亦移除與其接觸之透明金屬膜α 二在閘極端電糾93上經由開口 435形成閑 電 437，並在汲極端電極178上經由開口 455形 電極457(此步驟等於第二圖案化步驟）。在此之後 不器裝置之TFT基板的製造（參照第22Β與21(：圖）。 如在本實施例中所看到的，在第19Α至19c圖所 程步驟中進行第-圖案化步驟，而在如㈣A謂 ^製程步驟中進行光阻飯刻步驟（灰化）。當曝露 ^ 氧化石夕膜430轉變為幾乎不受使用氧氣氣體的灰化所影響 j時i乳切膜43Q可維持幾乎等於氧切膜430(也就 疋第一光阻膜424)在灰化前的平面形狀，且可使在氧化 膜430下之光阻遮罩431位於氧化矽膜43〇内側，而 J易地進行？昇步驟之光阻結構。如此一纟，此光阻結構 可形成具有而精度且幾乎等於設計圖案之透明金屬膜 436，因而大幅地降低透明金屬膜436間短路的可能性。
1312884 ---- 五、發明說明（22) :注意本發明並非限於至此所述施例 説’在實施例形成具有 ：就疋 …夕烧化之上層心能力之光阻膜’使用當作 以曱德，此；二將r;…烧劑 而修正忐#占目女私籍由使用包括氧之氣體的乾蝕刻， 造具有r蝕?丨抽f乾蝕刻抵抗能力之氧化矽膜。除上述製 能力之第二光阻膜的方法外，⑴塗佈 (2)^成第力之材料所形成的第二光阻膜或 t ^成弟Γ先膜使得在乾蝕刻時修正先前選擇之光阻 膜’並接著塗佈光阻膜當作第- , 如下。 田卜乐一九阻膜。上述方法將敘述 (^)在利用塗佈由固有具有乾餘刻抵抗能力材料所組 成的光阻膜而形成第二光阻膜的例子中。 、 當第一光阻膜與第二光阻膜由有機材料所組成時，與包括 於有機材料中之苯環數量成比例，並以下列順序增加有 材料的乾蝕刻抵抗能力。 ^ (a)盼酿/月漆樹脂（也就是甲酌'(cresol)盼酸清漆樹 脂與由混合曱酚酚醛清漆樹脂及奈昆_5_風酸酯 (naphthoquinone-5-sulfonic acid ester)所形成之有機 材料） ^ (b)芳香族雙氮-橡膠（aromat ic bisazide-rubber) 系，（也就是環化聚異戊二烯（cyclized p〇lyis〇prene)與 由混合環化聚丁二烯（1)〇10111：&(1丨61^)及雙氮化合物所形 第27頁 7〇61-4665-PF(N).ptd 1312884 五、發明說明（23) 成之有機材料） (c) 肉桂酸鹽（cinnamate) (d) 氯曱基聚苯乙浠（chloromethylated polystyrene) (e) 曱基丙烯酸甲 g旨（methyl methacrylate) (f) 丙烯酸（acrylic acid)共聚合物系統（也就是聚 丙烯醯胺（polyacrylamide)與聚醯胺酸（p〇lyamide acid)) (g) 聚乙稀系統（也就是甲基丙稀酸聚甘油酯 (polyglycidyl methacrylate)與聚乙烯（p〇iyvinyl cinnamate)) 因此，選擇如第（g )項所示具有較低乾蝕刻抵抗能力 之聚乙烯系有機材料當作第一光阻膜’而選擇如第（a) 所示具有較高乾蝕刻抵抗能力之酚醛清漆樹脂 當作第二光阻膜。 J男獨何枓 (2) 光阻膜， 舉例來說 光阻膜， 膜。 並接著塗佈光阻膜當作第二光阻膜的例子^。 而St第⑷至(g)項所示之有機材料當作第 而塗佈包括下列無機材料之光阻膜當作； (h)包括矽之光阻膜（也就是包括 聚矽烷、聚甲矽烷或碳矽烷的光阻臈）乳沉聚矽氧烷、 :i)包括金屬之光阻(也就是鍺，硫 (chalcogenide glass)(也就是Se_Ge 喁 4 、、金屬_化物
1312884 五、發明說明（24) (也就是氯化鎘、氟化鋁、LiF與摻雜A1F3 tLiF) 藉由使用02氣體、氟系氣體與〇2及氟系氣體之混合物 的其中之一當作電漿處理氣體，對第一光阻膜進行乾蝕刻 步驟。在使用氟系氣體當作電漿處理氣體的例子中，氟系 氣體為包括SF6、CF4與(：1^3其中之一的氣體；而在使用〇2氣 體與氟系氣體混合物當作電漿處理氣體的例子中’ 02氣體 與氟系氣體的混合物為包括sf6/o2氣體、CF4/〇2氣體與 CHF3/〇2氣體的氣體。 本發明並非只限於至此敘述之橫向電場液晶顯示器裝 置’因此亦可輕易地應用於垂直電場液晶顯示器裝置（如 在TFT的源極電極上之接觸孔）。 雖然第三與第四實施例使用規律型逆交錯式TFT，根 據本發明圖案成形製程並非只限於此一逆交錯式TFT，亦 可應用於形成加上彩色濾光片之TFT的製程中，其中在畫 素電極之下或彩色濾光層與極化膜之上一起形成TFT與彩 色滤光層。 最後’可使用本發明第一至第四實施例當作電致發光 (electroluminescence, EL)顯示裝置、場發射顯示裝置 (FED)、勞光顯示裝置、電漿顯示裝置之主動元件基板， 與具有積體電路之基板的製造製程中。 至此^述根據本發明圖案成形製程，與使用該製程形 成液顯示裝置之方法，以降低習知技術中所使用製程 步驟之數目，其中使用二至一個不同膜厚之光阻遮罩，在 藉由使用光阻遮罩進行蝕刻欲蚀刻之膜的第一蝕刻步驟
1312884
後，形 部分， 驟中所 分前， 修正層 除薄光 二#刻 藉由使 程數目 兩道餘 除薄光 化。 成具有 且移除 使用之 厚光阻 ’且因 阻部分 步驟， 用厚光 來簡化 刻步驟 阻部分 比光阻 光阻遮 另一光 部分之 此厚光 前的平 以具有 阻部分 製程步 之厚與 後，第 罩的薄光阻 阻遮罩。在 表面層修正 阻部分維持 面形狀。因 幾乎等於所 當作餘刻遮 驟’其中PR 薄光阻部分 二蝕刻步驟 阻部分 部分， 移除光 成具有 幾乎等 此，對 設計圖 罩，因 製程包 的光阻 中所使 厚度還 以變為 阻遮罩 乾敍刻 於厚光 欲钱刻 案之圓 此可經 括一塗 遮罩， 用厚光 溥的薄光阻 第二蝕刻步 之薄光阻部 抵抗能力之 阻部分在移 之膜進行第 案，而由於 由降低PR製 佈具有經由 而避免在移 阻部分的變
7061-4665-PF(N).ptd 第30頁 1312884 圖式簡單說明 第1A與1B圖為顯 圖； 第2A與2B圖為顯 第3A至3C圖為顯 意剖面圖； 第4A至4C圖為顯 驟的剖面圖； 第5A至5C圖為顯 第6A至6C圖為顯 驟的剖面圖； 第7A與7B圖為顯 第8A與8B圖為顯 第9A與9B圖為個 剖面圖； 第10A至10C圖為 互相不同地在一基板 第11A至11C圖為 相不同地在一基板中 第12A至12C圖為 相不同地在一基板中 第13A至13C圖為 相不同地在一基板中 第14A至14C圖為 相不同地在一基板中 示習知製造製程的製程步驟之剖面 示第1B圖後之製 示其他習知製造 程步驟的剖面圖； 步驟之製程步驟的 示本發明第一實施例按順序之製程步 示第4C圖後製程 示本發明第二實 示第6C圖後製程 示第7B圖後製程 別顯示本發明第 與本發明第三實 中之相關區域的 與第10A至10C圖 之相關區域的剖 與第11A至lie圖 之相關區域的剖 與第12A至12C圖 之相關區域的剖 與第13A至13C圖 之相關區域的杳】 步驟之剖面圖. 施例按额序之製程步 步驟之剖面圖； f驟之剖面圖； 二實施例之平 面圖與 步 之觀點 剖面圖； 後之製程步 面圖； U製程步驟觀點 ΪΪ製程步驟觀點 =製程步驟觀點 驟觀點 互 互 互 互
7061-4665-PF(N).ptd 第31頁 1312884 圖式簡單說明 第15A至15C圖為 相不同地在一基板中 第16A至16C圖為 相不同地在一基板中 第17A至17C圖為 相不同地在一基板中 第18A至18C圖為 互相不同地在一基板 第19A至19C圖為 相不同地在一基板中 第20A至20C圖為 相不同地在一基板中 第21 A至21C圖為 相不同地在一基板中 第22A至22C圖為 相不同地在一基板中 與第14A至14C圖 之相關區域的剖 與第15A至15C圖 之相關區域的剖 與第16A至16C圖 之相關區域的剖 與本發明第五實 中之相關區域的 與第18A至18C圖 之相關區域的剖 與第19A至19C圖 之相關區域的剖 與第20A至20C圖 之相關區域的剖 與第21A至21C圖 之相關區域的剖 步驟觀點互 後之製程 面圖； 後之製程 面圖； 後之製程 面圖； 施例製程 剖面圖， 後之製程步驟觀點互 面圖； 後之製程步驟觀點互 面圖； 後之製程步驟觀點互 面圖；及 後之製程步驟觀點互 面圖。 步驟觀點互 步驟觀點互 步驟之觀點 Φ 符號說明 1〜絕緣基板； ： 3〜第一光阻膜； t 5〜光阻凹口部分； 6〜包括第一光阻膜的光阻遮罩.7〜包括第二光阻獏的光阻遮罩| 8〜島’ 1 η长 欲蝕刻之膜； 第二光阻臈； 鴒 0 ~氧化矽臈；
7061-4665-PF(N).ptd 第32頁 1312884 ......#極 層層孔電電 姆姆觸極通 歐歐接汲共 -----4 7 5 8 3 4 4 5 5 7 圖式簡單說明 11〜光阻遮罩； 2 1〜絕緣基板； 24〜第二光阻膜； 2 6〜薄光阻部份； 3 0〜氧化矽膜； 3 3〜低層線路； 3 5〜接觸孔； 3 7〜上層線路； 100〜TFT基板； 103〜第一光阻膜； 105〜光阻凹口部分； I 0 7〜光阻遮罩； II 0〜氧化矽膜； 11 2〜凹口部分； 1 3 4〜閘極絕緣膜； 1 3 7〜閘極端透明電極 1 3 8〜汲極線路； 1 4 0〜保護膜； 142〜n+ 型a-Si 膜； 1 2〜凹口部分； 23~第一光阻膜； 25〜開口； 2 7〜厚光阻部份； 3 1 ~光阻遮罩； 3 4〜絕緣膜； 36〜金屬膜； 67〜殘留的光阻圖案； 1 (Π〜第一透明基板； 104〜第二光阻膜； 106〜光阻遮罩； 108〜島； 11卜光阻遮罩； 1 3 3〜閘極電極； 1 3 5〜接觸孔； 1 39〜晝素電極； 141〜a-Si 膜； 143〜金屬膜； 1 45〜歐姆層； 1 5 3〜閘極線路； 1 5 7〜汲極端透明電極； 1 5 9〜源極電極； 1 7 8〜汲極端電極；
7061-4665-PF(N).ptd 第33頁 1312884 圖式簡單說明 182〜 極化板； 1 9 1〜區域； 192〜 區域； 1 9 3〜閘極端電極； 20卜 第二透明基板； 2 8 0〜對準層； 281- 液晶， 2 8 2〜極化板； 283〜 光； 2 8 4〜黑矩陣； 285〜 彩色層； 2 8 6〜第二絕緣膜； 287〜 導電膜； 423〜第一正光阻； 424〜 第二正光阻； 425〜開口； 427〜 開口； 4 3 0〜氧化矽膜； 431- 光阻遮罩； 4 3 5〜接觸孔； 436〜 透明金屬膜； 4 3 7〜閘極端透明電極； 440〜 保護膜； 4 5 5〜接觸孔； 457〜 488- 汲極端透明電極； 開口； 490〜開口； 501〜 第一透明電極； 5 2 6〜薄感光圖案； 527- 厚感光膜圖案； 5 3 3〜閘極電極； 534- 閘極絕緣膜； 54卜非晶矽（a-Si)膜； 542〜 n+型非晶矽（n+型a - -Si)膜； 543〜 金屬膜； 6 0 1〜第一透明基板； 626〜 薄感光膜圖案； 627〜厚感光膜圖案； 633〜 閘極電極； 6 3 4〜閘極絕緣膜； 6 4 0 ~ 保護膜； 641~a_Si 膜； 642- n+ 型 a - S i 膜； 6 5 8〜汲極電極； 659 - 源極電極； 6 6 0〜個別區域；
7061-4665-PF(N).ptd 第34頁 1312884 圖式簡單說明 6 7 8〜没極端電極； 6 9 3〜閘極端電極。 第35頁 7061-4665-PF(N).ptd 1

Claims (1)

  1. ^_EX_P：g
    案號 91103004 六、申請專利範圍 1.—種圖案成形製程，包括： ”年a月江母修以译本j 一在一基板上之一欲姓刻之膜上^—一一— 光阻膜與一第二光阻膜之光阻形成牛 頃序塗佈一第 案化該第一光阻膜與該第二光阻臈二_丄且此外，藉由圖 案，以使該第一光阻膜之覆蓋較該第:初始光阻圖 一蝕刻該欲蝕刻之膜的第一圖宰 、大； 刻之膜中，藉由使用該光阻圖案當^ @ ’以在該欲， 一圖案；及 遲罩，而形成一苐 1刻該初始光阻圖案之光阻 之該第-光阻臈，該部分並未由該覆 盍因而形成一包括該第一光阻膜邀兮第_ 、 光阻圖案，對該光阻圖荦進行雷艰;J 第—先阻膜之殘留 光阻膜’使該第二光阻膜具有比該 弟先阻膜更向的蝕刻抵抗能力。 八’ 2·如申請專利範圍第1 該初始光阻圖案包括—在該光阻圖’案成形製程，其中 第一光阻膜中之第—開口 °，先=圖案形成步驟中形成於該 形成於該第二光阻膜;二第與=在該光阻圖案形成步驟中 第二開口内側，且形成該殘“：第-開口形成於該 步驟中，相對於該笫. 尤阻圖案，以在該光阻蝕刻 出。 ^且膜而具有—該第二％阻膜之突 3.如申請專利範圍 塗佈該第二光阻膜，以=。項所述之圖案成形製程，其中 較高抵抗蝕刻液能力/光阻蝕刻步驟令，當作一具有 光阻膜，且該第二光阻膜之蝕刻抵 Ι1Η 7061-4665-PF2(N).ptc 第36頁 1312884 案號 91103004__±__-θ_魅_ 六、申請專利範圍 抗能力比在塗佈該第一光阻膜與該第二光阻膜之該光阻圖 案形成步驟中之該第一光阻膜的餘刻抵抗能力還高。 4. 如申請專利範圍第1項所述之圖案成形製程，其中 對該光阻圖案進行電漿處理步驟，以使用電漿處理氣體來 修正該第二光阻膜，而將該第二光阻膜轉變成一具有比在 該第一圖案化步驟與該光阻#刻步驟間，該第一光阻膜之 乾蝕刻抵抗能力還高的乾蝕刻抵抗能力之修正膜。 5. 如申請專利範圍第4項所述之圖案成形製程，其中 該電漿處理步驟使用一包括〇2氣體之氣體、一包括氟系列 氣體之氣體與一包括〇2氣體與氟系氣體之混合物的氣體的 其中之一。 第4項所述之圖案成形製程’其中 ，使得该第二光阻膜包括碎原子， 成一摻矽第二光阻膜，且接著將該 用一包括炱少有氧的混合氣體之該 氧化矽膜° 第6項所述之圖案成形製程，其中 甲矽烷化之光阻膜所組成，且在該 漿處理少雜間’將該第一光阻膜與 括矽氮烷的甲矽烷劑之甲矽烷化步 臈甲矽烷化。 第1項所述之圖案成形製程，其中 一比該第/光阻膜具有更高之乾蝕 當在該光陴钮刻步驟中移除該第一
    6. 更建構 而將該 摻矽第 電漿處 7. 該第二 第一圖 該第二 驟，以 8. 將該第 刻抵抗 如申請 該光阻 第二光 二光阻 理步驟 如申請 光阻膜 案化步 光阻膜 只對該 如申請 二光阻 能力的 蝕刻步驟 阻膜轉變 膜經由使 修正成_ 專利範圍 事先由可 驟與t亥電 浸入—包 第二光阻 專利範圍 膜修正成 光阻祺， 曰 1312884 案號 91103004 六、申請專利範圍 光阻膜之至少一部分時，該部分未由該第二光阻膜所覆 蓋。 、 9.如申請專利範圍第1項所述之圖案成形製程，其中 在該光阻蝕刻步驟後，藉由使用該殘留光阻圖案當作一遮 罩’進行蝕刻該欲蝕刻之膜的一第二圖案化步驟，以在該 欲银刻之膜中形成一第二圖案。
    10，如申請專利範圍第1項所述之圖案成形製程，其中 在該基板上與該欲蝕刻之膜下形成一閘極線路與一覆蓋該 閘極線路之閘極絕緣膜，利用沉積一半導體膜而形成為一 積層膜的該欲钱刻之膜，在該積層膜上形成該光阻圖案， 及在S玄閘極絕緣膜上按順序之源極/沒極電極之摻雜雜質 的該半導體膜與一金屬膜。 11 .如申請專利範圍第1 0項所述之圖案成形製程，其 中形成該光阻圖案，使得一在該光阻圖案外之光阻膜位於 <4膜電晶體之橫向形成的通道區域上’且該光阻膜只包 括該第一光阻膜’並至少蝕刻與移除該源極/汲極之金屬 膜，以藉由使用該光阻當作一遮罩’在對該欲蝕刻之膜進 行該第一圖案化的步驟中，形成由該源極/汲極電極之金 屬膜所組成的電極圖案，並蝕刻該光阻圖案，以只移除只 包括該第一光阻膜之該光阻膜，而使該光阻圖案在該^阻 蝕刻步驟中，變成該殘留光阻圖案，且在該光阻蝕刻步驟 之後，藉由使用該殘留的光阻圖案當作—遮罩，來蝕刻與 移除該源極/汲極電極之金屬膜、該摻雜雜質之半導體^膜、 與該半導體膜的一部分，以在該積層膜上形成該薄膜電、曰
    7061-4665-PF2(N).ptc
    1312884 案號 91103flf)4 六、申請專利範圍 體之通道區域 曰 修正 1 2 ·如申請專利範圍第〗〇項所述之圖案成形製程，其 中一起形成一共通電極與該閘極線路，以具有波浪型電 極’且在該形成光阻圖案的步驟中，在該源極/汲極電極 之金屬膜上，形成包括該第一光限膜與該第二光阻膜之光 阻圖案’以覆蓋一稍後形成的晝素電極’且該稍後形成之 畫素電極介於該波浪型電極與該共通電極之間。 1 3 _如申請專利範圍第1 〇項所述之圖案成形製程，其 中塗佈該第二光阻膜，以在該光阻圖案形成步驟中，當作 比該第一光阻膜具有更高之蝕刻抵抗能力的光阻膜，其 中該蝕刻抵抗能力係抵抗用於該光阻蝕刻步驟中之蝕 液。
    14 中在該 處理步 案外之 乾姓刻 15 中形成 弟二光 少包括 摻矽第 .如申請專利範圍第丨丨項所述之圖案成形製程，： 第一圖案化步驟與該光阻蝕刻步驟間，進行一電 驟，該電漿處理步驟係將該第二光阻膜在該光阻 殘留光阻圖案修正成一具有比該第—光阻膜更高 抵抗能力的修正膜。 、 ° .如申請專利範圍第14項所述之圖案成形梦程，. 該修正膜，使得該第二光阻膜包括矽原子' 並將’ 阻膜轉變成一摻矽的第二光阻膜，且接著使用一 氧的混合氣體，經由進行該電漿處理 二光阻膜修正成一氧化矽膜。 ％
    16.如申請專利範圍第丨丨項所述之圖案成形製程，其 中§亥圖案成形製程在該第二圖案化步驟後還包括·
    1312884 案號 91103004 曰 修正 六、申請專利範圍 一移除用來形成該薄膜電晶體通道區域之該殘留光阻 圖案的步驟，且接下來覆蓋該閘極絕緣膜而沉積一保護絕 緣膜； 一在該保護絕緣膜上按順序塗佈一第三光阻膜與一第 四光阻膜的步驟，並圖案化該第三光阻膜與該第四光阻 膜，以在當第三光阻膜位於該第四光阻膜上時，使該第三 光阻膜比該第四光阻膜還寬，以形成一包括該第三光阻膜 與該第四光阻膜之第二光阻圖案化步驟，且該第二光阻圖 案在其中具有一開口； 一使用該第二光阻圖案當作一遮罩，而至少移除該保 4 護絕緣膜相關部分的步驟，以露出一包括該積層膜且位於 該保護絕緣膜下之導電層的表面；及 一選擇性地蝕刻該第二光阻圖案外之該第三光阻膜， 以在該開口中相對於該第三光阻膜形成該第四光阻膜之一 突出的步驟， 其中形成該突出，以使該第四光阻膜包括矽原子，而 將該第四光阻膜轉變成一摻矽的第四光阻膜，且接著使用 一至少包括氧之混合氣體，經由進行電漿處理，而將該摻 矽第四光阻膜修正成一氧化矽膜，且在此之後，在橫向方 向中移除該第三光阻膜之相關部分。 B 1 7.如申請專利範圍第1 6項所述之圖案成形製程，其 中在一包括該第二光阻圖案之表面、該保護絕緣膜與該導 電層上沉積一導電材料，並一起移除該第二光阻圖案與其 上之該導電材料，以在形成該突出後，在該開口中與該開
    7061-4665-PF2(N).ptc 第40頁 1312884 案號 91103004 年 月 曰 修正 六、申請專利範圍 口周圍留下該導電材料。 1 8.如申請專利範圍第1項所述之圖案成形製程，其中 該初始光阻圖案係利用一具有一遮光部分與一半透明部分 之光罩作為一遮罩對該第一光阻膜與該第二光阻膜進行曝 光後顯影而形成。 1 9.如申請專利範圍第1項所述之圖案成形製程，其中 該初始光阻圖案係包括該第二光阻膜之一對分離區，使該 第一光阻膜曝光並延伸於該對分離區之間。 2 0 .如申請專利範圍第1項所述之圖案成形製程，其中 該初始光阻圖案在該光阻蝕刻步驟中係包括懸於該第一光 阻膜上之該第二光阻膜。
    7061-4665-PF2(N).ptc 第41頁
TW091103004A 2001-03-02 2002-02-21 Process for forming pattern TWI312884B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001058138A JP4462775B2 (ja) 2001-03-02 2001-03-02 パターン形成方法及びそれを用いた液晶表示装置の製造方法

Publications (1)

Publication Number Publication Date
TWI312884B true TWI312884B (en) 2009-08-01

Family

ID=18917908

Family Applications (2)

Application Number Title Priority Date Filing Date
TW091103004A TWI312884B (en) 2001-03-02 2002-02-21 Process for forming pattern
TW097148507A TW200919092A (en) 2001-03-02 2002-02-21 Process for forming pattern

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW097148507A TW200919092A (en) 2001-03-02 2002-02-21 Process for forming pattern

Country Status (4)

Country Link
US (1) US6767694B2 (zh)
JP (1) JP4462775B2 (zh)
KR (1) KR100433462B1 (zh)
TW (2) TWI312884B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3564417B2 (ja) * 2000-05-31 2004-09-08 Ｎｅｃ液晶テクノロジー株式会社 カラー液晶表示装置及びその製造方法
KR100891997B1 (ko) * 2002-11-20 2009-04-07 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치의 제조방법
KR101090249B1 (ko) * 2004-10-06 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
JP4309331B2 (ja) * 2004-11-26 2009-08-05 Ｎｅｃ液晶テクノロジー株式会社 表示装置の製造方法及びパターン形成方法
KR100667017B1 (ko) * 2004-12-15 2007-01-10 주식회사 대우일렉트로닉스 유기 전계 발광 소자의 제조 방법
TWI395258B (zh) 2005-11-11 2013-05-01 Semiconductor Energy Lab 微結構以及微機電系統的製造方法
KR20130055607A (ko) * 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE112011101395B4 (de) 2010-04-23 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
KR20180054919A (ko) 2010-04-23 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102227564B1 (ko) * 2014-01-20 2021-03-15 삼성디스플레이 주식회사 포토레지스트 조성물
CN103779232B (zh) * 2014-01-28 2016-08-17 北京京东方光电科技有限公司 一种薄膜晶体管的制作方法
KR20160063484A (ko) * 2014-11-26 2016-06-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6666164B2 (ja) * 2016-02-17 2020-03-13 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
CN105914183B (zh) * 2016-06-22 2019-04-30 深圳市华星光电技术有限公司 Tft基板的制造方法
JP2022124908A (ja) * 2021-02-16 2022-08-26 東京エレクトロン株式会社 エッチング方法及びエッチング装置
CN113193022B (zh) * 2021-04-26 2022-09-09 睿馨（珠海）投资发展有限公司 一种高分辨率amoled显示器件及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6199331A (ja) * 1984-10-19 1986-05-17 Sumitomo Chem Co Ltd 微細パタ−ン形成法
DE68923247T2 (de) * 1988-11-04 1995-10-26 Fujitsu Ltd Verfahren zum Erzeugen eines Fotolackmusters.
KR910006040B1 (ko) * 1989-06-03 1991-08-12 삼성전자 주식회사 포토레지스트의 측벽 프로파일 개선방법
KR910020833A (ko) * 1990-05-10 1991-12-20 문정환 옥사이드 마스크에 의한 드라이 에칭 방법
JP4015756B2 (ja) * 1998-06-30 2007-11-28 ユーディナデバイス株式会社 半導体装置の製造方法
JP3449232B2 (ja) * 1998-08-03 2003-09-22 信越化学工業株式会社 レジスト材料及びその製造方法
TW413844B (en) 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
US6287899B1 (en) 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same

Also Published As

Publication number Publication date
JP2002258486A (ja) 2002-09-11
TW200919092A (en) 2009-05-01
KR20020070891A (ko) 2002-09-11
US20020123241A1 (en) 2002-09-05
US6767694B2 (en) 2004-07-27
KR100433462B1 (ko) 2004-05-31
JP4462775B2 (ja) 2010-05-12

Similar Documents

Publication Publication Date Title
TWI312884B (en) Process for forming pattern
JP4790134B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
US8563980B2 (en) Array substrate and manufacturing method
JP4740203B2 (ja) 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
US8426259B2 (en) Array substrate and method for manufacturing the same
TWI272419B (en) Thin film transistor array panels
CN100587927C (zh) 薄膜晶体管基板及其制造方法
TWI293139B (en) Array substrate for liquid crystal display device and method of manufacturing the same
TW200305763A (en) Manufacturing method of array substrate for liquid crystal display device
JP2008010810A (ja) フラットパネルディスプレイに使用される薄膜トランジスタの製造方法
TWI300626B (en) Liquid crystal display device and method for fabricating the same
TW201003844A (en) Method for fabricating thin film transistor array substrate
JP2007062358A (ja) 印刷板、印刷板を製造する方法及び印刷板を利用した平板表示装置の製造方法
TWI311686B (zh)
TWI333279B (en) Method for manufacturing an array substrate
KR20100132167A (ko) 어레이 기판 및 이의 제조 방법
KR101229277B1 (ko) 박막 트랜지스터 기판의 제조 방법
WO2014117444A1 (zh) 阵列基板及其制作方法、显示装置
KR100601168B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
TW200917485A (en) Method for manufacturing pixel structure
KR100601174B1 (ko) 박막 트랜지스터 기판용 광마스크 제작 방법
TWI322507B (en) Pixel structure and method of fabricating the same
KR100750914B1 (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
TWI285433B (en) Method of manufacturing thin film transistor substrate

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees