CN1614742A - 采用水平电场的薄膜晶体管基板及其制造方法 - Google Patents

采用水平电场的薄膜晶体管基板及其制造方法 Download PDF

Info

Publication number
CN1614742A
CN1614742A CNA2004100888141A CN200410088814A CN1614742A CN 1614742 A CN1614742 A CN 1614742A CN A2004100888141 A CNA2004100888141 A CN A2004100888141A CN 200410088814 A CN200410088814 A CN 200410088814A CN 1614742 A CN1614742 A CN 1614742A
Authority
CN
China
Prior art keywords
electrode
conductive layer
diaphragm
gate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100888141A
Other languages
English (en)
Other versions
CN100538999C (zh
Inventor
柳洵城
赵兴烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1614742A publication Critical patent/CN1614742A/zh
Application granted granted Critical
Publication of CN100538999C publication Critical patent/CN100538999C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种采用水平电场的薄膜晶体管基板结构，该结构包括一基板；在基板上由第一导电层彼此平行地形成的栅极线和公共线；在基板、栅极线和公共线上形成的栅极绝缘膜；由第二导电层在栅极绝缘膜上形成的数据线，该数据线与栅极线和公共线交叉以限定一像素区；连接到栅极线和数据线的薄膜晶体管；覆盖数据线和薄膜晶体管的保护膜；由第三导电层形成的连接到公共线的公共电极，该公共电极设置在贯穿保护膜和栅极绝缘膜的第一孔内；以及连接到薄膜晶体管并且由第三导电层形成的像素电极，该像素电极设置在像素区贯穿保护膜和栅极绝缘膜的第二孔内，所设置的像素电极和公共电极限定一水平电场。

Description

采用水平电场的薄膜晶体管基板及其制造方法
本申请要求享有2003年11月4日递交的韩国专利申请P2003-77662号的权益，该申请可供参考。
技术领域
本发明涉及一种液晶显示器，具体涉及一种采用水平电场的薄膜晶体管基板及其制造方法。
背景技术
液晶显示(LCD)器件一般用电场控制液晶的光透射比来显示图像。液晶显示器根据驱动液晶的电场方向大致被划分成垂直电场型和水平电场型。垂直电场型用形成在彼此面对设置在上、下基板上的像素电极和公共电极之间的垂直电场按扭曲向列(TN)模式驱动液晶。垂直电场型具有孔径比大的优点，而缺点是视角比较窄只有90°。水平电场型用形成在彼此平行设置在下基板上的像素电极和公共电极之间的水平电场按平面开关(IPS)模式驱动液晶。水平电场型的优点是视角可以宽达160°。以下详细解释水平电场型液晶显示器。
水平电场型包括彼此面对并且粘接的薄膜晶体管阵列基板(即下基板)和滤色片基板(即上基板)。位于两基板之间的衬垫料在两基板之间保持均匀的盒间隙。液晶材料填充两基板之间的间隙。薄膜晶体管阵列基板包括在每一像素中形成水平电场的多条信号线，多个薄膜晶体管，以及排列液晶的定向膜。滤色片基板包括实现色彩的滤色片，防止漏光的黑矩阵，以及排列液晶的定向膜。
在水平电场型液晶显示器中，薄膜晶体管的复杂制造工艺因包括多轮掩模工序而成为液晶显示面板制造中的主要成本因素。例如，一轮掩模工序包括许多子工序，例如薄膜淀积、清洗、光刻、蚀刻、光刻胶剥离和检测等工序。为了解决这一问题而开发了能够按少数掩模工序制造的薄膜晶体管基板。近来已经开发出从标准的五轮掩模工序中省去一轮掩模工序的四轮掩模工序。
图1的平面图表示用现有技术的四轮掩模工序制造的水平电场型液晶显示器中一薄膜晶体管基板的结构。图2表示图1中沿I-I’和II-II’线提取的薄膜晶体管的截面图。如图1和图2所示，薄膜晶体管基板包括按照彼此交叉并且二者之间有一栅极绝缘膜46的方式设置在下基板45上的栅极线2和数据线4。薄膜晶体管6在各交叉点附近。在像素区上设有像素电极14和公共电极18，像素区由栅极线2和数据线4限定以形成水平电场。公共线16连接到公共电极18。薄膜晶体管基板还包括设置在像素电极14与公共线16的重叠部分上的存储电容20。栅极焊盘24连接到栅极线2，数据焊盘连接到数据线4，公共焊盘36连接到公共线16。栅极线2为像素区提供栅极信号，数据线4为像素区提供数据信号。公共线16为驱动液晶提供一参考电压，并且设置在像素区的一侧，与像素区另一侧上的栅极线2平行。
薄膜晶体管6响应栅极线2的栅极信号将数据线4的像素信号充入并保持在像素电极14中。薄膜晶体管6包括连接到栅极线2的栅极8，连接到数据线4的源极10，和连接到像素电极14的漏极12。薄膜晶体管6还包括在源极10和漏极12之间限定一沟道的有源层48。有源层48与栅极8上的栅极绝缘膜46重叠。
有源层48还与数据线4、下数据焊盘电极32和上存储电极22重叠。在有源层48上设有与数据线4形成欧姆接触的欧姆接触层50。源极10、漏极12、下数据焊盘电极32和上存储电极22也设置在有源层48上。
像素电极14通过贯穿保护膜52的第一接触孔13连接到薄膜晶体管6的漏极12，并且设置在像素区内。像素电极14包括连接到漏极12并且与相邻的栅极线2平行设置的第一水平部分14A、与公共线16重叠的第二水平部分14B以及平行设置在第一和第二水平部分14A和14B之间的指状部分14C。
公共电极18连接到公共线16并且设置在像素区内。具体地说，公共电极18与像素电极14的指状部分14C平行地设置在像素区内。这样，在通过薄膜晶体管6获得像素信号的像素电极14与通过公共线16获得参考电压的公共电极18之间形成水平电场。结果，在像素电极14的指状部分14C与公共电极18之间形成水平电场。在薄膜晶体管基板和滤色片基板之间按水平方向设置的液晶分子因介电各向异性被这一水平电场旋转。透过像素区的光的透射比随着液晶分子的旋转程度而有所不同，从而获得一定的灰度等级。
存储电容20包括与公共线16重叠的上存储电极22，中间是栅极绝缘膜46、有源层48和欧姆接触层50。存储电容20还包括通过设置在保护膜52内的第二接触孔21连接到上存储电极22的像素电极14。存储电容20能够将充入像素电极14的像素信号稳定保持到充入下一像素信号。
栅极线2通过栅极焊盘24连接到栅极驱动器(未示出)。栅极焊盘24由从栅极线2延伸的下栅极焊盘电极26以及通过贯穿栅极绝缘膜46和保护膜52的第三接触孔27连接到下栅极焊盘电极26的上栅极焊盘电极28组成。数据线4通过数据焊盘30连接到数据驱动器(未示出)。数据焊盘30由从数据线4延伸的下数据焊盘电极32以及通过贯穿保护膜52的第四接触孔33连接到下数据焊盘电极32的上数据焊盘电极34组成。公共线16通过公共焊盘36从外部参考电压源(未示出)接收参考电压。公共焊盘36包括从公共线16延伸的下公共焊盘电极38以及通过贯穿栅极绝缘膜46和保护膜52的第五接触孔39连接到下公共焊盘电极38的上公共焊盘电极40。
以下参照图3A到3D描述用四轮掩模工艺制造具有上述结构的薄膜晶体管基板的一种方法。参见图3A，在下基板45上用第一掩模工序形成包括栅极线2、栅极8和下栅极焊盘电极26、公共线16、公共电极18以及下公共焊盘电极38的栅极金属图案组。
形成栅极金属图案组首先在上基板45上用溅射等淀积技术形成一栅极金属层。然后用第一掩模通过光刻和蚀刻工序对栅极金属层构图，形成包括栅极线2、栅极8、下栅极焊盘电极26、公共线16、公共电极18以及下公共焊盘电极38的栅极金属图案组。栅极金属层用诸如铝合金、铬(Cr)或钼(Mo)等金属制成。
参见图3B，在设有栅极金属图案组的下基板45上涂覆栅极绝缘膜46。进而在栅极绝缘膜46上用第二掩模工序形成包括有源层48和欧姆接触层50的半导体图案，以及包括数据线4、源极10、漏极12、下数据焊盘电极32和上存储电极22的源极/漏极金属图案组。具体地说，在具有栅极金属图案组的下基板45上用诸如等离子体增强型化学汽相淀积(PECVD)和/或溅射等适当的淀积技术依次形成栅极绝缘膜46、非晶硅层、n+非晶硅层和源极/漏极金属层。栅极绝缘膜46用诸如氮化硅(SiNx)或氧化硅(SiOx)等无机绝缘材料形成。源极/漏极金属由钼(Mo)，钛(Ti)，钽(Ta)或是钼合金形成。
用第二掩模通过光刻在源极/漏极金属层上形成光刻胶图案。在这种情况下使用的第二掩模是一种在对应于薄膜晶体管的沟道部分具有衍射曝光部分的衍射曝光掩模，这样能使沟道部分的光刻胶图案的高度低于其它图案部分。
随后用光刻胶图案按湿蚀刻法对源极/漏极金属层构图，由此限定的源极/漏极金属图案组包括数据线4、源极10、与源极10一体的漏极12以及上存储电极22。
接着用灰化工艺从沟道部分上去除高度比较低的光刻胶图案，然后用于蚀刻法蚀刻源极/漏极金属图案和沟道部分的欧姆接触层50。这样，暴露出沟道部分的有源层48，将源极10与漏极12断开。然后用剥离工艺去除剩余在源极/漏极金属图案组上的光刻胶图案。
参见图3C，保护膜52包括用第三掩模工序在栅极绝缘膜46内形成的第一到第五接触孔13，21，27，33和39。具体地说，在源极/漏极金属图案组的整个表面上用诸如等离子体增强型化学汽相淀积(PECVD)等淀积技术淀积保护膜52。用第三掩模按照光刻和蚀刻工序对保护膜52构图，从而限定第一到第五接触孔13，21，27，33和39。第一接触孔13贯穿保护膜52暴露出漏极12。第二接触孔21贯穿保护膜52暴露出上存储电极22。第三接触孔27贯穿保护膜52和栅极绝缘膜46暴露出下栅极焊盘电极26。第四接触孔33贯穿保护膜52暴露出下数据焊盘电极32。第五接触孔39贯穿保护膜52和栅极绝缘膜48暴露出下公共焊盘电极38。如果源极/漏极金属用具有高的干蚀刻比的金属例如是钼(Mo)形成，第一，第二和第四接触孔13，21和33会各自贯穿漏极12、上存储电极22和下数据焊盘电极32以暴露出这些电极的侧面。保护膜50用与栅极绝缘膜46相同的无机材料制成，或是采用具有低介电常数的有机材料，例如是丙烯酸有机化合物，BCB(苯并环丁烯)或PFCB(全氟环丁烷)。
参见图3D，用第四掩模工序在保护膜52上形成包括像素电极14、上栅极焊盘电极28、上数据焊盘电极34和上公共焊盘电极40的透明导电膜图案组。具体地说，在保护膜52上用诸如溅射等淀积技术涂覆一透明导电膜。然后用第四掩模按照光刻和蚀刻工艺对透明导电膜构图，形成包括像素电极14、上栅极焊盘电极28、上数据焊盘电极34和上公共焊盘电极40的透明导电图案组。像素电极14通过第一接触孔13电连接到漏极12，还通过第二接触孔21电连接到上存储电极22。上栅极焊盘电极28通过第三接触孔27电连接到下栅极焊盘电极26。上数据焊盘电极34通过第四接触孔33电连接到下数据焊盘电极32。上公共焊盘电极40通过第五接触孔39电连接到下公共焊盘电极38。透明导电膜用氧化铟锡(ITO)、氧化锡(TO)或氧化铟锌(IZO)形成。
如上所述的现有技术的水平电场型薄膜晶体管基板及其制造方法是采用四轮掩模工序，与采用五轮掩模工序的方法相比能够减少制造工序并因此降低制造成本。然而，由于四轮掩模工序仍然是一种复杂的制造工艺，降低成本是有限的。还需要继续简化制造工艺并降低制造成本。
发明内容
本发明涉及一种采用水平电场的薄膜晶体管基板及其制造方法，能够基本上克服由于现有技术的局限和缺点而产生的一个和多个问题。
本发明的目的是提供一种采用水平电场的薄膜晶体管基板及其制造方法，能够简化制造工艺。
本发明的另一目的是提供一种采用水平电场的薄膜晶体管基板及其制造方法，具有改善的掀离性能。
以下要说明本发明的附加特征和优点，有些内容可以从说明书中看出，或者是通过对本发明的实践来学习。采用说明书及其权利要求书和附图中具体描述的结构能实现并达到本发明的目的和其他优点。
为了按照本发明的目的并实现上述目的和其他优点，以下具体和广泛地说明，一种采用水平电场的薄膜晶体管基板结构包括一基板；由基板上的第一导电层彼此平行地形成的栅极线和公共线；在基板，栅极线和公共线上形成的栅极绝缘膜；由栅极绝缘膜上的第二导电层形成的数据线，数据线与栅极线和公共线交叉限定一个像素区；连接到栅极线和数据线的薄膜晶体管；覆盖数据线和薄膜晶体管的保护膜；由第三导电层形成的连接到公共线的公共电极，公共电极被设置在贯穿保护膜和栅极绝缘膜的第一孔内；以及连接到薄膜晶体管并且由第三导电层形成的像素电极，像素电极被设置在贯穿像素区上的保护膜和栅极绝缘膜的第二孔内，所设置的像素电极和公共电极限定一个水平电场。
按照另一方面，采用水平电场的薄膜晶体管基板结构的一种制造方法包括以下工序，对基板上的导电层构图，形成栅极线，连接到栅极线的栅极，以及与栅极线平行的公共线；在基板，栅极线，栅极和公共线上覆盖一层栅极绝缘膜；在栅极绝缘膜的一个部位形成半导体图案；对第二导电层构图，形成与栅极线和公共线交叉限定一个像素区的数据线，连接到数据线的源极，以及面对源极设置在半导体图案上的漏极；在数据线，公共线，源极和漏极上覆盖一层保护膜；对保护膜和栅极绝缘膜构图，在像素区上提供暴露出一部分公共线的第一孔和暴露出一部分漏极的第二孔；并且对第三导电层构图，形成通过第一孔连接到公共线的公共电极和通过第二孔连接到漏极的像素电极，公共电极设置在第一孔内，像素电极设置在第二孔内，由公共电极和像素电极的设置来限定一个水平电场。
按照另一方面，采用水平电场的薄膜晶体管基板结构的一种制造方法包括第一掩模工序，对基板上的导电层构图，形成栅极线，连接到栅极线的栅极，以及与栅极线平行的公共线；在基板，栅极线，栅极和公共线上覆盖一层栅极绝缘膜；第二掩模工序，在栅极绝缘膜的一个部位形成半导体图案；对第二导电层构图，形成与栅极线和公共线交叉限定一个像素区的数据线，连接到数据线的源极，以及面对源极设置在半导体图案上的漏极；在数据线，公共线，源极和漏极上覆盖一层保护膜；第三掩模工序，对保护膜和栅极绝缘膜构图，形成第一孔和第二孔，并且对第三导电层构图，形成通过第一孔连接到公共线的公共电极和通过第二孔连接到漏极的像素电极，公共电极设置在第一孔内，像素电极设置在第二孔内，由公共电极和像素电极的设置来限定一个水平电场。
应该意识到以上对本发明的概述和下文的详细说明都是解释性的描述，都是为了进一步解释所要求保护的发明。
附图说明
所包括的用来便于理解本发明并且作为本说明书一部分的附图表示了本发明的实施例，连同说明书一起可用来解释本发明的原理。在附图中：
图1的平面图表示现有技术中采用水平电场的液晶显示器中薄膜晶体管的结构；
图2表示图1中沿I-I’和II-II’线提取的薄膜晶体管的截面图；
3A到3D的截面图表示图2的薄膜晶体管基板的一种制造方法；
图4的平面图表示按照本发明一具体实施例的水平电场型薄膜晶体管基板的结构；
图5表示图4中沿III-III’，V-V，VI-VI，VII-VII’和VII-VII’线提取的薄膜晶体管的截面图；
图6A和6B的平面图和截面图分别用来解释按照本发明一具体实施例的薄膜晶体管基板制造方法中的第一掩模工序；
图7A和7B的平面图和截面图分别用来解释按照本发明一具体实施例的薄膜晶体管基板制造方法中的第二掩模工序；
图8A到8D的截面图具体用来解释按照本发明一具体实施例的薄膜晶体管基板制造方法中的第二掩模工序；
图9A和9B的平面图和截面图分别用来解释按照本发明一具体实施例的薄膜晶体管基板制造方法中的第三掩模工序；以及
图10A到图10D的截面图具体用来解释按照本发明一具体实施例的薄膜晶体管基板制造方法中的第三掩模工序。
具体实施方式
以下要具体描述在附图中例举的本发明的实施例。
以下要参照图4到10D具体描述本发明的实施例。
图4的平面图表示按照本发明一具体实施例的水平电场型薄膜晶体管基板的结构。图5表示图4中沿III-III’，IV-IV’，V-V，VI-VI’，和VII-VII’线提取的薄膜晶体管的截面图。
参见图4和图5，薄膜晶体管基板包括彼此交叉设置在下基板145上且中间是栅极绝缘膜146的栅极线102和数据线104，设置在各交叉点上上的薄膜晶体管106，在交叉点限定的像素区内形成水平电场的像素电极114和公共电极118，以及连接到公共电极118的公共线116。薄膜晶体管基板还包括设在与前级栅极线102、公共线116、公共电极118和上存储电极122重叠部分的存储电容120，连接到栅极线102的栅极焊盘125，连接到数据线104的数据焊盘131，以及连接到公共线116的公共焊盘135。
提供有栅极信号的栅极线102和提供有数据信号的数据线104彼此交叉设置以限定像素区。这里，栅极线102由第一导电层(即栅极金属层)形成，数据线104由第二导电层(即源极/漏极金属层)形成。
公共线116和公共电极118提供参考电压以驱动液晶。公共线116包括与栅极线102平行设置在显示区的内公共线116A，以及在非显示区共同连接到内公共线116A的外公共线116B。公共线116由第一导电层形成。
在像素区形成要连接到内公共线116A的指状公共电极118。具体地说，公共电极118由第三导电层(即透明层或钛)形成，并且孔165内的保护膜152相接触，使得公共电极118贯穿保护膜152和栅极绝缘膜146。公共电极118连接到具有由用于公共电极的孔165局部暴露出来的内公共线116A。
薄膜晶体管106响应栅极线102的栅极信号将数据线104的像素信号充入并保持在像素电极114。为此，薄膜晶体管106包括连接到栅极线102的栅极108，连接到数据线104的源极110，面对源极110的漏极112，与栅极108重叠且中间是栅极绝缘膜146的有源层148，以在源极110和漏极112之间限定一沟道，以及设置在沟道之外的有源层148上的欧姆接触层150，以与源极110和漏极112形成欧姆接触。
有源层148和欧姆接触层150还与连同源极110和漏极112由第二导电层形成的数据线104、下数据焊盘电极130和上存储电极122重叠。
像素电极114被连接到薄膜晶体管106的漏极112，并且连同公共电极118在像素区形成水平电场。为此，像素电极114包括与栅极线102平行并且连接到漏极112的水平部分114A，以及从水平部分114A延伸到像素区并与公共电极118平行的指状部分114B。像素电极114由孔164内的第三导电层(例如透明导电层或Ti)形成，使得像素电极在像素区贯穿保护膜152和栅极绝缘膜146。这样可以去除像素电极114与公共电极118之间的阶梯覆层。像素电极114的水平部分114A连接到由像素电极的孔164暴露出的部分漏极112。这样，在通过薄膜晶体管106获得像素信号的像素电极114与通过公共线116获得参考电压的公共电极118之间形成水平电场。具体地说，水平电场在像素电极114的指状部分114B和公共电极118之间形成。这一水平电场使按水平方向排列在薄膜晶体管基板和滤色片基板之间的液晶分子因介电各向异性而旋转。透过像素区的光透射比随着液晶分子的旋转程度而有所不同，从而获得一定的灰度级。如果用钛(Ti)等不透明金属作为第三导电层，可以防止在像素区通过公共电极118和像素电极114的漏光。
存储电容包括作为第一下存储电极的部分前级栅极线102，以及与作为第二下存储电极的内公共线116A部分重叠的上存储电极122，中间是栅极线102和内公共线116A上面的有源层148和欧姆接触层150。上存储电极122由第二导电层形成。上存储电极122延伸进入被孔164部分暴露的像素电极114的指状部分114B。这样，将上存储电极122连接到像素电极114的指状部分114B。存储电容能够将充入像素电极114的像素信号稳定保持到充入下一像素信号。
栅极线102通过栅极焊盘125连接到栅极驱动器(未示出)。栅极焊盘125包括从栅极线102延伸的下栅极焊盘电极124，以及通过贯穿栅极绝缘膜146和保护膜152的第一接触孔166连接到下栅极焊盘电极124的上栅极焊盘电极128。
公共线116通过公共焊盘135从外部参考电压源(未示出)接收一参考电压。公共焊盘135包括从公共线116延伸的下公共焊盘电极136，以及通过贯穿栅极绝缘膜146和保护膜152的第二接触孔170连接到下公共焊盘电极136的上公共焊盘电极140。
数据线104通过数据焊盘131连接到数据驱动器(未示出)。数据焊盘131包括从数据线104延伸的下数据焊盘电极130，以及通过贯穿保护膜152的第三接触孔168连接到下数据焊盘电极130的上数据焊盘电极134。
在这种薄膜晶体管基板中，上栅极焊盘电极128、上数据焊盘电极134和上公共焊盘电极140连同公共电极114由第三导电层形成。利用去除用来对保护膜152和栅极绝缘膜146构图的光刻胶图案的掀离工序对第三导电层构图。这样构图的第三导电层与保护膜152相接触。按照本发明该实施例的薄膜晶体管基板能够利用掀离工序减少对第三导电层构图的一轮掩模工序。在这种情况下，用于公共电极的孔165、用于像素电极的孔164以及第一到第三接触孔166、170和168用作剥离剂渗透路径，提高光刻胶图案的掀离性能。
以下详细解释具有上述结构的本发明一具体实施例的薄膜晶体管基板的制造方法。
图6A和6B的平面图和截面图分别用来解释按照本发明一具体实施例采用水平电场的薄膜晶体管基板制造方法中的第一掩模工序。
如图6A和图6B所示，在下基板145上用第一掩模工序形成包括栅极线102、栅极108、下栅极焊盘电极124、公共线116和下公共焊盘电极136的第一导电图案组。具体地说，在下基板145上用溅射等淀积技术形成第一导电层。然后用第一掩模按光刻和蚀刻工序对第一导电层构图，形成包括栅极线102、栅极108、下栅极焊盘电极124、公共线116和下公共焊盘电极136的第一导电图案组。第一导电层由Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)或Cr/Al(Nd)等形成。
图7A和7B的平面图和截面图分别用来解释按照本发明一具体实施例采用水平电场的薄膜晶体管基板制造方法中的第二掩模工序。
首先，在具有栅极金属图案组的下基板145上用诸如等离子体增强型化学汽相淀积(PECVD)、溅射等技术形成栅极绝缘膜146。栅极绝缘膜146由诸如氮化硅(SiNx)或氧化硅(SiOx)等无机绝缘材料形成。
如图7A和图7B所示，在栅极绝缘膜146上设置包括有源层148和欧姆接触层150的半导体图案；并且用第二掩模工序形成包括数据线104、源极110、漏极电极112、像素电极114、下数据焊盘电极130和上存储电极122的第二导电图案组。
具体地说，如图8A所示，在栅极绝缘膜146上用诸如等离子体增强型化学汽相淀积(PECVD)、溅射等技术依次形成非晶硅层148A、n+非晶硅层150A和第二导电层156。第二导电层156由Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)或Cr/Al(Nd)或是其它合适的材料形成。
接着，在第二导电层156上完全涂覆光刻胶膜，然后，如图8A所示，使用具有部分曝光掩模的第二掩模通过光刻和蚀刻工序在其上形成具有阶梯覆层的光刻胶图案158。在这种情况下，在需要形成薄膜晶体管沟道部分具有衍射曝光部分(或是半透射或透射反射部分)的部分曝光掩模用作第二掩模。这样，对应于第二掩模的衍射曝光部分(或半透射部分)的光刻胶图案158的高度比对应于第二掩模的透射部分(或屏蔽部分)的光刻胶图案要低。换句话说，在沟道部分的光刻胶图案158的高度比处在其它源极/漏极金属图案组部分的光刻胶图案158低。
接着，如图8B所示，用光刻胶图案158按湿蚀刻法对第二导电层156构图，以蚀刻包括数据线104、薄膜晶体管的源极110、与源极110一体的漏极112、下数据焊盘电极130和上存储电极122的第二导电图案组。形成的上存储电极122与部分栅极线102和内公共线116A重叠。同时用同一光刻胶图案158按干蚀刻法对n+非晶硅层150A和非晶硅层148A构图，如图8B所示，形成沿着第二导电图案组形成的欧姆接触层150和有源层148。
接着，如图8C所示，用氧(O2)等离子体按灰化工序去除高度比较低的沟道部位上的光刻胶图案158，同时降低处在其它第二导电图案组部分的光刻胶图案158的高度。如图8C所示，从形成沟道的部分用按照这种方式留下的光刻胶图案158按干蚀刻法蚀刻第二导电层和欧姆接触层150，将源极110与漏极112断开并且暴露出有源层148。这样，在源极110与漏极112之间用有源层148形成一沟道。
然后，如图8D所示，用剥离工序完全去除留在第二导电图案组部分的光刻胶图案158。
图9A和9B的平面图和截面图分别用来解释按照本发明实施例采用水平电场的薄膜晶体管基板制造方法中的第三掩模工序。图10A到图10D的截面图用来具体解释第二掩模工序。
如图9A和图9B所示，用第三掩模工序对保护膜152和栅极绝缘膜146构图。由此形成包括公共电极118、像素电极114、上栅极焊盘电极128、上数据焊盘电极134和上公共焊盘电极140的第三导电图案组。第三导电图案组与构图的保护膜152相接触，但没有任何重叠部分。
具体地说，如图10A所示，在具有第二导电图案组的栅极绝缘膜146上整体形成保护膜152。此处用类似于栅极绝缘膜146的无机绝缘材料或有机绝缘材料形成保护膜152。进而如图10A所示，用第三掩模按照光刻技术在一定有保护膜152的部分形成光刻胶图案160。
接着，用光刻胶图案160按干蚀刻法对保护膜152和栅极绝缘膜146构图，形成贯穿保护膜152(或保护膜152和栅极绝缘膜146)的公共电极孔165、像素电极孔164以及第一到第三接触孔166、170和168。公共电极孔165设置在要形成公共电极的部分，并且暴露出部分内公共线116A。像素电极孔164设置在要形成像素电极的部分，并且暴露出部分漏极112和上存储电极122的凸起。第一到第三接触孔166，170和168分别暴露出下栅极焊盘电极124、下公共焊盘电极136和下数据焊盘电极130。
接着，如图10C所示，用诸如溅射等淀积技术在具有光刻胶图案160的薄膜晶体管基板上整体形成第三导电层172。第三导电层172由包括氧化铟锡(ITO)、氧化锡(TO)、氧化铟锌(IZO)或SnO2等的透明导电材料形成。或由具有高耐腐蚀性和高强度的金属层例如是钛(Ti)或钨(W)等形成第三导电层172。
用掀离工序去除光刻胶图案160连同其上的第三导电层172，完成对第三导电层172的构图。这样，如图10D所示，分别在公共电极孔165、像素电极孔164以及第一到第三接触孔166、170和168中形成公共电极118、像素电极114、上栅极焊盘电极128、上公共焊盘电极140和上数据焊盘电极134。
在这种情况下，公共电极孔165、像素电极孔164以及第一到第三接触孔166、170和168设置在没有光刻胶图案160的部分。这些孔被用作剥离剂渗透路径，供大量的剥离器A渗入光刻胶图案160与保护膜152之间的接触面。这样就便于用剥离剂A将覆盖有第三导电层172的光刻胶图案160与保护膜152分离。这是因为光刻胶图案160的边沿由于对保护膜152的过度蚀刻比已经形成了公共电极孔164以及第一到第三接触孔166，170和168的部位上的保护膜152的边沿具有更加突出的形状(未示出)。进而在光刻胶图案160的边沿和保护膜152的边沿之间按线性淀积的第三导电层172具有开口，或是因光刻胶图案160的突出边沿淀积得比较薄，以便于剥离剂渗入。
如上所述，连同光刻胶图案160用掀离工序去除第三导电层172的不必要部分，形成与保护膜152相接触的第三导电图案组。具体地说，公共电极118形成在有待连接到暴露的内部公共线116A的公共电极孔165内，而像素电极114形成在有待连接到暴露的漏极112和上存储电极122的像素电极孔164内。上栅极焊盘电极128、上公共焊盘电极140和上数据焊盘电极134分别形成在有待连接到下栅极焊盘电极124、下公共焊盘电极136和下数据焊盘电极130的相应接触孔166，170和168内。
如果用钛(Ti)作为第三导电层172，就能避免通过公共电极118和像素电极114的漏光。还能防止焊盘部分受到电化学腐蚀、断裂等。这样就能确保可靠性。
如上所述，按照本发明采用掀离工序减少第三导电层的掩模工序。这样就能用三轮掩模工序制造薄膜晶体管基板，从而简化制造工艺，降低制造成本并且提高产量。
显然，本领域的技术人员无需脱离本发明的原理和范围还能对本发明采用水平电场的薄膜晶体管基板及其制造方法作出各种各样的修改和变更。因此，本发明的意图是要覆盖权利要求书及其等效物范围内的修改和变更。

Claims (26)

1、一种采用水平电场的薄膜晶体管基板结构，包括：
基板；
在基板上由第一导电层彼此平行地形成的栅极线和公共线；
在基板、栅极线和公共线上形成的栅极绝缘膜；
由栅极绝缘膜上的第二导电层形成的数据线，该数据线与栅极线和公共线交叉限定一像素区；
连接到该栅极线和数据线的薄膜晶体管；
覆盖该数据线和薄膜晶体管的保护膜；
由第三导电层形成的连接到公共线的公共电极，该公共电极设置在贯穿保护膜和栅极绝缘膜的第一孔内；以及
连接到薄膜晶体管并且由第三导电层形成的像素电极，该像素电极设置在像素区贯穿保护膜和栅极绝缘膜的第二孔内，所设置的像素电极和公共电极限定一水平电场。
2、按照权利要求1所述的薄膜晶体管基板结构，还进一步包括栅极焊盘，具有从栅极线延伸的下栅极焊盘电极，以及由第三导电层形成并且通过贯穿保护膜和栅极绝缘膜的第一接触孔连接到下栅极焊盘电极的上栅极焊盘电极。
3、按照权利要求2所述的薄膜晶体管基板结构，还进一步包括公共焊盘，具有从公共线延伸的下公共焊盘电极，以及由第三导电层形成并且通过贯穿保护膜和栅极绝缘膜的第二接触孔连接到下公共焊盘电极的上公共焊盘电极。
4、按照权利要求3所述的薄膜晶体管基板结构，还进一步包括数据焊盘，具有从数据线延伸的下数据焊盘电极，以及由第三导电层形成并且通过贯穿保护膜的第三接触孔连接到下数据焊盘电极的上数据焊盘电极，其中半导体图案也与下数据焊盘电极重叠。
5、按照权利要求1所述的薄膜晶体管基板结构，还进一步包括由限定第一下存储电极的部分公共线、与栅极线相邻并限定第二下存储电极的部分公共线、连接到漏极的上存储电极，以及位于第一和第二下存储电极与上存储电极之间的部分栅极绝缘膜所限定的存储电容。
6、按照权利要求5所述的薄膜晶体管基板结构，其特征在于，所述像素电极连接到薄膜晶体管的部分漏极和第二孔处的部分上存储电极。
7、按照权利要求1所述的薄膜晶体管基板结构，其特征在于，所述公共电极连接到第一孔处的部分公共线。
8、按照权利要求4所述的薄膜晶体管基板结构，其特征在于，所述公共电极、像素电极、上栅极焊盘电极、上公共焊盘电极和上数据焊盘电极在各自的第一和第二孔以及第一、第二和第三接触孔内与保护膜相接触。
9、按照权利要求5所述的薄膜晶体管基板结构，其特征在于，所述薄膜晶体管的半导体层与数据线、下数据焊盘电极和上存储电极之一重叠。
10、一种采用水平电场的薄膜晶体管基板结构的制造方法，包括以下步骤：
对基板上的导电层构图，形成栅极线、连接到栅极线的栅极以及与栅极线平行的公共线；
在基板、栅极线、栅极和公共线上涂覆栅极绝缘膜；
在部分栅极绝缘膜上形成半导体图案；
对第二导电层构图，形成与栅极线和公共线交叉以限定一像素区的数据线、连接到数据线的源极以及面对源极设置在半导体图案上的漏极；
在该数据线、公共线、源极和漏极上涂覆保护膜；
对保护膜和栅极绝缘膜构图，在像素区提供暴露出部分公共线的第一孔和暴露出部分漏极的第二孔；并且
对第三导电层构图，形成通过第一孔连接到公共线的公共电极和通过第二孔连接到漏极的像素电极，公共电极设置在第一孔内，像素电极设置在第二孔内，设置公共电极和像素电极以限定水平电场。
11、按照权利要求10所述的方法，其特征在于，对保护膜和栅极绝缘膜构图的步骤包括：
用掩模在保护膜上形成光刻胶图案；并且
蚀刻由光刻胶图案暴露出的部分保护膜和栅极绝缘膜。
12、按照权利要求11所述的方法，其特征在于，对第三导电层构图的步骤包括：
在剩余在构图的保护膜上的光刻胶图案上形成第三导电层；并且
去除由第三导电层覆盖的光刻胶图案。
13、按照权利要求10所述的方法，还进一步包括以下步骤：
由第一导电层形成从栅极线延伸的下栅极焊盘电极；
形成贯穿保护膜和栅极绝缘膜的第一接触孔，暴露出部分下栅极焊盘电极；并且
由第三导电层在第一接触孔内形成上栅极焊盘电极。
14、按照权利要求13所述的方法，还进一步包括以下步骤：
由第一导电层形成从公共线延伸的下公共焊盘电极；
形成贯穿保护膜和栅极绝缘膜的第二接触孔，暴露出部分下公共焊盘电极；并且
由第三导电层在第二接触孔内形成上公共焊盘电极。
15、按照权利要求14所述的方法，还进一步包括以下步骤：
由第二导电层形成从数据线上延伸以与半导体图案重叠的下数据焊盘电极；
形成贯穿保护膜的第三接触孔，暴露出部分下数据焊盘电极；并且
由第三导电层在第三接触孔内形成上数据焊盘电极。
16、按照权利要求10所述的方法，还进一步包括以下步骤：由第二导电层形成与部分公共电极重叠的上存储电极，二者之间设置有部分公共线、栅极绝缘膜和半导体图案，该上存储电极连接到像素电极。
17、一种采用水平电场的薄膜晶体管基板结构的制造方法包括以下步骤：
第一掩模工序，对基板上的导电层构图，形成栅极线、连接到栅极线的栅极以及与栅极线平行的公共线，
在基板、栅极线、栅极和公共线上涂覆栅极绝缘膜；
第二掩模工序，在部分栅极绝缘膜上形成半导体图案，并对第二导电层构图，形成与栅极线和公共线交叉以限定像素区的数据线、连接到数据线的源极以及面对源极设置在半导体图案上的漏极，
在数据线、公共线、源极和漏极上涂覆保护膜；
第三掩模工序，对保护膜和栅极绝缘膜构图，形成第一孔和第二孔，并且对第三导电层构图，形成通过第一孔连接到公共线的公共电极和通过第二孔连接到漏极的像素电极，公共电极设置在第一孔内，像素电极设置在第二孔内，由公共电极和像素电极的设置限定一水平电场。
18、按照权利要求17所述的方法，其特征在于，所述第三掩模工序包括以下步骤：
用掩模在保护膜上形成光刻胶图案；
对通过光刻胶图案暴露出的保护膜和栅极绝缘膜构图；
在剩余在构图的保护膜上的光刻胶图案上形成第三导电层；以及
去除由第三导电层覆盖的光刻胶图案以对第三导电层构图。
19、按照权利要求18所述的方法，其特征在于，所述第一掩模工序还包括由第一导电层形成从栅极线延伸的下栅极焊盘电极，并且
第三掩模工序还包括形成贯穿保护膜和栅极绝缘膜的第一接触孔，以暴露出部分下栅极焊盘电极，并且由第三导电层在第一接触孔内形成上栅极焊盘电极。
20、按照权利要求19所述的方法，其特征在于，所述第一掩模工序还包括由第一导电层形成从公共线延伸的下公共焊盘电极，并且
第三掩模工序还包括形成贯穿保护膜和栅极绝缘膜的第二接触孔，以暴露出部分下公共焊盘电极，并且由第三导电层在第二接触孔内形成上公共焊盘电极。
21、按照权利要求20所述的方法，其特征在于，所述第二掩模工序还包括由第二导电层形成从数据线延伸并且与半导体图案重叠的下数据焊盘电极，并且
第三掩模工序还包括形成贯穿保护膜的第三接触孔，以暴露出部分下数据焊盘电极，并且由第三导电层在第三接触孔内形成上数据焊盘电极。
22、按照权利要求17所述的方法，其特征在于，所述第二掩模工序还包括由第二导电层形成与栅极线部分重叠的上存储电极，二者之间设有与栅极线相邻的部分公共线、栅极绝缘膜和半导体图案，该上存储电极连接到像素电极。
23、按照权利要求17所述的方法，其特征在于，所述上存储电极延伸到由第二接触孔暴露的像素电极并且该上存储电极连接到像素电极。
24、按照权利要求17所述的方法，其特征在于，所述第三导电层包括透明导电材料、钛和钨中的一种。
25、按照权利要求21所述的方法，其特征在于，所述公共电极、像素电极、上栅极焊盘电极、上公共焊盘电极和上数据焊盘电极在各自的第一孔、第二孔、第一接触孔、第二接触孔和第三接触孔内与保护膜相接触。
26、按照权利要求21所述的方法，其特征在于，所述第一孔、第二孔、第一接触孔、第二接触孔和第三接触孔各自用作剥离剂渗透路径，以去除对保护膜构图的光刻胶图案。
CNB2004100888141A 2003-11-04 2004-11-04 采用水平电场的薄膜晶体管基板及其制造方法 Expired - Fee Related CN100538999C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020030077662 2003-11-04
KR1020030077662A KR100566816B1 (ko) 2003-11-04 2003-11-04 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR10-2003-0077662 2003-11-04

Publications (2)

Publication Number Publication Date
CN1614742A true CN1614742A (zh) 2005-05-11
CN100538999C CN100538999C (zh) 2009-09-09

Family

ID=34587869

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100888141A Expired - Fee Related CN100538999C (zh) 2003-11-04 2004-11-04 采用水平电场的薄膜晶体管基板及其制造方法

Country Status (3)

Country Link
US (1) US7576822B2 (zh)
KR (1) KR100566816B1 (zh)
CN (1) CN100538999C (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102116984A (zh) * 2009-12-31 2011-07-06 乐金显示有限公司 液晶显示设备及其制造方法
CN102135691A (zh) * 2010-09-17 2011-07-27 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
CN102629572A (zh) * 2011-07-07 2012-08-08 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器阵列基板及制作方法
CN102034823B (zh) * 2009-09-30 2013-01-02 意法半导体研发(深圳)有限公司 用于spu和stog良好性能的功率晶体管的布局和焊盘布图规划
CN103163701A (zh) * 2011-12-16 2013-06-19 上海中航光电子有限公司 网状公共电极结构液晶显示器件及其制造方法
WO2013116990A1 (zh) * 2012-02-06 2013-08-15 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN101739979B (zh) * 2005-05-31 2014-05-28 卡西欧计算机株式会社 液晶显示装置及其驱动方法、电子设备、便携电话机
CN104035228A (zh) * 2013-03-04 2014-09-10 三星显示有限公司 液晶显示器及其制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560405B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100560403B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR20060089526A (ko) * 2005-02-04 2006-08-09 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
KR101222952B1 (ko) * 2005-11-18 2013-01-17 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101228475B1 (ko) * 2006-06-05 2013-01-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101267071B1 (ko) * 2006-06-27 2013-05-23 엘지디스플레이 주식회사 액정 표시장치용 박막 트랜지스터 기판 및 이의 제조 방법
KR100811606B1 (ko) * 2007-02-13 2008-03-11 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법
KR101275957B1 (ko) * 2007-03-05 2013-06-14 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101319332B1 (ko) * 2007-03-22 2013-10-16 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조방법
JP5235363B2 (ja) 2007-09-04 2013-07-10 株式会社ジャパンディスプレイイースト 液晶表示装置
CN101382712B (zh) * 2007-09-07 2010-12-08 北京京东方光电科技有限公司 液晶显示装置阵列基板的制造方法
KR101048927B1 (ko) * 2008-05-21 2011-07-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN101957529B (zh) * 2009-07-16 2013-02-13 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
KR101717648B1 (ko) * 2009-12-31 2017-03-20 엘지디스플레이 주식회사 표시장치 및 그 제조방법
CN102637634B (zh) * 2011-08-12 2014-02-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN206479745U (zh) * 2017-01-03 2017-09-08 京东方科技集团股份有限公司 一种阵列基板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3051627B2 (ja) * 1993-02-03 2000-06-12 シャープ株式会社 表示装置およびその製造方法
US6449024B1 (en) * 1996-01-26 2002-09-10 Semiconductor Energy Laboratory Co., Inc. Liquid crystal electro-optical device utilizing a polymer with an anisotropic refractive index
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP2002098995A (ja) 2000-09-25 2002-04-05 Sharp Corp 液晶用マトリクス基板の製造方法
KR100710149B1 (ko) * 2000-12-28 2007-04-20 엘지.필립스 엘시디 주식회사 액정표시소자
KR100587217B1 (ko) * 2000-12-29 2006-06-08 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치용 어레이기판 및 그제조방법
KR100476366B1 (ko) 2002-04-17 2005-03-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101739979B (zh) * 2005-05-31 2014-05-28 卡西欧计算机株式会社 液晶显示装置及其驱动方法、电子设备、便携电话机
CN102034823B (zh) * 2009-09-30 2013-01-02 意法半导体研发(深圳)有限公司 用于spu和stog良好性能的功率晶体管的布局和焊盘布图规划
CN102116984B (zh) * 2009-12-31 2014-01-01 乐金显示有限公司 液晶显示设备及其制造方法
US8896794B2 (en) 2009-12-31 2014-11-25 Lg Display Co., Ltd. Liquid crystal display device and method for fabricating the same
CN102116984A (zh) * 2009-12-31 2011-07-06 乐金显示有限公司 液晶显示设备及其制造方法
CN102135691A (zh) * 2010-09-17 2011-07-27 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
CN102135691B (zh) * 2010-09-17 2012-05-23 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
US9570472B2 (en) 2010-09-17 2017-02-14 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and liquid crystal display
US8610860B2 (en) 2010-09-17 2013-12-17 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and liquid crystal display
CN102629572B (zh) * 2011-07-07 2014-03-12 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器阵列基板及制作方法
CN102629572A (zh) * 2011-07-07 2012-08-08 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器阵列基板及制作方法
CN103163701B (zh) * 2011-12-16 2015-09-30 上海中航光电子有限公司 网状公共电极结构液晶显示器件及其制造方法
CN103163701A (zh) * 2011-12-16 2013-06-19 上海中航光电子有限公司 网状公共电极结构液晶显示器件及其制造方法
WO2013116990A1 (zh) * 2012-02-06 2013-08-15 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN104035228A (zh) * 2013-03-04 2014-09-10 三星显示有限公司 液晶显示器及其制造方法
CN104035228B (zh) * 2013-03-04 2020-02-07 三星显示有限公司 液晶显示器及其制造方法

Also Published As

Publication number Publication date
CN100538999C (zh) 2009-09-09
KR20050042994A (ko) 2005-05-11
KR100566816B1 (ko) 2006-04-03
US7576822B2 (en) 2009-08-18
US20050110931A1 (en) 2005-05-26

Similar Documents

Publication Publication Date Title
CN1614742A (zh) 采用水平电场的薄膜晶体管基板及其制造方法
CN1244953C (zh) 薄膜晶体管阵列基板及其制造方法
CN1275075C (zh) 薄膜晶体管阵列基板及其制造方法
CN100350319C (zh) 液晶显示板及其制造方法
CN1892394A (zh) 液晶显示器件及其制造方法
CN1794076A (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN1794078A (zh) 液晶显示器件及其制造方法
CN1614487A (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN1797150A (zh) 液晶显示器件及其制作方法
CN1782838A (zh) 液晶显示器件及其制造方法
CN1614485A (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN1713057A (zh) 薄膜晶体管阵列基板及其制造方法
CN1612344A (zh) 用于显示器件的薄膜晶体管基板及其制造方法
CN1677209A (zh) 液晶显示器件及其制造方法
CN1794077A (zh) 液晶显示器件及其制造方法
CN1707343A (zh) 液晶显示装置及其制造方法
CN1797158A (zh) 液晶显示器件及其制造方法
CN1797157A (zh) 液晶显示器件及其制造方法
CN1858639A (zh) 液晶显示器件及其制造方法
CN1716061A (zh) 液晶显示器件及其制造方法
CN1707342A (zh) 液晶显示器件及其制造方法
CN1854834A (zh) 显示装置及其制造方法
CN1610110A (zh) 显示器件的薄膜晶体管基板及其制造方法
CN1614490A (zh) 使用水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN1605918A (zh) 薄膜晶体管阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090909

Termination date: 20171104

CF01 Termination of patent right due to non-payment of annual fee