CN104617112A - 阵列基板及其制作方法、显示装置 - Google Patents
阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN104617112A CN104617112A CN201510067734.6A CN201510067734A CN104617112A CN 104617112 A CN104617112 A CN 104617112A CN 201510067734 A CN201510067734 A CN 201510067734A CN 104617112 A CN104617112 A CN 104617112A
- Authority
- CN
- China
- Prior art keywords
- protection
- raceway groove
- layer
- source
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明公开了一种阵列基板及其制作方法、显示装置，所述制作方法包括以下步骤：形成有源层；在所述有源层上待形成沟道的区域的周边形成保护图形；形成包括源漏极的图形；对所述待形成沟道的区域进行刻蚀，形成薄膜晶体管的沟道，并且，所述保护图形的靠近所述沟道的边缘超出所述源漏极靠近所述沟道的边缘。本发明在有源层上设置了保护图形，有效防止了干法刻蚀对沟道的侧蚀，减小了沟道的尺寸，提高了产品的开口率，有利于实现产品的窄边框设计。当沟道的长度减小时，能够提高薄膜晶体管的开态电流，并且，在保证开态电流满足设计需求的前提下，还可以进一步减小沟道宽度或者减小驱动电压，降低功耗，提高产品的竞争优势。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、以及包括该阵列基板的显示装置。
背景技术
在显示设备制造领域，为了进一步提高产品的分辨率，需要尽量减小薄膜晶体管(TFT)的尺寸，并保证开口率。实际应用中，在保证工艺精度和良率的前提下，TFT沟道的长度越短越好，而沟道宽度的选择要综合考虑像素开口率和开态电流，在满足要求的范围内，选择一个合适的值。
通常，开态电流其中W为沟道宽度，L为沟道长度，VG为驱动电压。
根据公式可以看出，在其它参数不变的情况下，沟道长度L的减小，可以提高Ion值。此外，在沟道长度L减小的情况下，只要保证Ion满足设计需求，还可以进一步减小沟道宽度W或者减小驱动电压VG。
发明内容
本发明的目的在于提供一种阵列基板及其制作方法、显示装置，以减小薄膜晶体管的尺寸，提升产品开口率，降低功耗。
为解决上述技术问题，作为本发明的第一个方面，提供一种阵列基板的制作方法，包括以下步骤：
形成有源层；
在所述有源层上待形成沟道的区域的周边形成保护图形；
形成包括源漏极的图形；
对所述待形成沟道的区域进行刻蚀，形成薄膜晶体管的沟道，并且，所述保护图形的靠近所述沟道的边缘超出所述源漏极靠近所述沟道的边缘。
优选地，所述保护图形的刻蚀选择比大于所述有源层的刻蚀选择比。
优选地，所述保护图形由氧化铟锡材料制成。
优选地，所述制作方法还包括：形成像素电极的步骤，并且，所述形成保护图形的步骤与所述形成像素电极的步骤同时进行。
优选地，所述形成保护图形的步骤包括：
形成透明电极材料层；
在所述透明电极材料层上形成光刻胶层，并对所述光刻胶层进行曝光和显影，曝光显影后的光刻胶层的图形与所述保护图形和所述像素电极的图形相对应；
对所述透明电极材料层进行刻蚀，得到所述像素电极和所述保护图形。
优选地，所述形成包括源漏极的图形的步骤包括：
形成源漏金属层；
在所述源漏金属层上形成光刻胶层，并对所述光刻胶层进行曝光和显影，曝光显影后的光刻胶层的图形与源漏极的图形和数据线的图形相对应；
对所述源漏金属层进行刻蚀，形成包括源极、漏极和数据线的图形，并且，位于待形成沟道的区域上方的金属被蚀除。
优选地，所述制作方法还包括在形成所述有源层之前进行的：
在衬底基板上形成栅金属层；
在所述栅金属层上形成光刻胶层，并对所述光刻胶层进行曝光和显影，曝光显影后的光刻胶层的图形与栅极的图形和栅线的图形相对应；
对所述栅金属层进行刻蚀，形成包括栅极和栅线的图形；
形成栅绝缘层。
优选地，所述有源层包括硅材料层和欧姆接触层；
对所述待形成沟道的区域进行刻蚀的步骤包括：
将位于沟道区域上方的欧姆接触层材料蚀除。
作为本发明的第二个方面，还提供一种阵列基板，所述阵列基板包括有源层、形成在所述有源层上的沟道、位于所述沟道周边的保护图形、以及形成在所述保护图形上方的源漏极，所述保护图形的靠近所述沟道的边缘超出所述源漏极靠近所述沟道的边缘。
优选地，所述保护图形由氧化铟锡材料制成。
优选地，所述有源层包括硅材料层和分别位于所述源极和所述漏极下方的欧姆接触层。
作为本发明的第三个方面，还提供一种显示装置，所述显示装置包括本发明所提供的上述阵列基板。
本发明在有源层上设置了保护图形，有效防止了干法刻蚀对沟道的侧蚀，减小了沟道的尺寸，提高了产品的开口率，有利于实现产品的窄边框设计。当沟道的长度减小时，能够提高薄膜晶体管的开态电流，并且，在保证开态电流满足设计需求的前提下，还可以进一步减小沟道宽度或者减小驱动电压，降低功耗，提高产品的竞争优势。
此外，本发明通过变更制作像素电极的掩膜板图案，可以同步形成保护图形和像素电极，与现有技术相比，在未增加工艺步骤的前提下，实现了薄膜晶体管的窄沟道设计。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。
图1是本发明实施例中沟道的示意图。
在附图中，1-有源层；11-硅材料层；12-欧姆接触层；2-保护图形；31-源极；32-漏极。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
本发明首先提供一种阵列基板的制作方法，参考图1，该方法包括以下步骤：
形成有源层1；
在有源层1上待形成沟道的区域的周边形成保护图形2；
形成包括源漏极(源极31和漏极32)的图形；
对所述待形成沟道的区域进行刻蚀，形成薄膜晶体管的沟道，并且，保护图形2的靠近所述沟道的边缘超出所述源漏极靠近所述沟道的边缘。
本发明在有源层1上设置了保护图形2，当需要将沟道设置为具有较小的尺寸时，只需调整保护图形2相应于沟道处的间隔即可，该保护图形2可以有效防止干法刻蚀对沟道的刻蚀，从而能够实现沟道变窄的设计，并且能够防止沟道被侧蚀，从而提高产品的良率。
由于沟道尺寸较小，所以可以减小阵列基板中的薄膜晶体管的总体尺寸，从而可以提高最终获得的阵列基板的开口率，有利于实现产品的窄边框设计。
如上所述，薄膜晶体管工作时的开态电流其中W为沟道宽度，L为沟道长度，VG为驱动电压。
在本发明中，沟道尺寸的减小主要是指沟道长度L(参考图1)减小。当沟道的长度L减小时，能够提高薄膜晶体管的开态电流Ion，有效缩短薄膜晶体管的充电时间，并且，在保证开态电流Ion满足设计需求的前提下，还可以进一步减小沟道宽度W或者减小驱动电压VG。沟道宽度W的减小使得栅线的宽度减小，能够进一步提升产品的开口率，或者满足更高分辨率的开发需求。而驱动电压VG的减小，能够降低产品的功耗，提高产品的竞争优势。
进一步地，保护图形2的刻蚀选择比大于有源层1的刻蚀选择比，也就是说，在对沟道进行干刻的过程中，保护图形2不会被刻蚀，从而能够保护其下方的有源层1不被刻蚀掉，从而可以实现通过干刻获得尺寸较小的沟道。
通常，保护图形2可以采用氧化铟锡(ITO)材料制成。ITO材料退火后形成多晶态，不容易被刻蚀，而且的ITO的刻蚀选择比很高，因此能够保护其下方的有源层1不被侧蚀。
现有技术中使用光刻胶作为掩膜，然而光刻胶粘附性较弱且刻蚀选择比低，在对沟道进行刻蚀的过程中，光刻胶也会被刻蚀掉，这样做出的沟道尺寸都会偏大，在4.5μm左右。而ITO的刻蚀磨损很小，只有0.3μm，目前曝光机的精度在3μm，这样就可以做到3.3μm的沟道。在曝光机曝光精度允许的情况下，本发明中沟道的尺寸可以控制在3-4.5μm，随着曝光机曝光精度的提高，这个尺寸可以做到更小。
进一步地，所述制作方法还包括：形成像素电极的步骤，并且，形成保护图形2的步骤与所述形成像素电极的步骤同时进行。本发明通过变更制作像素电极的掩膜板图案，可以同步形成保护图形2和像素电极(图1未示出)，与现有技术相比，在未增加工艺步骤的前提下，实现了薄膜晶体管的窄沟道设计。
具体地，形成保护图形2的步骤包括：
形成透明电极材料层；
在所述透明电极材料层上形成光刻胶层，并对所述光刻胶层进行曝光和显影，曝光显影后的光刻胶层的图形与保护图形2和所述像素电极的图形相对应；
对所述透明电极材料层进行刻蚀，得到所述像素电极和保护图形2，这里主要采用湿刻法进行刻蚀。
进一步地，所述形成包括源漏极的图形的步骤包括：
形成源漏金属层；
在所述源漏金属层上形成光刻胶层，并对所述光刻胶层进行曝光和显影，曝光显影后的光刻胶层的图形与源漏极的图形和数据线的图形相对应；
对所述源漏金属层进行刻蚀，形成包括源极31、漏极32和数据线(图1未示出)的图形，并且，位于待形成沟道的区域上方的金属被蚀除，这里主要采用湿刻法进行刻蚀。
进一步地，所述制作方法还包括在形成有源层1之前进行的：
在衬底基板上形成栅金属层；
在所述栅金属层上形成光刻胶层，并对所述光刻胶层进行曝光和显影，曝光显影后的光刻胶层的图形与栅极的图形和栅线的图形相对应；
对所述栅金属层进行刻蚀，形成包括栅极和栅线的图形，这里主要采用湿刻法进行刻蚀；
形成栅绝缘层。
进一步地，如图1所示，有源层1包括硅材料层11和欧姆接触层12，其中硅材料层11主要包括a-Si材料，欧姆接触层12主要包括n+a-Si材料。
对所述待形成沟道的区域进行刻蚀的步骤包括：
将位于沟道区域上方的欧姆接触层材料蚀除。
下面以一个具体的实施例对本发明方法进行详细的阐述。本发明所提供的阵列基板的制作方法主要包括以下步骤：
首先，在衬底基板(玻璃基板)上沉积栅金属层，然后通过光刻和湿刻形成栅极和栅线；
在完成上一步骤的基板上沉积栅绝缘层和有源层，通过光刻和干刻形成有源层图案；
在完成上一步骤的基板上沉积像素电极ITO层，通过光刻和湿刻形成像素电极图案，在光刻过程中，通过对掩膜板进行设计变更，将待形成沟道的区域周边的光刻胶保留下来，这样待刻蚀像素电极的工艺完成后，沟道周边的ITO保留下来，充当保护图形；
在完成上一步骤的基板上沉积源漏金属层，通过光刻和湿法刻蚀，形成源漏极和数据线，并将沟道上方的金属刻蚀掉。由于ITO退火后形成多晶态，不容易被刻蚀，因此能够保护其下方的有源层不被刻掉，从而实现窄沟道设计；
在完成上一步骤的基板上形成钝化层，刻蚀形成过孔；
在完成上一步骤的基板上形成公共电极。
本发明还提供了一种阵列基板，如图1所示，所述阵列基板包括有源层1、形成在有源层1上的沟道、位于所述沟道周边的保护图形2、以及形成在保护图形2上方的源漏极(源极31和漏极32)，其中，保护图形2的靠近所述沟道的边缘超出所述源漏极靠近所述沟道的边缘。
本发明在有源层1上设置了保护图形2，有效防止了干法刻蚀对沟道的侧蚀，减小了沟道的尺寸，提高了产品的开口率，有利于实现产品的窄边框设计。
优选地，保护图形2由氧化铟锡材料制成，ITO材料的刻蚀选择比很高，能够有效保护其下方的有源层1不被侧蚀。并且，本发明可以通过变更制作像素电极的掩膜板图案，同步形成保护图形2和像素电极，与现有技术相比，在未增加工艺步骤的前提下，实现了薄膜晶体管的窄沟道设计。
根据目前曝光机的曝光精度以及ITO的耐刻性，本发明中沟道的尺寸约为3-4.5μm，随着曝光机曝光精度的提高，或者选择比ITO刻蚀选择比更高的材料来制作保护图形，能够进一步减小沟道尺寸。
本发明中，有源层1包括硅材料层11和分别位于源极31和漏极32下方的欧姆接触层12。其中，硅材料层11主要由a-Si材料，欧姆接触层12主要包括n+a-Si材料。
与现有技术相比，本发明具有以下优势：
(1)在其它设计参数不变的情况下，本发明可以大幅度提高薄膜晶体管的开态电流Ion。
(2)在保证开态电流Ion满足设计需求的情况下，可以进一步减小薄膜晶体管的尺寸，从而减小栅线的宽度，有利于实现窄边框设计，并且可以提高产品的开口率或者分辨率。
(3)在保证开态电流Ion满足设计需求的情况下，还可以减小驱动电压，降低产品的功耗。
本发明还提供了一种显示装置，所述显示装置包括本发明所提供的上述阵列基板。如上所述，本发明所提供的显示装置具有开口率高、分辨率高、功耗低、容易实现窄边框设计等优点。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (12)
1.一种阵列基板的制作方法，其特征在于，包括以下步骤：
形成有源层；
在所述有源层上待形成沟道的区域的周边形成保护图形；
形成包括源漏极的图形；
对所述待形成沟道的区域进行刻蚀，形成薄膜晶体管的沟道，并且，所述保护图形的靠近所述沟道的边缘超出所述源漏极靠近所述沟道的边缘。
2.根据权利要求1所述的制作方法，其特征在于，所述保护图形的刻蚀选择比大于所述有源层的刻蚀选择比。
3.根据权利要求2所述的制作方法，其特征在于，所述保护图形由氧化铟锡材料制成。
4.根据权利要求1至3中任意一项所述的制作方法，其特征在于，所述制作方法还包括：形成像素电极的步骤，并且，所述形成保护图形的步骤与所述形成像素电极的步骤同时进行。
5.根据权利要求4所述的制作方法，其特征在于，所述形成保护图形的步骤包括：
形成透明电极材料层；
在所述透明电极材料层上形成光刻胶层，并对所述光刻胶层进行曝光和显影，曝光显影后的光刻胶层的图形与所述保护图形和所述像素电极的图形相对应；
对所述透明电极材料层进行刻蚀，得到所述像素电极和所述保护图形。
6.根据权利要求1至3中任意一项所述的制作方法，其特征在于，所述形成包括源漏极的图形的步骤包括：
形成源漏金属层；
在所述源漏金属层上形成光刻胶层，并对所述光刻胶层进行曝光和显影，曝光显影后的光刻胶层的图形与源漏极的图形和数据线的图形相对应；
对所述源漏金属层进行刻蚀，形成包括源极、漏极和数据线的图形，并且，位于待形成沟道的区域上方的金属被蚀除。
7.根据权利要求1至3中任意一项所述的制作方法，其特征在于，所述制作方法还包括在形成所述有源层之前进行的：
在衬底基板上形成栅金属层；
在所述栅金属层上形成光刻胶层，并对所述光刻胶层进行曝光和显影，曝光显影后的光刻胶层的图形与栅极的图形和栅线的图形相对应；
对所述栅金属层进行刻蚀，形成包括栅极和栅线的图形；
形成栅绝缘层。
8.根据权利要求1至3中任意一项所述的制作方法，其特征在于，所述有源层包括硅材料层和欧姆接触层；
对所述待形成沟道的区域进行刻蚀的步骤包括：
将位于沟道区域上方的欧姆接触层材料蚀除。
9.一种阵列基板，其特征在于，包括有源层、形成在所述有源层上的沟道、位于所述沟道周边的保护图形、以及形成在所述保护图形上方的源漏极，所述保护图形的靠近所述沟道的边缘超出所述源漏极靠近所述沟道的边缘。
10.根据权利要求9所述的阵列基板，其特征在于，所述保护图形由氧化铟锡材料制成。
11.根据权利要求9或10所述的阵列基板，其特征在于，所述有源层包括硅材料层和分别位于所述源极和所述漏极下方的欧姆接触层。
12.一种显示装置，其特征在于，包括权利要求9至11中任意一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510067734.6A CN104617112B (zh) | 2015-02-09 | 2015-02-09 | 阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510067734.6A CN104617112B (zh) | 2015-02-09 | 2015-02-09 | 阵列基板及其制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104617112A true CN104617112A (zh) | 2015-05-13 |
| CN104617112B CN104617112B (zh) | 2017-10-17 |
Family
ID=53151481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510067734.6A Expired - Fee Related CN104617112B (zh) | 2015-02-09 | 2015-02-09 | 阵列基板及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104617112B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111403290A (zh) * | 2020-03-31 | 2020-07-10 | 武汉大学 | 一种激光冲击减小场效应晶体管沟道长度的方法 |
| CN111628001A (zh) * | 2020-05-28 | 2020-09-04 | 武汉大学 | 一种亚纳米顶栅电极场效应晶体管的可控制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040229393A1 (en) * | 2003-05-12 | 2004-11-18 | Han-Chung Lai | Flat panel display and fabrication method thereof |
| CN101211075A (zh) * | 2006-12-26 | 2008-07-02 | Lg.菲利浦Lcd株式会社 | 液晶显示器件的阵列基板及其制造方法 |
| CN101685229A (zh) * | 2008-09-25 | 2010-03-31 | 北京京东方光电科技有限公司 | 液晶显示器阵列基板的制造方法 |
| US20100200855A1 (en) * | 2001-03-06 | 2010-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN102654703A (zh) * | 2012-03-31 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、以及显示设备 |
| CN104183603A (zh) * | 2014-07-16 | 2014-12-03 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
-
2015
- 2015-02-09 CN CN201510067734.6A patent/CN104617112B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100200855A1 (en) * | 2001-03-06 | 2010-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US20040229393A1 (en) * | 2003-05-12 | 2004-11-18 | Han-Chung Lai | Flat panel display and fabrication method thereof |
| CN101211075A (zh) * | 2006-12-26 | 2008-07-02 | Lg.菲利浦Lcd株式会社 | 液晶显示器件的阵列基板及其制造方法 |
| CN101685229A (zh) * | 2008-09-25 | 2010-03-31 | 北京京东方光电科技有限公司 | 液晶显示器阵列基板的制造方法 |
| CN102654703A (zh) * | 2012-03-31 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、以及显示设备 |
| CN104183603A (zh) * | 2014-07-16 | 2014-12-03 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111403290A (zh) * | 2020-03-31 | 2020-07-10 | 武汉大学 | 一种激光冲击减小场效应晶体管沟道长度的方法 |
| CN111628001A (zh) * | 2020-05-28 | 2020-09-04 | 武汉大学 | 一种亚纳米顶栅电极场效应晶体管的可控制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104617112B (zh) | 2017-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2018099052A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| US9520422B2 (en) | Oxide thin film transistor and manufacturing method thereof, array substrate and display device | |
| CN103383945B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| US10290661B2 (en) | Thin film transistor and method of fabricating the same, array substrate and display apparatus | |
| CN107331669A (zh) | Tft驱动背板的制作方法 | |
| EP2953165B1 (en) | Oxide thin film transistor array substrate, manufacturing method thereof, and display panel | |
| US9935177B2 (en) | Manufacturing methods of thin film transistor having an ohmic contact region and array substrate including the same | |
| CN103489921B (zh) | 一种薄膜晶体管及其制造方法、阵列基板及显示装置 | |
| US9911618B2 (en) | Low temperature poly-silicon thin film transistor, fabricating method thereof, array substrate and display device | |
| TW201338102A (zh) | 主動元件及主動元件陣列基板 | |
| CN103730414B (zh) | 薄膜晶体管基板的制造方法 | |
| CN103236419B (zh) | 阵列基板的制备方法、阵列基板以及显示装置 | |
| WO2018149218A1 (zh) | 薄膜晶体管及其制备方法、阵列基板及电子设备 | |
| CN105097552A (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| CN105514120A (zh) | 一种双栅tft阵列基板及其制造方法和显示装置 | |
| CN105977205B (zh) | 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 | |
| CN105390443A (zh) | Tft基板的制作方法 | |
| US10205029B2 (en) | Thin film transistor, manufacturing method thereof, and display device | |
| CN109494257A (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| US10134765B2 (en) | Oxide semiconductor TFT array substrate and method for manufacturing the same | |
| CN104022079A (zh) | 薄膜晶体管基板的制造方法 | |
| US20150263050A1 (en) | Pixel Structure and Manufacturing Method thereof | |
| CN109037349B (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| CN104157609A (zh) | Tft基板的制作方法及其结构 | |
| CN104617112A (zh) | 阵列基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171017 Termination date: 20220209 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |