JP5664698B2 - レジストパターン形成方法および半導体装置の製造方法 - Google Patents

Description

本発明は、レジストパターン形成方法および半導体装置の製造方法に関する。

近年、半導体装置の集積度の増加に伴い個々の素子の寸法は微小化が進み、各素子を構成する配線やゲート等の幅も微細化されている。一般に、微細パターンの形成は、フォトリソグラフィ技術を用いて所望のレジストパターンを形成した後、このレジストパターンをマスクとして下地の各種薄膜をエッチングすることにより行われる。そのため、微細パターンの形成においては、フォトリソグラフィ技術が非常に重要である。

フォトリソグラフィ技術は、レジストの塗布、マスクの位置合せ、露光および現像の各工程からなる。しかしながら、近年の先端デバイスではそのパターン寸法が光露光の限界解像度に近づきつつあることから、より高解像度の露光技術の開発が急務となっている。

ところで、一般に、レジスト材料の感度を短波長側にシフトしようとすると、レジストの耐エッチング性は低下する。例えば、分子内に芳香環を有するレジストの場合、耐エッチング性は良好であるが、３００ｎｍ以上の長波長に感度を有するようになる。一方、分子内に芳香環を有しないレジストであればより低波長に感度を有するようになるが、耐エッチング性が低下する。このため、レジスト膜がエッチングされて、最終的に形成される薄膜のパターン精度が低下するという問題が起こる。

これに対して、酸触媒と反応して架橋する性質を有する水溶性樹脂を用い、レジスト側面にいわゆる有機枠を形成することによって、微細なレジストパターンを形成する方法が開示されている（例えば、特許文献１および２参照。）。この方法によれば、露光波長の限界を超えて微細なパターンを形成することが可能となる。

また、デバイス回路の微細化に伴い、パターンサイズのみならず、パターンピッチ自体の微細化も進み、例えばコンタクトホール工程ではホールサイズの微細化も必要となるがその間隔も微細化されている。このような場合、ホールと隣接するホールの間隔が解像限界に近くなり、前述のレジスト側面に形成する有機枠の幅も従来の６０ｎｍ〜１００ｎｍから、３０ｎｍ〜６０ｎｍと小さくなり、且つその精度の向上が要求される。

特許第３０７１４０１号明細書 特許第３１８９７７３号明細書

酸触媒と反応して架橋する性質を有する水溶性樹脂を用いる方法では、まず、酸を供給し得る第１のレジストパターンを形成し、次いで、この第１のレジストパターンの上に、酸の存在によって架橋反応を起こす第２のレジストを形成する。次に、第１のレジストパターンと第２のレジストの界面で架橋反応を起こした後、第２のレジストの非架橋部分を除去してレジストパターンを形成する。これにより、第１のレジストパターンより微細なパターンを形成することができる。

従来の第２のレジストパターンの形成では、現像液として水単独による方法（特許第３０７１４０１号明細書）または、水にアルコール類などの水溶性の有機溶剤を混合した溶液処理の後に水でリンスする方法（特許第３１８９７７３号明細書）が用いられていた。しかし、第２のレジストと第１のレジストの界面付近では図４に示すように徐々に酸との反応度、即ち架橋密度が変化している為、水で現像した場合には、後のリンス工程の水に溶け出した中途半端な低架橋密度層が溶解し、その溶解物がスピン乾燥時に再析出し、レジストパターンに付着してパターン不良を起こすという問題があった。また、水にアルコール類などの水溶性の有機溶剤を混合した溶液処理の後に水でリンスする方法では、有機溶剤の第２および第１レジストへの高浸透性の為に溶剤浸透による膨潤によるパターン間の糸状の残渣欠陥を生じるという問題と、浸透した溶剤の乾燥時に第２および第１レジスト膜が収縮する過程で、収縮応力でパターンに亀裂（クラック）欠陥を生じるという問題があった。

また、上記の方法では、第２のレジストパターンを形成することによって、例えば、第１のレジストパターンに設けられたホールパターンの内径を小さくすることができる。しかし、水で現像、または水にアルコール類などの水溶性の有機溶剤を混合した溶液処理の後に水でリンスする方法では、ホールパターンの内径が小さくなりすぎて、ホールが塞がってしまうという問題があった。これについては、第１のレジストパターンに設けるホールの内径を予め大きくして対処することもできるが、これは前述のようにパターンピッチ自体の微細化のため、例えばコンタクトホール工程ではホールと隣接するホールの間隔が解像限界に近くなり不可能な場合が生じていた。また、限界近傍で用いた場合は、第１のレジストパターンに対しより厳密な寸法制御が必要となってしまう。

本発明は、こうした問題点に鑑みてなされたものである。すなわち、本発明の目的は、良好な微細パターンを形成することのできるレジストパターン形成方法と、これを用いた半導体装置の製造方法とを提供することにある。

本発明の他の目的および利点は、以下の記載から明らかとなるであろう。

本発明に係るレジストパターン形成方法は、基材の上に、酸を供給し得る第１のレジストパターンを形成する工程と、前記第１のレジストパターンの上に、第１のレジストパターンを溶解せずに酸の存在によって架橋反応を起こす、水溶性の樹脂、水溶性の架橋剤およびこれらの混合物のいずれかを含む第２のレジストを形成する工程と、前記第１のレジストパターンからの酸の供給によって、前記第１のレジストパターンに接する前記第２のレジストの界面部分に架橋層を形成する工程と、前記第２のレジストの非架橋部分を除去して第２のレジストパターンを形成する工程とを備えたレジストパターン形成方法であって、前記第２のレジストパターンを形成する工程は、水で現像する第１の現像工程と、前記第１の現像工程の後に、前記第２のレジストに対する溶解性が水より高い溶液で現像する第２の現像工程と、前記第２の現像工程の後に、水でリンスする工程と、前記第１の現像工程の後で前記水を振り切る処理を行ってから、前記第２の現像工程を行い、前記第２のレジストに対する溶解性が水より高い溶液は、ＩＰＡ（イソプロピルアルコール）を含む水溶液であって、前記ＩＰＡの水に対する濃度は７重量％以下であることを特徴とする。

この実施例によれば、良好な微細パターンを形成することができる。

（ａ）〜（ｃ）は、レジストパターンを形成するためのマスクパターンの例である。 レジストパターンの形成方法を説明するプロセスフロー図である。 （ａ）〜（ｉ）は、レジストパターンの形成方法を説明する図である。 第１のレジストパターンの端部からの距離と、第２のレジストと酸との反応度との関係を示す図である。 ＣＭＩＳデバイスの製造工程を示す半導体基板の要部断面図である。 ＣＭＩＳデバイスの製造工程を示す半導体基板の要部断面図である。 ＣＭＩＳデバイスの製造工程を示す半導体基板の要部断面図である。 ＣＭＩＳデバイスの製造工程を示す半導体基板の要部断面図である。 ＣＭＩＳデバイスの製造工程を示す半導体基板の要部断面図である。 ＣＭＩＳデバイスの製造工程を示す半導体基板の要部断面図である。 ＣＭＩＳデバイスの製造工程を示す半導体基板の要部断面図である。 ＣＭＩＳデバイスの製造工程を示す半導体基板の要部断面図である。 ＣＭＩＳデバイスの製造工程を示す半導体基板の要部断面図である。

図１（ａ）〜（ｃ）に、この発明で対象とする微細分離されたレジストパターンを形成するためのマスクパターンの例を示す。図１（ａ）は微細ホールのマスクパターン１００、図１（ｂ）は微細スペースのマスクパターン２００、図１（ｃ）は孤立の残しのパターン３００である。図２および図３は、レジストパターンの形成方法を説明するためのプロセスフロー図である。

まず、図１および図２を参照しながら、レジストパターンの形成方法の一例について述べる。

図２（ａ）に示すように、基材としての半導体基板（半導体ウェハ）１０３の上に、酸を供給し得る第１のレジスト１０１を塗布する。第１のレジスト１０１の厚さは、例えば、０．７μｍ〜１．０μｍ程度とすることができる。尚、第１のレジスト１０１は、ポジ型およびネガ型のいずれであってもよい。

第１のレジスト１０１としては、例えば、加熱処理および／または光などの照射によって、レジストの内部に酸性成分が発生するものが用いられる。具体的には、第１のレジスト１０１を、ノボラック樹脂とナフトキノンジアジド系感光剤から構成されるものとすることができる。また、第１のレジスト１０１として、露光によって酸を発生する化学増幅型レジストを用いることもできる。さらに、第１のレジスト１０１は、カルボン酸などの酸性物質を含有し、加熱によりこの酸性物質が拡散するように構成されたものであってもよい。但し、後述する第１のレジストパターンと第２のレジストの反応性がともに低い場合や、必要とする架橋層の厚みが比較的厚い場合、あるいは、架橋反応を均一化する場合には、光などを照射することによって酸が発生するようにすることが望ましい。

第１のレジスト１０１は、スピンコート法などを用いて塗布することができる。塗布後は、必要に応じて、プリベーク（７０〜１１０℃で１分程度の熱処理）を行い、第１のレジスト１０１に含まれる溶媒を蒸発させる。

次いで、第１のレジストパターン１０１ａを形成するために、図１（ａ）〜（ｃ）のいずれかに示すようなパターンを含むマスクを介し、第１のレジスト１０１に対して選択的な露光を行う。露光に用いる光源は、第１のレジスト１０１の感度波長に対応したものであればよい。例えば、ｇ線、ｉ線、深紫外光、ＫｒＦエキシマレーザ光（２４８ｎｍ）、ＡｒＦエキシマレーザ光（１９３ｎｍ）、ＥＢ（電子線）またはＸ線などを第１のレジスト１０１に照射する。

露光を行った後は、必要に応じてＰＥＢ処理（露光後加熱処理）を行う。これにより、第１のレジスト１０１の解像度を向上させることができる。ＰＥＢ処理は、例えば、５０℃〜１３０℃の熱処理を施すことにより行う。

次に、適当な現像液を用いて現像処理を行い、第１のレジスト１０１のパターニングを行う。現像液としては、例えば、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）などの０．０５重量％〜３．０重量％程度のアルカリ水溶液を用いることができる。図２（ｂ）は、こうして形成された第１のレジストパターン１０１ａを示す。

現像処理を行った後、必要に応じて、ポストデベロッピングベークを行う場合もある。この熱処理は、後の架橋反応に影響することから、用いる第１のレジストまたは第２のレジストを構成する材料によって、適切な温度に設定することが望ましい。例えば、ホットプレートを用いて６０℃〜１２０℃で６０秒程度加熱することができる。

次に、図２（ｃ）に示すように、第１のレジストパターン１０１ａを被覆するようにして、半導体基板１０３の上に第２のレジスト１０２を塗布する。第２のレジスト１０２の塗布方法は、第１のレジストパターン１０１ａの上に均一に塗布できるものであればよく、特に限定されない。例えば、スプレー法、スピンコート法またはディップ法などを用いて塗布することができる。

第２のレジスト１０２は、第１のレジストパターン１０１ａを溶解せずに酸の存在によって架橋反応を起こす、水溶性の樹脂、水溶性の架橋剤およびこれらの混合物のいずれかを含んでいる。これらは、水、Ｎ−メチルピロリドンなどの水溶性有機溶媒、または、水にイソプロピルアルコール若しくはＮ−メチルピロリドンなどの水溶性溶媒を混合した溶媒に溶解した状態で、半導体基板１０３の上に塗布することができる。尚、水に混合する溶媒は、水溶性であれば特に限定されるものではなく、上記以外にも、エタノールおよびメタノールなどの他のアルコール類、γ−ブチロラクトンまたはアセトンなどを挙げることができる。第２のレジスト１０２の溶媒には、第１のレジストパターン１０１ａを溶解させないこと、および、上記の水溶性材料を十分に溶解させることが必要とされるが、これらを満たすものであれば、特に限定はされない。また、混合溶媒を用いる場合には、第２のレジスト１０２に用いる材料の溶解性に合わせて、第１のレジストパターン１０１ａを溶解しない範囲で混合すればよい。

第２のレジスト１０２に適用可能な水溶性の樹脂としては、例えば、ポリアクリル酸、ポリビニルアセタール、ポリビニルピロリドン、ポリビニルアルコール、ポリエチレンイミン、スチレン−無水マレイン酸共重合体、ポリビニルアミン、ポリアリルアミン、オキサゾリン基含有水溶性樹脂、水溶性ウレタン、水溶性フェノール、水溶性エポキシ、水溶性メラミン樹脂、水溶性尿素樹脂、アルキッド樹脂、スルホンアミドおよびこれらの塩よりなる群から選ばれる少なくとも１種を挙げることができる。

第２のレジスト１０２に適用可能な水溶性の架橋剤としては、例えば、メラミン誘導体およびメチロールメラミン誘導体などのメラミン系架橋剤、尿素誘導体、メチロール尿素誘導体、エチレン尿素カルボン酸およびメチロールエチレン尿素誘導体などの尿素系架橋剤、並びに、ベンゾグアナミン、グリコールウリルおよびイソシアネートなどのアミノ系架橋剤よりなる群から選ばれる少なくとも１種を挙げることができる。

尚、第２のレジスト１０２は、水溶性の樹脂、水溶性の架橋剤またはこれらの混合物といった成分の他に、添加剤として他の成分を含んでいてもよい。例えば、第２のレジスト１０２は、少なくとも１種の可塑剤を含むことができる。可塑剤としては、例えば、エチレングリコール、グリセリンまたはトリエチレングリコールなどが挙げられる。また、第２のレジスト１０２には、塗布性を向上させるなどの目的で少なくとも１種の界面活性剤を添加することもできる。この場合の面活性剤としては、例えば、３Ｍ社製のフロラードまたは三洋化成社製のノニポールなどの水溶性の界面活性剤などが挙げられる。

第２のレジスト１０２を塗布した後は、必要に応じ、プリベーク処理を行って溶媒を蒸発させる。プリベーク処理は、例えば、ホットプレートを用い、８５℃程度で１分間程度の熱処理を施すことにより行う。

第１のレジスト１０１が加熱処理によって酸を発生する場合には、次に、半導体基板１０３の上に形成された第１のレジストパターン１０１ａと、この上に形成された第２のレジスト１０２に対して、加熱処理（ミキシングベーク処理；以下、必要に応じて「ＭＢ処理」と略記する。）を行う。これにより、第１のレジストパターン１０１ａ中での酸の拡散が促進されて、第１のレジストパターン１０１ａから第２のレジスト１０２へ酸が供給される。すると、図２（ｄ）に示すように、第２のレジスト１０２に架橋反応が起こって、第１のレジストパターン１０１ａとの界面付近に架橋層１０４が形成される。ＭＢ処理は、例えば、ホットプレートを用いて７０℃〜１５０℃で６０秒〜１２０秒加熱することにより行われる。用いるレジスト材料の種類や、必要とする反応層の厚みに応じて、最適なＭＢ処理の条件を設定することが好ましい。

加熱処理に代わって、あるいは、加熱処理に先立って、露光により酸を発生する場合には、第２のレジスト１０２の層を形成した後に露光を行う。これにより、第１のレジストパターン１０１ａ中に酸を発生させて、第１のレジストパターン１０１ａと第２のレジスト１０２の界面に架橋層１０４を形成する。この時の露光に用いる光源には、第１のレジスト１０１の感光波長に応じて、Ｈｇランプ、ＫｒＦエキシマレーザ光またはＡｒＦエキシマレーザ光などを用いることができる。但し、露光による酸の発生が可能であれば特に限定されるものではなく、第１のレジスト１０１の感光波長に応じた光源および露光量で露光すればよい。

露光によって酸を発生させる場合には、第１のレジストパターン１０１ａを、第２のレジスト１０２に覆われた状態で露光するので、第１のレジストパターン１０１ａ中で発生する酸の量を、露光量の調整によって広い範囲で正確に制御できる。したがって、架橋層１０４の膜厚を精度よく制御することが可能となる。

尚、必要に応じて、露光の後にＭＢ処理を行うことができる。これにより、第１のレジストパターン１０１ａからの酸の拡散が促進されるので、第２のレジスト１０２と第１のレジストパターン１０１ａとの界面における架橋反応を促進することができる。ＭＢ処理の温度および時間は、用いるレジスト材料の種類や、必要とする架橋層１０４の厚みによって、最適な条件を設定することが望ましい。一例として、ホットプレートを用い、６０℃〜１３０℃で６０秒〜１２０秒加熱することができる。

第１のレジストパターン１０１ａと第２のレジスト１０２との架橋反応の制御には、プロセス条件の調整による手法と、第２のレジスト１０２を構成する材料の組成を調整する手法とがある。

プロセス条件の調整による手法としては、例えば、第１のレジストパターン１０１ａへの露光量を調整したり、ＭＢ処理の温度および時間を調整したりすることなどが挙げられる。特に、ＭＢ処理の条件によって架橋時間を調整する方法によれば、架橋層１０４の厚みを精度よく制御することができる。

第２のレジスト１０２の組成を調整する手法としては、例えば、適当な２種以上の水溶性樹脂を混合し、混合比を調節して第１のレジストパターン１０１ａとの反応量を制御したり、水溶性樹脂に適当な水溶性架橋剤を混合し、混合比を調整して第１のレジストパターン１０１ａとの反応量を制御したりすることなどが挙げられる。具体的には、第２のレジスト１０２としてポリビニルアセタール樹脂を用い、ポリビニルアセタール樹脂のアセタール化度を調整することによって、第１のレジストパターン１０１ａとの反応量を制御することができる。また、例えば、第２のレジスト１０２として、上記の水溶性の樹脂と水溶性の架橋剤とを混合して用い、水溶性架橋剤の混合量を調整することによって、第１のレジストパターン１０１ａとの反応量を制御することもできる。

但し、上記の架橋反応の制御は、一元的に決定されるものではない。（１）第１のレジストパターン１０１ａおよび第２のレジスト１０２に適用する各材料の反応性、（２）第１のレジストパターン１０１ａの形状および膜厚、（３）必要とする架橋層１０４の膜厚、（４）使用可能な露光条件またはＭＢ処理の条件、並びに、（５）塗布条件などを勘案して決定する必要がある。特に、第１のレジストパターン１０１ａと第２のレジスト１０２との反応性は、第１のレジストパターン１０１ａを構成する材料の組成に影響されることが分かっており、そのため、実際に本発明を適用する場合には、上記の点を勘案して第２のレジスト１０２を構成する材料の組成を最適化することが望ましい。

さらに、本実施の形態においては、必ずしも第１のレジスト１０１に酸を供給する材料を用いる必要はない。例えば、酸性の液体または酸性の気体によって、第１のレジストパターン１０１ａに表面処理を行う方法を用いてもよい。この方法では、酸が第１のレジストパターン１０１ａに染み込むことにより、第１のレジストパターン１０１ａの表面に酸を含む薄い層が形成される。したがって、第１のレジスト１０１に酸を供給する材料を用いなくても、第２のレジスト１０２に酸を供給することが可能となる。

ＭＢ処理を行った後は、第２のレジスト１０２の非架橋部分を除去して、第２のレジストパターン１０２ａを形成する。この工程は、水で現像する第１の現像工程と、第１の現像工程の後に、第２のレジスト１０２に対する溶解性が水より高い溶液で現像する第２の現像工程と、第２の現像工程の後に、水でリンスする工程とを含むことを特徴とする。

図３（ａ）〜（ｉ）を用いて、第２のレジストパターン１０２ａの形成工程について説明する。尚、図３（ｂ）〜（ｉ）では、半導体基板１０３の上に設けられた各パターン等について省略している。

まず、図３（ｂ）に示すように、水を用いてリンスを行う。具体的には、第２のレジスト１０２が形成された半導体基板１０３の上に、半導体基板１０３を回転させながら水１０５を供給する。次いで、水１０５の供給を止め、回転を停止した状態で所定時間おいて、第１の現像を行う（図３（ｃ））。

再び、半導体基板１０３を回転させながら水１０６を供給して、リンスを行う（図３（ｄ））。次いで、水１０６の供給を停止した状態で回転を続け、残存している水１０６を振り切る処理（以下、必要に応じて「振りきり処理」と称す。）を行って、半導体基板１０３の表面を乾燥させる（図３（ｅ））。

その後、再び、半導体基板１０３を回転させながら水１０７を供給して、リンスを行う（図３（ｆ））。次いで、水１０７に代えて、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）を水に２．３８重量％の濃度で溶解させた水溶液１０８を供給し、半導体基板１０３の回転を停止した状態で所定時間おいて、第２の現像を行う（図３（ｇ））。

再び、半導体基板１０３を回転させながら水１０９を供給して、リンスを行う（図３（ｈ））。次いで、水１０９の供給を停止した状態で回転を続け、残存している水１０９を振り切る処理を行って、半導体基板１０３の表面を乾燥させる（図３（ｉ））。

以上の工程によって、図２（ｅ）に示すような第２のレジストパターン１０２ａが形成される。本発明によれば、第１のレジストパターン１０１ａのホール内径若しくはラインパターンの分離幅を縮小し、または、孤立残しパターンの面積を拡大したレジストパターンを得ることが可能となる。そして、このパターンは、従来法によって形成されたパターンに比較して、良好な形状の微細パターンとなる。この点について詳述する。

従来の第２のレジストパターン１０２ａの形成では、現像液として水が用いられていた。しかし、水で現像した場合には、水に溶け出した第２のレジスト１０２が再析出し、第２のレジストパターン１０２ａに付着してパターン不良を起こすという問題があった。このパターン不良は、円形の残渣として観察される。しかし、本発明者は、鋭意研究した結果、ＴＭＡＨを用いて現像することにより、こうした円形残渣の発生を抑制できることを見出した。このメカニズムについて、図４を用いて説明する。

図４は、第２のレジスト１０２中での第１のレジストパターン１０１ａの端部からの距離を横軸にとり、第２のレジスト１０２と酸との反応度を縦軸にとったものである。第１のレジストパターン１０１ａからの距離が遠くなるほど酸との反応度が低下するので、架橋層１０４は、第１のレジストパターン１０１ａと第２のレジスト１０２の界面付近に形成されることになる。

図４において、点線は水の溶解限界を示しており、破線はＴＭＡＨ水溶液の溶解限界を示している。これらから分かるように、水とＴＭＡＨ水溶液では、第２のレジスト１０２の非架橋部分を溶解する点で共通するものの、架橋層１０４に対する溶解度に差がある。すなわち、ＴＭＡＨ水溶液は、酸との反応度が高い第２のレジストに対して水よりも高い溶解性を示す。

一般に、現像の後に行うリンスでは水が使用される。したがって、水を用いて現像を行った場合には、現像工程で溶解しきれなかった架橋層１０４の一部がリンス工程で溶解する。つまり、現像およびリンスのいずれの工程でも、第２のレジスト１０２の溶解が起こるために、水に溶け出した第２のレジスト１０２が再析出しやすく、第２のレジストパターンに付着してパターン不良を起こすといった問題が生じやすい。一方、ＴＭＡＨ水溶液を用いて現像を行った場合には、その後のリンス工程で架橋層１０４の一部が水に溶解することはほとんどない。ＴＭＡＨ水溶液での現像後に残る架橋層１０４は、酸との反応度が高いものであり、水に対する溶解性は小さいからである。したがって、ＴＭＡＨ水溶液を用いて現像を行えば、リンス工程で第２のレジスト１０２が溶解するのを抑えられるので、第２のレジスト１０２の析出によるパターン不良の発生を抑制することが可能となる。

ところで、ＴＭＡＨ水溶液を用いて現像を行うと、現像残渣の問題が発生する。この不良は、ＴＭＡＨ水溶液によって膨潤した第２のレジスト１０２が、糸を引くようにして第２のレジストパターン１０２ａに付着した状態となって観察される。しかしながら、本発明者は、ＴＭＡＨ水溶液による現像の前に水による現像を行うことにより、この問題を解決できることを見出した。つまり、水で現像する第１の現像工程と、第１の現像工程の後に、第２のレジスト１０２に対する溶解性が水より高い溶液で現像する第２の現像工程と、第２の現像工程の後に水でリンスする工程とによって、水に溶け出した第２のレジスト１０２が再析出して第２のレジストパターン１０２ａに付着することによる円形残渣の問題と、第２のレジスト１０２が第２のレジストパターン１０２ａに糸を引いた状態となって付着する糸引きの問題とを、同時に解消することが可能となる。尚、この方法によって糸引きの問題が改善できるのは、予め水に溶解するものを除いてからＴＭＡＨ水溶液で現像することにより、ＴＭＡＨ水溶液による第２のレジスト１０２の膨潤が極力抑えられるためと考えられる。

以下に、工程の違いによる円形残渣と糸引きの発生の違いについて述べる。

表１には、水を用いて行う第１の現像工程と、ＴＭＡＨを用いて行う第２の現像工程とを有する実施例１〜３と、水を用いた現像工程のみを行う比較例１と、ＴＭＡＨを用いた現像工程のみを行う比較例２とを示している。これらの例では、いずれも、第２のレジストを形成してＭＢ処理を行うまでの工程を次のようにして行った。

まず、半導体ウェハの上に、反射防止膜（ＢＡＲＣ：Bottom Anti-Reflection Coating）として、東京応化工業社製のコーティング材（商品名：ＳＷＫ−ＥＸ３）を塗布した。次いで、ホットプレートを用いて２３０℃で９０秒加熱し、厚さ１３０ｎｍの膜を形成した。次に、この膜の上に、第１のレジストとして、ＪＳＲ社製の化学増幅型レジスト（商品名：ＫｒＦ−Ｍ２１１Ｙ）を塗布した。その後、ホットプレートを用いて１２０℃で６０秒のプリベークを行い、厚さ５８５ｎｍの膜を形成した。次に、第１のレジストの上に、反射防止膜（ＴＡＲＣ：Top Anti-Reflection Coating）として、東京応化工業社製のコーティング材（商品名：ＴＳＰ−１０Ａ）を、４４ｎｍの厚さで形成した。その後、マスクを介して露光をした後、ＰＥＢ処理を行った。ＰＥＢ処理の条件は、ホットプレートを用いて１３０℃で６０秒の加熱とした。次に、２．３８重量％のＴＭＡＨ水溶液を３秒間吐出して第１のレジストの現像を行った後、回転数３００ｒｐｍ〜１８００ｒｐｍで回転させながら水を７５秒間吐出させてリンスを行った。現像工程でＴＡＲＣは全て現像液に溶解し、後には第１のレジストパターンが得られた。

次に、第１のレジストパターンの上に、第２のレジストとして、ＡＺエレクトロニックマテリアルズ社製のレジスト（商品名：Ｒ２００）を塗布して、厚さ３５０ｎｍの膜を形成した。次いで、ホットプレートを用い、１１０℃で７０秒加熱してＭＢ処理を行った。

表１．

リンスには全て純水を使用し、振り切り処理で乾燥。
○：不良がほとんど見られないレベル
△：若干の不良は見られるが実用上問題のないレベル
×：実用上問題となるレベル

表１において、最初に行うリンス処理の条件は、いずれも、吐出時間２０秒で回転数１０００ｒｐｍである。実施例１〜３と、比較例１における水現像の条件は、静止させた状態で吐出時間４５秒である。実施例１および２と、比較例１における水現像後のリンス処理の条件は、回転数２０００ｒｐｍで回転させながら２０秒間水を吐出した後、回転数を６００ｒｐｍにして１５秒間水を吐出させるというものである。実施例１と比較例２におけるＴＭＡＨ現像前のリンス処理の条件は、吐出時間２０秒で回転数１０００ｒｐｍである。実施例１〜３と、比較例２におけるＴＭＡＨ現像の条件は、静止させた状態で、２．３８重量％のＴＭＡＨ水溶液を４５秒間吐出させるというものである。実施例１〜３と、比較例２におけるＴＭＡＨ現像後のリンス処理の条件は、回転数２０００ｒｐｍで回転させながら２０秒間水を吐出した後、回転数を６００ｒｐｍにして１５秒間水を吐出させるというものである。

表１から分かるように、比較例１では円形残渣が発生し、比較例２では糸引きが発生する。一方、実施例１〜３では、円形残渣はほとんど見られない。また、糸引きもほとんど見られないか、または、見られても実用上問題のないレベルとなっている。したがって、水を用いて行う第１の現像工程と、第１の現像工程の後にＴＭＡＨを用いて行う第２の現像工程と、第２の現像工程の後に水を用いて行うリンス工程とによって、円形残渣と糸引きの発生を抑制できることが分かる。

実施例１は、糸引きがほとんど見られず、実施例２や３に比較しても良好なパターンを形成できる。これは、第１の現像工程と第２の現像工程の間で、基板上に残存してる水を振り切る処理を行って、基板の表面を乾燥させているためと考えられる。したがって、本発明においては、第１の現像工程を行った後に、水を振り切る処理を行ってから、第２の現像工程を行うことが好ましい。

次に、第２の現像工程における現像時間と不良の関係について考察する。

表２は、ＴＭＡＨによる現像時間と、円形残渣および糸引きの発生との関係を調べた結果の一例である。この例では、第２のレジストを形成してＭＢ処理を行うまでの工程を次のようにして行った。

まず、半導体ウェハの上に、反射防止膜（ＢＡＲＣ：Bottom Anti-Reflection Coating）として、日産化学社製のコーティング材（商品名：ＤＵＶ１１２）を塗布した。次いで、ホットプレートを用いて１８０℃で９０秒加熱し、厚さ６２ｎｍの膜を形成した。次に、この膜の上に、第１のレジストとして、ＪＳＲ社製の化学増幅型レジスト（商品名：ＫｒＦ−Ｍ２１１Ｙ）を塗布した。その後、ホットプレートを用いて１２０℃で６０秒のプリベークを行い、厚さ４８０ｎｍの膜を形成した。次に、第１のレジストの上に、反射防止膜（ＴＡＲＣ：Top Anti-Reflection Coating）として、東京応化工業社製のコーティング材（商品名：ＴＳＰ−１０Ａ）を、４４ｎｍの厚さで形成した。その後、マスクを介して露光をした後、ＰＥＢ処理を行った。ＰＥＢ処理の条件は、ホットプレートを用いて１８０℃で９０秒の加熱とした。次に、２．３８重量％のＴＭＡＨ水溶液を３秒間吐出して第１のレジストの現像を行った後、回転数３００ｒｐｍ〜１８００ｒｐｍで回転させながら水を７５秒間吐出させてリンスを行った。現像工程でＴＡＲＣは全て現像液に溶解し、後には第１のレジストパターンが得られた。

次に、第１のレジストパターンの上に、第２のレジストとして、ＡＺエレクトロニックマテリアルズ社製のレジスト（商品名：Ｒ２００）を塗布して、厚さ３５０ｎｍの膜を形成した。次いで、ホットプレートを用い、１１０℃で７０秒加熱してＭＢ処理を行った。

第２のレジストパターンの形成は、表１の実施例１と同様にした。具体的には、まず、吐出時間２０秒で回転数１０００ｒｐｍとして、水を用いたリンス処理を行った。次に、静止させた状態で水を４５秒間吐出して、第１の現像工程を行った。次いで、回転数２０００ｒｐｍで回転させながら２０秒間水を吐出した後、回転数を６００ｒｐｍにして１５秒間水を吐出させて、リンス処理を行った。その後、水の供給を停止して振り切り処理を行って乾燥させた後、吐出時間２０秒で回転数１０００ｒｐｍとして、水を用いたリンス処理を行った。次に、静止させた状態で、２．３８重量％のＴＭＡＨ水溶液を表２に示す各時間で吐出し、第２の現像工程を行った。その後、回転数２０００ｒｐｍで回転させながら２０秒間水を吐出した後、回転数を６００ｒｐｍにして１５秒間水を吐出させて、リンス処理を行った。最後に、水の供給を停止して振り切り処理を行って乾燥させた。

表２．

○：不良がほとんど見られないレベル
△：若干の不良は見られるが実用上問題のないレベル
×：実用上問題となるレベル

表２より、現像時間が長くなると、糸引きが発生することが分かる。一方、円形残渣については、表２の範囲では現像時間による違いが見られない。したがって、糸引きおよび円形残渣を抑制するには、現像時間を短くすることが好ましい。

尚、第２の現像工程に用いる現像液は、第２のレジストに対する溶解性が水より高い溶液であればよく、ＴＭＡＨ水溶液に限られるものではない。例えば、ＩＰＡ（イソプロピルアルコール）を用いて、第２の現像工程を行うこともできる。但し、現像液が蒸発する際に第２のレジストの表面に発生する内部応力が大きいと、第２のレジストにクラックが発生するおそれがある。したがって、ＩＰＡを用いる場合には、水溶液中での濃度を調整するなどして蒸発速度を遅くすることが好ましい。一方、ＴＭＡＨ水溶液による現像では、クラックの発生の懸念が少ない。したがって、本発明においては、ＴＭＡＨを用いることがより好ましい。

水に対するＩＰＡの濃度は、例えば、１重量％〜３０重量％程度の範囲で設定することができる。このうち、第２のレジストの種類によっては、ＩＰＡを水で７重量％の濃度に希釈した溶液は、１０重量％の濃度に希釈した溶液に比較して、クラックの発生を効果的に抑制できる場合がある。したがって、第２のレジストの種類に応じて、ＩＰＡ濃度を調整することが重要である。但し、ＩＰＡの濃度を、第１のレジストを溶解しない範囲であって、第２のレジストの未架橋部分を十分に溶解する範囲とすることは言うまでもない。そして、こうしたことは、水に混合する他の水溶性有機溶媒を混合する場合においても同様である。

以上の処理によって、図２（ｅ）に示すような第２のレジストパターン２ａを得ることができる。第２のレジストパターン２ａは、第１のレジストパターン１ａで、ホール内径または分離幅を縮小するパターンとすることもできるし、あるいは、孤立残しパターンの面積を拡大するパターンとすることもできる。

また、本発明によれば、第１のレジストパターン１ａに設けられたパターンを、所望の大きさにすることが可能であるので、第１のレジストパターン１ａに対して厳密な寸法制御を行わなくても良好な微細パターンを得ることができる。このことについて、表３を用いてさらに説明する。

表３は、現像液の種類と、第１のレジストパターンに設けられたホールの内径を縮小できる寸法との関係を示したものである。さらに、現像およびリンスを終えた後に形成される第２のレジストパターンのホール内径についても示している。

表３．

表３から分かるように、水で現像する場合に比較して、ＩＰＡやＴＭＡＨを用いた場合には、ホールの内径を縮小する寸法を小さくすることができる。したがって、ＩＰＡやＴＭＡＨを用いることにより、第１のレジストパターンに設けられたホールの内径が小さくなりすぎて、ホールが塞がってしまう問題を解消することが可能である。特に、ＴＭＡＨでは、この点について高い効果が得られる。尚、第１のレジストパターンに設けられた分離幅を縮小する場合にも同様のことが言える。また、第１のレジストパターンが孤立の残しのパターンであり、この面積を拡大する場合にも、ＩＰＡやＴＭＡＨを用いることによって、パターンが拡大し過ぎてパターン同士が繋がってしまうのを回避することができる。

尚、本実施の形態において、第２のレジストパターン１０２ａは、半導体基板１０３の全面に形成することもできるし、半導体基板１０３の所望の領域にのみ選択的に形成することもできる。後者の場合には、第２のレジスト１０２を形成した後に、半導体基板１０３の一部を遮光した状態で露光し、第１のレジストパターン１０１ａ中に酸を発生させる。これにより、露光した部分の第１のレジストパターン１０１ａと第２のレジスト１０２の界面にのみ架橋層１０４を形成することができる。したがって、同一の半導体基板１０３の上において、異なる寸法のホール内径や分離幅、あるいは、異なる面積の孤立残しパターンを有する微細パターンを形成することができる。

本発明のレジストパターン形成方法は、半導体基板上に形成するレジストパターンに適用するだけでなく、必要に応じて、半導体装置の製造方法における各工程に適用することも可能である。例えば、シリコン酸化膜などの絶縁層の上に形成するレジストパターンや、ポリシリコン膜などの導電層の上に形成するレジストパターンなどに適用することができる。すなわち、本発明のレジストパターン形成方法は、下地膜に制約されるものではなく、レジストパターンを形成できる基材上であれば、どの場合にも適用することができる。換言すると、本発明によって形成されるレジストパターンは、必要に応じた基材の上に形成されるものであり、本願ではこれらの基材を総称して半導体基材と称する。

本発明においては、上述のように形成したレジストパターンをマスクとして、下地の各種薄膜をエッチングする。これにより、下地薄膜に微細スペースまたは微細ホールが形成されるので、所望の仕様の半導体装置を製造することができる。

以下に、上記のレジストパターン形成方法を用いて、半導体装置を製造する方法の一例を述べる。具体的には、図５〜図１３を用いて、ＣＭIＳ（Complementary Metal Insulator Semiconductor）デバイスを製造する方法について説明する。

まず、図５に示すように、ｐ型の単結晶シリコンからなる半導体基板１を用意する。半導体基板１は、一般に半導体ウェハと称される、平面略円形状の半導体の薄板である。

次に、半導体基板１の主面に素子分離領域４を形成する。例えば、半導体基板１をエッチングして深さ０．３５μｍの溝を形成し、続いて、半導体基板１の主面上にＣＶＤ法により絶縁膜（例えば、酸化シリコン膜）を堆積する。次いで、溝の外部の絶縁膜をＣＭＰ（Chemical Mechanical Polishing）法により除去する。これにより、素子分離領域４を形成することができる。

次に、半導体基板１のｎＭＩＳ形成領域に、ｐ型不純物（例えば、ボロン）をイオン注入してｐ型ウェル６を形成する。また、半導体基板１のｐＭＩＳ形、成領域に、ｎ型不純物（例えば、リン）をイオン注入して、ｎ型ウェル８を形成する。この後、ｐ型ウェル６またはｎ型ウェル８に、ｎＭＩＳまたはｐＭＩＳのしきい値を制御するための不純物をイオン注入してもよい。

次に、フッ酸水溶液を用いたウェットエッチングなどによって、半導体基板１の表面を洗浄する。次いで、半導体基板１を熱酸化して、例えば厚さ５ｎｍのゲート絶縁膜９を半導体基板１の表面、詳しくは、ｐ型ウェル６およびｎ型ウェル８の各表面に形成する。

次に、ゲート絶縁膜９の上に、例えば厚さ０．１４μｍのゲート電極用の導体膜を形成する。次いで、レジストパターンをマスクとしたドライエッチングによって、ゲート電極用の導体膜を加工して導体膜からなるゲート電極１０ｎ，１０ｐを形成して、図６の構造を得ることができる。ここで、用いるレジストパターンの形成には、本発明を適用することができる。本発明によれば、良好な微細パターンが形成されるので、ゲート電極１０ｎ，１０ｐの幅を微細なものとすることが可能である。

ゲート電極用の導体膜は、例えば、ＣＶＤ法により形成された多結晶シリコン膜からなる。そして、ｎＭＩＳ形成領域には、ｎ型不純物が導入された多結晶シリコン膜からなるゲート電極１０ｎが形成され、ｐＭＩＳ形成領域には、ｐ型不純物が導入された多結晶シリコン膜からなるゲート電極１０ｐが形成される。

次に、ｐ型ウェル６にｎ型不純物、例えばヒ素をイオン注入し、ｎＭＩＳのゲート電極１０ｎに対して自己整合的に、相対的に低濃度なソース・ドレイン拡張領域１１を形成する。同様に、ｎ型ウェル８にもｐ型不純物、例えばフッ化ボロンをイオン注入し、ｐＭＩＳのゲート電極１０ｐに対して自己整合的に、相対的に低濃度なソース・ドレイン拡張領域１２を形成する。上記ソース・ドレイン拡張領域１１，１２の深さは、例えば３０ｎｍである。

次に、図７に示すように、半導体基板１の主面上に、例えば厚さ１０ｎｍの酸化シリコン膜１３をＣＶＤ法により堆積した後、さらに、酸化シリコン膜１３上に窒化シリコン膜をＣＶＤ法により堆積する。続いて、窒化シリコン膜をＲＩＥ（Reactive Ion Etching）法により異方性エッチングして、ｎＭＩＳのゲート電極１０ｎおよびｐＭＩＳのゲート電極１０ｐのそれぞれの側壁に、サイドウォール１５を形成する。その後、ｐ型ウェル６にｎ型不純物、例えばヒ素をイオン注入し、ｎＭＩＳのゲート電極１０ｎおよびサイドウォール１５に対して自己整合的に、相対的に高濃度なソース・ドレイン拡散領域１６を形成する。同様に、ｎ型ウェル８にｐ型不純物、例えばフッ化ボロンをイオン注入し、ｐＭＩＳのゲート電極１０ｐおよびサイドウォール１５に対して自己整合的に、相対的に高濃度なソース・ドレイン拡散領域１７を形成する。上記ソース・ドレイン拡散領域１６，１７の深さは、例えば８０ｎｍである。

次に、サリサイド技術により、ｎＭＩＳのゲート電極１０ｎおよびソース・ドレイン拡散領域１６の表面およびｐＭＩＳのゲート電極１０ｐおよびソース・ドレイン拡散領域１７の表面に、低抵抗のニッケルシリサイド（ＮｉＳｉ）層１８を形成する。尚、ここでは、ニッケルシリサイド層１８を例示したが、他のシリサイド層、例えば、ニッケル合金シリサイド層、コバルトシリサイド層、タングステンシリサイド層または白金シリサイド層等を形成することもできる。ニッケルシリサイド層１８は、例えば、以下に説明する方法により形成される。

まず、半導体基板１の主面上に、スパッタリング法により、ニッケル膜および窒化チタン膜を順次堆積する。ニッケル膜の厚さは、例えば１０ｎｍ、窒化チタン膜の厚さは、例えば１５ｎｍである。窒化チタン膜は、ニッケル膜の酸化を防止するために、ニッケル膜上に設けられる。尚、窒化チタン膜に代えて、チタン膜を用いてもよい。続いて、半導体基板１にＲＴＡ（Rapid Thermal Anneal）法を用いて、例えば温度３５０℃の熱処理を３０秒施す。これにより、ニッケル膜とｎＭＩＳのゲート電極１０ｎを構成するｎ型多結晶シリコン膜、および、ニッケル膜とｎＭＩＳのソース・ドレイン拡散領域１６が形成された半導体基板１を構成する単結晶シリコンとを選択的に反応させて、ニッケルシリサイド層１８を形成する。同様に、ニッケル膜とｐＭＩＳのゲート電極１０ｐを構成するｐ型多結晶シリコン膜、および、ニッケル膜とｐＭＩＳのソース・ドレイン拡散領域１７が形成された半導体基板１を構成する単結晶シリコンとを選択的に反応させて、ニッケルシリサイド層１８を形成する。続いて、硫酸を用いたウエット洗浄、または、硫酸と過酸化水素水とを用いたウエット洗浄等により、未反応のニッケル膜および窒化チタン膜を除去する。その後、半導体基板１にＲＴＡ法を用いて、例えば、温度５５０℃の熱処理を３０秒施すことにより、ニッケルシリサイド層１８の低抵抗化を行う。

次に、図８に示すように、半導体基板１の主面上に、ＣＶＤ法により窒化シリコン膜を堆積して、第１絶縁膜１９ａを形成する。続いて、第１絶縁膜１９ａ上に、プラズマＣＶＤ法によりＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜を堆積して、第２絶縁膜１９ｂを形成する。これにより、第１および第２絶縁膜１９ａ，１９ｂからなる層間絶縁膜が形成される。その後、第２絶縁膜１９ｂの表面をＣＭＰ法により研磨する。下地段差に起因して第１絶縁膜１９ａの表面に凹凸形状が形成されていても、第２絶縁膜１９ｂの表面をＣＭＰ法により研磨することにより、その表面が平坦化された層間絶縁膜が得られる。

次に、レジストパターンをマスクとして、第１および第２絶縁膜１９ａ，１９ｂをエッチングし、接続孔２０を所定の箇所に形成する。例えば、ｎＭＩＳのゲート電極１０ｎおよびソース・ドレイン拡散領域１６、並びに、ｐＭＩＳのゲート電極１０ｐおよびソース・ドレイン拡散領域１７の上方に位置する、第１および第２絶縁膜１９ａ，１９ｂに形成する。接続孔２０の口径は、０．１μｍ以下、例えば０．０８μｍである。ここで、用いるレジストパターンの形成には、本発明を適用することができる。本発明によれば、良好な微細パターンが形成されるので、第１および第２絶縁膜１９ａ，１９ｂに微細な接続孔２０を形成することができる。

次に、図９に示すように、接続孔２０の内部を含む半導体基板１の主面上に、チタン膜および窒化チタン膜を順次形成して、この積層膜からなるバリアメタル膜２１を形成する。チタン膜は、酸素原子を２５ａｔ％まで固溶できることから、ニッケルシリサイド層１８の表面の還元剤として用いられて、ニッケルシリサイド層１８との接触抵抗を低減する機能を有する。また、窒化チタン膜は、後の工程で、接続孔２０の内部に埋め込まれる金属膜の構成原子が拡散するのを抑制または防止する機能を有する。バリアメタル膜２１の厚さは、例えば３ｎｍから１０ｎｍである。尚、以下の説明においては、チタン膜およびその上に形成された窒化チタン膜をバリアメタル膜２１と称し、接続孔２０の内部に埋め込まれて主導電材料となる金属膜、例えばタングステン膜と区別する。

次に、図１０に示すように、例えばＣＭＰ法によりタングステン膜２２の表面を平坦化することによって、接続孔２０の内部にタングステン膜２２を埋め込み、タングステン膜２２を主導電材料とするプラグを形成する。

尚、前述した接続孔２０の内部にプラグを形成する工程では、プラグの主導電材料をタングステン膜２２とし、バリアメタル膜２１をチタン膜２１ａ，２１ｂ上に窒化チタン膜２１ｃが形成された積層膜としたが、これに限定されるものではなく、種々変更することは可能である。例えば、バリアメタル膜を前述したバリアメタル膜２１とし、プラグの主導電材料を銅膜とすることもできる。この場合、まず、前述した製造方法と同様にしてバリアメタル膜２１を成膜する。次いで、ＣＶＤ法またはスパッタリング法により、バリアメタル膜２１上に、シード層、例えば銅またはルテニウムのシード層を形成する。その後、電解めっき法を用いてシード層上に銅めっき膜を形成することによって、接続孔２０の内部に銅めっき膜を埋め込む。

次に、図１１に示すように、半導体基板１の主面上に、ストッパ絶縁膜２４および配線形成用の絶縁膜２５を順次形成する。ストッパ絶縁膜２４は、絶縁膜２５への溝加工の際にエッチングストッパとなる膜であり、絶縁膜２５に対してエッチング選択比を有する材料を用いる。ストッパ絶縁膜２４は、例えば、プラズマＣＶＤ法により形成される窒化シリコン膜とすることができる。また、絶縁膜２５は、例えば、プラズマＣＶＤ法により形成される酸化シリコン膜とすることができる。尚、ストッパ絶縁膜２４と絶縁膜２５には、次に説明する第１層目の配線が形成される。

次に、シングルダマシン法により、第１層目の配線を形成する。まず、レジストパターンをマスクとしたドライエッチングによって、ストッパ絶縁膜２４および絶縁膜２５の所定の領域に配線溝２６を形成する。尚、用いるレジストパターンの形成には、本発明のレジストパターン形成方法を適用することができる。次いで、半導体基板１の主面上に、バリアメタル膜２７を形成する。バリアメタル膜２７は、例えば、窒化チタン膜、窒化タンタル膜または窒化タンタル膜の上に、タンタル膜を積み重ねた積層膜とすることができる。あるいは、窒化タンタル膜上に、ルテニウム膜を積み重ねた積層膜とすることもできる。続いて、ＣＶＤ法またはスパッタリング法により、バリアメタル膜２７の上に銅のシード層を形成し、さらに、電解めっき法を用いて、シード層上に銅めっき膜を形成する。銅めっき膜によって、配線溝２６の内部を埋め込む。続いて、配線溝２６以外の領域の銅めっき膜、シード層およびバリアメタル膜２７をＣＭＰ法により除去して、銅膜を主導電材料とする第１層目の配線Ｍ１を形成する。

次に、デュアルダマシン法により、第２層目の配線を形成する。まず、図１２に示すように、半導体基板１の主面上に、キャップ絶縁膜２８、層間絶縁膜２９および配線形成用のストッパ絶縁膜３０を順次形成する。キャップ絶縁膜２８および層間絶縁膜２９には、後に説明するように接続孔が形成される。キャップ絶縁膜２８は、層間絶縁膜２９に対してエッチング選択比を有する材料で構成され、例えば、プラズマＣＶＤ法により形成される窒化シリコン膜とすることができる。さらに、キャップ絶縁膜２８は、第１層目の配線Ｍ１を構成する銅の拡散を防止する保護膜としての機能を有している。層間絶縁膜２９は、例えば、プラズマＣＶＤ法により形成されるＴＥＯＳ膜とすることができる。ストッパ絶縁膜３０は、層間絶縁膜２９、および、後にストッパ絶縁膜３０の上層に堆積される配線形成用の絶縁膜に対して、エッチング選択比を有する絶縁材料で構成され、例えば、プラズマＣＶＤ法により形成される窒化シリコン膜とすることができる。

次に、孔形成用のレジストパターンをマスクとしたドライエッチングにより、ストッパ絶縁膜３０を加工した後、ストッパ絶縁膜３０上に、配線形成用の絶縁膜３１を形成する。絶縁膜３１は、例えばＴＥＯＳ膜とすることができる。尚、用いるレジストパターンの形成には、本発明のレジストパターン形成方法を適用することができる。

次に、配線溝形成用のレジストパターンをマスクとしたドライエッチングにより、絶縁膜３１を加工する。この際、ストッパ絶縁膜３０が、エッチングストッパとして機能する。続いて、ストッパ絶縁膜３０および配線溝形成用のレジストパターンをマスクとしたドライエッチングにより、層間絶縁膜２９を加工する。この際、キャップ絶縁膜２８が、エッチングストッパとして機能する。続いて、露出したキャップ絶縁膜２８をドライエッチングにより除去することにより、キャップ絶縁膜２８および層間絶縁膜２９に接続孔３２が形成され、ストッパ絶縁膜３０および絶縁膜３１に配線溝３３が形成される。尚、上記の各レジストパターンの形成には、本発明のレジストパターン形成方法を適用することができる。

次に、接続孔３２および配線溝３３の内部に、第２層目の配線を形成する。第２層目の配線は、バリアメタル層および主導電材料である銅膜からなり、この配線と下層配線である第１層目の配線Ｍ１とを接続する接続部材は、第２層目の配線と一体に形成される。まず、接続孔３２および配線溝３３の内部を含む半導体基板１の主面上に、バリアメタル膜３４を形成する。バリアメタル膜３４は、例えば、窒化チタン膜、窒化タンタル膜または窒化タンタル膜上に、タンタル膜を積み重ねた積層膜とすることができる。あるいは、窒化タンタル膜上に、ルテニウム膜を積み重ねた積層膜とすることもできる。バリアメタル膜３４を形成する前には、前述したドライクリーニング処理が行われる。このとき、１００℃から１５０℃の温度での加熱と、１５０℃よりも高い温度での加熱とを半導体ウェハに対して行い、接続孔３２の底面並びに接続孔３２および配線溝３３の側壁に生成した生成物の除去を行ってもよい。これにより、バリアメタル膜３４と第１層目の配線Ｍ１との接触抵抗のばらつきを低減することができ、また、キャップ絶縁膜２８、層間絶縁膜２９、ストッパ絶縁膜３０および絶縁膜３１からのバリアメタル膜３４の剥がれを防止することができる。続いて、ＣＶＤ法またはスパッタリング法により、バリアメタル膜３４上に銅のシード層を形成し、さらに、電解めっき法を用いて、シード層上に銅めっき膜を形成する。銅めっき膜により、接続孔３２および配線溝３３の内部を埋め込む。続いて、接続孔３２および配線溝３３以外の領域の銅めっき膜、シード層およびバリアメタル膜３４をＣＭＰ法により除去して、銅膜を主導電材料とする第２層目の配線Ｍ２を形成する。

その後、図１３に示すように、例えば、前述した第２層目の配線Ｍ２と同様の方法により、さらに上層の配線を形成する。図１３では、第３層目から第６層目の配線Ｍ３，Ｍ４，Ｍ５，Ｍ６を形成したＣＭIＳデバイスを例示している。続いて、第６層目の配線Ｍ６上に窒化シリコン膜３５を形成し、窒化シリコン膜３５上に酸化シリコン膜３６を形成する。これらの窒化シリコン膜３５および酸化シリコン膜３６は、外部からの水分や不純物の侵入防止およびα線の透過の抑制を行うパッシベーション膜として機能する。

次に、窒化シリコン膜３５および酸化シリコン膜３６を、レジストパターンをマスクとしたエッチングにより加工して、第６層目の配線Ｍ６の一部（ボンディングパッド部）を露出させる。ここで、用いるレジストパターンの形成には、本発明のレジストパターン形成方法を適用することができる。続いて、露出した第６層目の配線Ｍ６上に、金膜およびニッケル膜等の積層膜からなるバンプ下地電極３７を形成する。そして、バンプ下地電極３７上に、金または半田等からなるバンプ電極３８を形成することにより、ＣＭIＳデバイスが略完成する。尚、このバンプ電極３８は外部接続用電極となる。この後、半導体ウェハＳＷから半導体チップに個々に切り分けられ、パッケージ基板等に実装されて半導体装置が完成するが、それらの説明は省略する。

尚、本発明は、上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々変形して実施することができる。

１０１ 第１のレジスト、１０２ 第２のレジスト、１０３ 半導体基板、１０４ 架橋層、１０１ａ 第１のレジストパターン、１０２ａ 第２のレジストパターン

Claims (17)

1. 基材の上に、酸を供給し得る第１のレジストパターンを形成する工程と、
   前記第１のレジストパターンの上に、第１のレジストパターンを溶解せずに酸の存在によって架橋反応を起こす、水溶性の樹脂、水溶性の架橋剤およびこれらの混合物のいずれかを含む第２のレジストを形成する工程と、
   前記第１のレジストパターンからの酸の供給によって、前記第１のレジストパターンに
   接する前記第２のレジストの界面部分に架橋層を形成する工程と、
   前記第２のレジストの非架橋部分を除去して第２のレジストパターンを形成する工程と
   を備えたレジストパターン形成方法であって、
   前記第２のレジストパターンを形成する工程は、水で現像する第１の現像工程と、
   前記第１の現像工程の後に、前記第２のレジストに対する溶解性が水より高い溶液で現像する第２の現像工程と、
   前記第２の現像工程の後に、水でリンスする工程と、
   前記第１の現像工程の後で前記水を振り切る処理を行ってから、前記第２の現像工程を行い、
   前記第２のレジストに対する溶解性が水より高い溶液は、ＩＰＡ（イソプロピルアルコール）を含む水溶液であって、
   前記ＩＰＡの水に対する濃度は７重量％以下であることを特徴とするレジストパターン形成方法。
2. 前記第１のレジストパターンを、加熱によって酸を発生するレジストで形成する請求項１に記載のレジストパターン形成方法。
3. 前記第１のレジストパターンを、露光によって酸を発生するレジストで形成する請求項１に記載のレジストパターン形成方法。
4. 前記第１のレジストパターンを、露光と加熱によって酸を発生するレジストで形成する請求項１に記載のレジストパターン形成方法。
5. 前記第１のレジストパターンを、酸を含有するレジストで形成する請求項１に記載のレジストパターン形成方法。
6. 前記第１のレジストパターンに、酸性液体または酸性気体で表面処理を施すことによって、酸を供給し得るようにすることを特徴とする請求項１に記載のレジストパターン形成方法。
7. 前記架橋層を形成する工程は、前記第１のレジストパターンの所定領域を選択的に露光する工程を含むことを特徴とする請求項１〜６のいずれか１項に記載のレジストパターン形成方法。
8. 前記架橋層を形成する工程は、前記第１のレジストパターンの所定領域に選択的に電子線を照射する工程を含むことを特徴とする請求項１〜６のいずれか１項に記載のレジストパターン形成方法。
9. 前記第１のレジストパターンを、ノボラック樹脂とナフトキノンジアジド系感光剤とを含むレジストを用いて形成することを特徴とする請求項１〜８のいずれか１項に記載のレジストパターン形成方法。
10. 前記第１のレジストパターンを化学増幅型レジストを用いて形成することを特徴とする請求項１〜８のいずれか１項に記載のレジストパターン形成方法。
11. 前記水溶性の樹脂は、ポリアクリル酸、ポリビニルアセタール、ポリビニルピロリドン、ポリビニルアルコール、ポリエチレンイミン、スチレン−無水マレイン酸共重合体、ポリビニルアミン、ポリアリルアミン、オキサゾリン基含有水溶性樹脂、水溶性ウレタン、水溶性フェノール、水溶性エポキシ、水溶性メラミン樹脂、水溶性尿素樹脂、アルキッド樹脂、スルホンアミドおよびこれらの塩よりなる群から選ばれる少なくとも１種であることを特徴とする請求項１〜１０のいずれか１項に記載のレジストパターン形成方法。
12. 前記水溶性の架橋剤は、メラミン系架橋剤、尿素系架橋剤およびアミノ系架橋剤よりなる群から選ばれる少なくとも１種であることを特徴とする請求項１〜１１のいずれか１項に記載のレジストパターン形成方法。
13. 第２のレジストとしてポリビニルアセタール樹脂を用い、該ポリビニルアセタール樹脂のアセタール化度を調整することにより、前記第１のレジストパターンとの反応量を制御することを特徴とする請求項１〜１２のいずれか１項に記載のレジストパターン形成方法。
14. 前記第２のレジストとして水溶性の樹脂と水溶性の架橋剤との混合物を用い、該水溶性の架橋剤の混合量を調整することにより、前記第１のレジストパターンとの反応量を制御することを特徴とする請求項１〜１２のいずれか１項に記載のレジストパターン形成方法。
15. 前記第２のレジストは、少なくとも１種の可塑剤を含むことを特徴とする請求項１〜１４のいずれか１項に記載のレジストパターン形成方法。
16. 前記第２のレジストは、少なくとも１種の界面活性剤を含むことを特徴とする請求項１〜１５のいずれか１項に記載のレジストパターン形成方法。
17. 半導体基材上に、請求項１〜１６のいずれか１項に記載の方法を用いてレジストパターンを形成する工程と、
    前記レジストパターンをマスクとして前記半導体基材をエッチングする工程とを備えたことを特徴とする半導体装置の製造方法。

Images